CN116469765A - 具有鳍片的半导体结构的制备方法 - Google Patents

具有鳍片的半导体结构的制备方法 Download PDF

Info

Publication number
CN116469765A
CN116469765A CN202211699549.5A CN202211699549A CN116469765A CN 116469765 A CN116469765 A CN 116469765A CN 202211699549 A CN202211699549 A CN 202211699549A CN 116469765 A CN116469765 A CN 116469765A
Authority
CN
China
Prior art keywords
fins
isolation
top surface
etching operation
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211699549.5A
Other languages
English (en)
Inventor
廖振宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116469765A publication Critical patent/CN116469765A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种半导体结构的制备方法。该制备方法包括提供一半导体基底，包括多个初始鳍片结构。该制备方法还包括形成一隔离材料以覆盖该多个初始鳍片结构。该制备方法还包括对该多个初始鳍片结构和该隔离材料执行一第一移除操作，以形成多个鳍片和围绕该多个鳍片的一隔离层。该多个鳍片的顶面与该隔离层的顶面之间的高度差小于约10纳米。该制备方法还包括对该隔离层执行一第二移除操作，以形成一隔离结构，以围绕该多个鳍片，其中该隔离结构的顶面低于该多个鳍片的顶面约20纳米至约40纳米。

Description

具有鳍片的半导体结构的制备方法
交叉引用
本申请案主张美国第17/573,759及17/573,787号专利申请案的优先权(即优先权日为“2022年1月12日”)，其内容以全文引用的方式并入本文中。
技术领域
本公开关于一种半导体结构，特别涉及一种具有一个或多个鳍片的半导体结构。
背景技术
随着电子产业的快速发展，半导体元件的发展已经实现了高性能和小型化。随着半导体元件(如动态随机存取存储器(DRAM)元件)尺寸的缩小，半导体元件内导电特征的线宽也随之减少，这可能会增加制造难度，降低制造产量。
上文“的“现有技术”说明仅提供背景技术，并未承认上文“的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文“的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一个方面提供一种半导体结构，包括一半导体基底和一隔离结构。该半导体基底包括一第一鳍片。该隔离结构定义该第一鳍片。该隔离结构包括位于该第一鳍片的两个相对侧面的一第一部分和一第二部分。该第一部分的顶面标高与该第二部分的顶面标高之间的差值大于0且小于约5纳米。
本公开的另一个方面提供一种半导体结构的制备方法。该制备方法包括提供一半导体基底，包括多个初始鳍片结构。该制备方法还包括形成一隔离材料以覆盖多个初始鳍结构。该制备方法还包括对该隔离材料和该多个初始鳍片结构执行一非等向性的蚀刻操作，以形成该多个鳍片。该制备方法还包括在该隔离材料上执行一等向性的蚀刻操作，以形成一隔离结构，以围绕该多个鳍片。
本公开的另一个方面提供一种半导体结构的制备方法。该制备方法包括提供一半导体基底，包括多个初始鳍片结构。该制备方法还包括形成一隔离材料以覆盖该多个初始鳍片结构。该制备方法还包括对该多个初始鳍片结构和该隔离材料执行一第一移除操作，以形成多个鳍片和围绕该多个鳍片的一隔离层。该多个鳍片的顶面与该隔离层的顶面之间的高度差小于约10纳米。该制备方法还包括对该隔离层执行一第二移除操作，以形成一隔离结构，以围绕该多个鳍片，其中该隔离结构的顶面低于该多个鳍片的顶面约20纳米至约40纳米。
在半导体结构的制备方法中，形成鳍片和定义鳍片的隔离结构包括用于移除初始鳍片结构和隔离材料的相对较大部分的干式蚀刻操作，和还用于移除隔离材料(或隔离层)的一部分以定义鳍片高度的湿式蚀刻操作。湿式蚀刻操作的蚀刻剂液相的流动性可以使蚀刻剂穿透小的特征(例如，两个相对靠近的鳍片之间的隔离部分)。因此，蚀刻的均匀性明显提高，因此，鳍片之间的隔离部分可以被蚀刻掉的高度或数量实质上相等，因此可显著提高成型鳍片高度的均匀性。此外，执行湿式蚀刻的时间可以相对较短，并且还可防止隔离材料(或隔离层)以外的结构和/或元件的过度蚀刻。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号是指相同的元件。
图1是顶视图，例示本公开一些实施例的半导体结构。
图1A是横截面图，例示本公开一些实施例的半导体结构。
图2是顶视图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图2A是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图2B是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图3是顶视图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图3A是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图3B是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图4是顶视图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图4A是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图4B是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图5是顶视图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图5A是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图5B是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图6是横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
图7是流程图，例示本公开一些实施例的半导体结构的制备方法。
图8是流程图，例示本公开一些实施例的半导体结构的制备方法。
附图标记说明：
1：半导体结构
1A-1A'：截面线
2A-2A'：线
2B-2B'：线
10：半导体基底
20：隔离结构
20A：隔离材料
20A1：辅助线
20B：隔离层
20C：隔离结构
30：导电元件
30A：沟槽
3A-3A'：线
3B-3B'：线
4A-4A'：线
4B-4B'：线
5A-5A'：线
5B-5B'：线
70：制备方法
80：制备方法
110：鳍片
110A：初始鳍片结构
110A'：结构
110a1：辅助线
120：鳍片
120A：初始鳍片结构
120a：顶面
120A'：结构
120a1：辅助线
130：鳍片
130A：初始鳍片结构
130A'：结构
140：鳍片
140A：初始鳍片结构
140A'：结构
140a：顶面
150：鳍片
150A：初始鳍片结构
150A'：结构
160A：初始鳍片结构
170A：初始鳍片结构
201B：顶面
201B1：辅助线
210：部分
210a：顶面
210C：部分
220：部分
220a：顶面
220C：部分
230：部分
230a：顶面
240：部分
240a：顶面
D1：差值
D1A：差值
D2：距离
D2A：距离
D3：距离
D3A：距离
D4：厚度
D5：标高差
D6：厚度
D7：厚度
D8：标高差
E1：移除操作
E2：移除操作
HM：图案化的硬遮罩
S71：操作
S72：操作
S73：操作
S74：操作
S81：操作
S82：操作
S83：操作
S84：操作
T1：距离
T1A：距离
T2：距离
T2A：距离
T3：厚度
T4：厚度
T3A：厚度
T4A：厚度
具体实施方式
现在用具体的语言来描述附图中说明的本公开的实施例，或实例。应理解的是，在此不限制本公开的范围。对所描述的实施例的任何改变或修改，以及对本文所描述的原理的任何进一步应用，都应被认为是与本公开内容有关的技术领域的普通技术人员通常会做的。参考数字可以在整个实施例中重复，但这不旨在一个实施例的特征适用于另一个实施例，即使它们共用相同的参考数字。
应理解的是，尽管用语第一、第二、第三等可用于描述各种元素、元件、区域、层或部分。可用于描述各种元素、部件、区域、层或部分，但这些元素、部件、区域、层或部分不受这些用语的限制。相反，这些用语只是用来区分一个元素、元件、区域、层或部分与另一个区域、层或部分。因此，下面讨论的第一个元素、元件、区域、层或部分可以被称为第二个元素、元件、区域、层或部分而不偏离本发明概念的教导。
本文使用的用语仅用于描述特定的实施例，并不旨在局限于本发明的概念。正如本文所使用的，单数形式的"一"、"一个"和"该"旨在包括多个形式，除非上下文明确指出。应进一步理解，用语”包括”和”包含”在本说明书中使用时，指出了所述特征、整数、步骤、操作、元素或元件的存在，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元素、元件或其组。
图1是顶视图，例示本公开一些实施例的半导体结构1，图1A是横截面图，例示本公开一些实施例的半导体结构1。在一些实施例中，图1A是沿图1的线1A-1A'的横截面图。半导体结构1包括半导体基底10，隔离结构20，和一个或多个导电元件30。应当理解，为了清楚起见，一些元件可以省略。
半导体基底10可以包括一个或多个主动区。半导体基底10可包括一个或多个鳍片(fin)(例如，鳍片110、120、130、140和150)。半导体基底10的主动区可以包括鳍片和掺杂区。掺杂区可以是源极/漏极区。半导体基底10的鳍片数量可根据实际应用而变化，并且不限于此。
在一些实施例中，半导体基底10的鳍片110、120、130、140和150与隔离结构20相邻并由其定义。在一些实施例中，鳍片110、120、130、140和150通过隔离结构20的部分彼此间隔开。在一些实施例中，鳍片110和鳍片120之间的距离D2小于鳍片120和鳍片130之间的距离D3。在一些实施例中，鳍片130和鳍片140之间的距离D2A小于鳍片150和鳍片130之间的距离D3A。在一些实施例中，距离D2实质上等于距离D2A。在一些实施例中，距离D3实质上等于距离D3A。半导体基底10可由下列材料形成或包含下列材料，例如，硅、掺杂硅、硅锗、绝缘体上的硅、蓝宝石上的硅、绝缘体上的硅锗、碳化硅、锗、砷化镓、磷化镓、磷化砷、磷化铟、磷化镓铟、或任何其他IV-IV族、III-V族或I-VI族的半导体材料。在一些实施例中，半导体基底10的鳍片110、120、130、140和150可由一种或多种含硅的材料形成或包含一种或多种含硅的材料，例如，硅、掺杂硅或硅锗。
隔离结构20可定义半导体基底10的鳍片110、120、130、140和150。隔离结构20可由绝缘材料形成或包含绝缘材料，如氧化硅、氮化硅、氮氧化硅(silicon oxynitride)或其组合。
在一些实施例中，隔离结构20包括与鳍片110、120、130、140和150相邻的多个部分。在一些实施例中，隔离结构20包括在鳍片120的两个相对侧面上的部分210和部分220。在一些实施例中，鳍片110通过隔离结构20的部分210与鳍片120间隔开。在一些实施例中，鳍片130通过隔离结构20的部分220与鳍片120间隔开。在一些实施例中，隔离结构20的部分210的宽度(例如，距离D2)小于隔离结构20的部分220的宽度(例如，距离D3)。在一些实施例中，隔离结构20的部分210的厚度T3小于隔离结构20的部分220的厚度T4。
在一些实施例中，隔离结构20还包括在鳍片140的两个相对侧面上的部分230和部分240。在一些实施例中，鳍片130通过隔离结构20的部分230与鳍片140间隔开。在一些实施例中，鳍片150通过隔离结构20的部分240与鳍片140间隔开。在一些实施例中，隔离结构20的部分230的宽度(例如，距离D2A)小于隔离结构20的部分240的宽度(例如，距离D3A)。在一些实施例中，隔离结构20的部分230的厚度T3A小于隔离结构20的部分240的厚度T4A。在一些实施例中，厚度T3实质上等于厚度T3A。在一些实施例中，厚度T4实质上等于厚度T4A。
在一些实施例中，部分210的顶面210a的标高与部分220的顶面220a的标高之间的差值D1大于0且小于约5纳米。在一些实施例中，部分210的顶面210a的标高与部分220的顶面220a的标高之间的差值D1等于或小于约3纳米。在一些实施例中，部分210的顶面210a的标高与部分220的顶面220a的标高之间的差值D1等于或小于约2纳米。在一些实施例中，部分210的顶面210a的标高与部分220的顶面220a的标高之间的差值D1等于或小于约1纳米。
在一些实施例中，部分230的顶面230a的标高与部分240的顶面240a的标高之间的差值D1A大于0且小于约5纳米。在一些实施例中，部分230的顶面230a的标高与部分240的顶面240a的标高之间的差值D1A等于或小于约3纳米。在一些实施例中，部分230的顶面230a的标高与部分240的顶面240a的标高之间的差值D1A等于或小于约2纳米。在一些实施例中，部分230的顶面230a的标高与部分240的顶面240a的标高之间的差值D1A等于或小于约1纳米。在一些实施例中，距离D1实质上等于距离D1A。
在一些实施例中，鳍片120的顶面120a与隔离结构20的部分210的顶面210a之间的距离T1小于鳍片120的顶面120a与隔离结构20的部分220的顶面220a之间的距离T2。在一些实施例中，部分210的顶面210a的标高高于部分220的顶面220a的标高。
在一些实施例中，鳍片140的顶面140a与隔离结构20的部分230的顶面230a之间的距离T1A小于鳍片140的顶面140a与隔离结构20的部分240的顶面240a之间的距离T2A。在一些实施例中，部分230的顶面230a的标高高于部分240的顶面240a的标高。在一些实施例中，距离T1实质上等于距离T1A。在一些实施例中，距离T2实质上等于距离T2A。
导电元件30可设置在半导体基底10和隔离结构20上。在一些实施例中，半导体基底10和隔离结构20共同定义一个或多个沟槽30A，并且鳍片110、120、130、140和150在沟槽30A中。在一些实施例中，导电元件30设置在沟槽30A中的鳍片110、120、130、140和150上。在一些实施例中，导电元件30共形地形成在沟槽30A中的鳍片110、120、130、140和150上。在一些实施例中，半导体结构1包括多个沟槽30A中的多个导电元件30。在一些实施例中，导电元件30包括导电材料，例如，掺杂的多晶硅、金属或金属硅化物。金属可以是，例如，铝，铜，钨，钴，或其合金。金属硅化物可以是，例如，硅化镍、硅化铂、硅化钛、硅化钼、硅化钴、硅化钽、硅化钨，或类似物。在一些实施例中，导电元件30可以是或包括字元线。
在一些实施例中，沟槽30A中的鳍片110、120、130、140和150的鳍片高度由鳍片110、120、130、140和150与隔离结构20之间的标高差来定义。根据本公开的一些实施例，尽管当鳍片110和鳍片120之间的距离D2小于鳍片120和鳍片130之间的距离D3时可能会出现负载效应，但隔离结构20的部分210和部分220之间标高的差值D1相对较小，因此鳍片的高度相对均匀。因此，半导体结构1可避免包括两个鳍片彼此相对靠近的区域，以及在其间形成的隔离部分不预期的降低鳍片的高度。因此，半导体结构1(例如，包括鳍片的晶体管)可具有令人满意的性能，例如，具有令人满意的开关灵敏度和/或功能。
图2、图2A、图2B、图3、图3A、图3B、图4、图4A、图5、图5A、图5B例示本公开一些实施例的半导体结构1的制备方法的各个阶段。
参照图2、图2A和图2B，图2是顶视图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，图2A是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，以及图2B是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段。在一些实施例中，图2A是沿图2的2A-2A'线的横截面图，图2B是沿图2的2B-2B'线的横截面图。
可提供包括多个初始鳍片结构(例如，初始鳍片结构110A、120A、130A、140A、150A、160A和170A)的半导体基底10。半导体基底10可由，例如，硅、掺杂硅、硅锗、绝缘体上的硅、蓝宝石上的硅、绝缘体上的硅锗、碳化硅、锗、砷化镓、磷化镓、磷化铟、磷化镓铟、或任何其他IV-IV族、III-V族或I-VI族半导体材料形成。半导体基底10的初始鳍片结构的数量可根据实际应用而变化，并且不限于此。
可执行黄光光刻(Photolithography)来对半导体基底10进行图案化处理，以定义多个初始鳍片结构110A、120A、130A、140A、150A、160A和170A的位置。在黄光光刻工艺之后可进行蚀刻，以在半导体基底10中形成多个沟槽。
经蚀刻以在半导体基底10中形成多个沟槽之后，可形成隔离材料20A以覆盖多个初始鳍片结构110A、120A、130A、140A、150A、160A和170A。隔离材料20A可通过沉积来填充半导体基底10的多个沟槽。隔离材料20A可包括例如氧化硅、氮化硅、氮氧化硅或其组合。
可在隔离材料20A和半导体基底10的初始鳍片结构110A、120A、130A、140A、150A、160A和170A上设置一图案化的硬遮罩HM。可在隔离材料20A和半导体基底10的初始鳍片结构110A、120A、130A、140A、150A、160A和170A上沉积一硬遮罩，然后可根据一图案化光刻胶层对硬遮罩进行图案化，以形成具有多个开口，以曝露半导体基底10的隔离材料20A和初始鳍片结构110A、120A、130A、140A、150A、160A和170A部分的图案化的硬遮罩HM。图案化的硬遮罩HM可以有一预定的图案，用于形成多个穿过半导体基底10的隔离材料20A以及初始鳍片结构110A、120A、130A、140A、150A、160A和170A的沟槽(例如，随后形成导电元件30的沟槽30A，这将在下文讨论)。图案化的硬遮罩HM的开口对应于穿过半导体基底10的隔离材料20A以及初始鳍片结构110A、120A、130A、140A、150A、160A和170A的沟槽(例如，形成导电元件30的沟槽30A)的位置。
在一些实施例中，图案化的硬遮罩HM可包括一双抗反射涂层(DARC)、DARC上的一碳层以及碳层上的一氮化物层。DARC和碳层可根据一图案化光刻胶层进行图案化，将一预定图案从图案化光刻胶层转移到DARC和碳层。接下来，可以移除图案化光刻胶层，并根据图案化的DARC和图案化的碳层对氮化物层进行图案化，将预定图案从DARC和碳层转移到氮化物层。在一些实施例中，图案化的DARC、图案化的碳层和图案化的氮化物层共同构成图案化的硬遮罩HM。
在一些实施例中，图2A是图案化的硬遮罩HM的开口所在的横截面，图2B是图案化的硬遮罩HM所在的横截面。
参照图3、图3A和图3B，图3是顶视图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，图3A是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，以及图3B是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段。在一些实施例中，图3A是沿图3的3A-3A'线的横截面图，而图3B是沿图3的3B-3B'线的横截面图。
可对半导体基底10的初始鳍片结构110A、120A、130A、140A和150A和隔离材料20A执行移除操作E1，以形成多个沟槽30A。在一些实施例中，对半导体基底10的初始鳍片结构110A、120A、130A、140A和150A和隔离材料20A执行移除操作，以在沟槽30A中形成多个鳍片(例如，鳍片110、120、130、140和150)以及围绕多个鳍片的隔离层20B。在一些实施例中，鳍片(例如，鳍片120)的顶面(例如，顶面120a)与隔离层20B的顶面201B之间的标高差D5小于约10纳米。在一些实施例中，鳍片(例如鳍片120)的顶面(例如顶面120a)与隔离层20B的顶面201B之间的标高差D5小于约5纳米。在一些实施例中，鳍片(例如鳍片120)的顶面(例如顶面120a)与隔离层20B的顶面201B之间的标高差D5小于约3纳米。
在一些实施例中，移除操作E1可以是或包括对半导体基底10的初始鳍片结构110A、120A、130A、140A和150A以及隔离材料20A执行一非等向性的蚀刻操作，以形成多个沟槽30A。在一些实施例中，移除操作E1可以是或包括对半导体基底10的初始鳍片结构110A、120A、130A、140A和150A以及隔离材料20A执行一非等向性的蚀刻操作，以在沟槽30A中形成鳍片110、120、130、140和150。
在一些实施例中，非等向性的蚀刻操作是根据图案化的硬遮罩HM来执行。在一些实施例中，非等向性的蚀刻操作包括一干式蚀刻操作。在一些实施例中，干式蚀刻工艺包括例如等离子体蚀刻或反应性离子蚀刻。在一些实施例中，干式蚀刻工艺可使用HBr和O2做为蚀刻气体。在一些实施例中，干式蚀刻工艺可使用CF4/O2/Ar做为蚀刻气体。在一些实施例中，非等向性的蚀刻操作移除部分初始鳍片结构110A、120A、130A、140A和150A以形成鳍片110、120、130、140和150。在一些实施例中，非等向性的蚀刻操作移除隔离材料20的一部分以形成隔离层20B。
如图3A所示，辅助线20A1可指示在移除操作E1之前隔离材料20A的顶面的标高或位置，而辅助线110a1和120a1可指示初始鳍片结构110A和120A的顶面的标高或位置。在一些实施例中，由移除操作E1移除的隔离材料20A的部分具有厚度D6。在一些实施例中，由移除操作E1移除的初始鳍片结构110A的部分和由移除操作E1移除的初始鳍片结构120A的部分具有厚度D4。
如图3B所示，在移除操作E1之后，在图案化的硬遮罩HM下的初始鳍片结构110A、120A、130A、140A和150A的剩余部分可以形成结构110A'、120A'、130A'、140A'和150A'。
参照图4、图4A和图4B，图4是顶视图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，图4A是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，以及图4B是横截面图，例示本公开的一些实施例的半导体结构1的制备方法的一个阶段。在一些实施例中，图4A是沿图4的线4A-4A'的横截面图，图4B是沿图4的线4B-4B'的横截面图。
可对隔离层20B执行移除操作E2，以形成围绕鳍片110、120、130、140和150的隔离结构20。在一些实施例中，隔离结构20的顶面低于鳍片110、120、130、140和150的顶面约20纳米至约40纳米。在一些实施例中，隔离结构20的顶面低于鳍片110、120、130、140和150的顶面约25纳米至约35纳米。
在一些实施例中，鳍片110、120、130、140和150的顶面与隔离层20B的顶面201B之间的标高差D5在移除操作E2之前小于约5纳米。在一些实施例中，隔离结构20的顶面在移除操作E2后低于多个鳍片110、120、130、140和150的顶面约20纳米至约40纳米。在一些实施例中，隔离结构20的顶面在移除操作E2后低于多个鳍片110、120、130、140和150的顶面约25纳米至约35纳米。
在一些实施例中，移除操作E2可以是或包括对隔离层20B执行一等向性的蚀刻操作，以形成隔离结构20。在一些实施例中，等向性的蚀刻操作包括一湿式蚀刻操作。在一些实施例中，湿式蚀刻操作的蚀刻剂包括含氟的蚀刻剂。在一些实施例中，在湿式蚀刻操作中使用氢氟酸做为蚀刻剂。在一些实施例中，稀释的氢氟酸(DHF 200：1)被做为湿式蚀刻操作的蚀刻剂。在一些实施例中，湿式蚀刻操作(即移除操作E2)相对于隔离层20B而言，对鳍片110、120、130、140和150具有高度选择性。在一些实施例中，鳍片110、120、130、140和150几乎没有或甚至实质上上没有被移除操作E2移除或蚀刻。
在一些实施例中，等向性的蚀刻操作(即，移除操作E2)移除隔离层20B的一部分，以形成曝露鳍片110、120、130、140和150的隔离结构20。在一些实施例中，等向性的蚀刻操作(即移除操作E2)被执行约10秒至约40秒。在一些实施例中，等向性的蚀刻操作(即移除操作E2)被执行约20秒至约30秒。在一些实施例中，等向性的蚀刻操作(即移除操作E2)的执行时间少于约60秒。在一些实施例中，等向性的蚀刻操作(即移除操作E2)的执行时间比非等向性的蚀刻操作(即移除操作E1)的时间短。在一些实施例中，等向性的蚀刻操作(即移除操作E2)被执行足够长的时间，以确定鳍片110、120、130、140和150的鳍片高度。在一些实施例中，等向性的蚀刻操作(即，移除操作E2)被执行的时间段短到足以防止过度蚀刻除隔离层20B以外的结构和/或元件。
在一些实施例中，移除操作E2是在移除操作E1之后执行。在一些实施例中，非等向性的蚀刻操作(即，移除操作E2)在非等向性的蚀刻操作(即，移除操作E1)之后执行。在一些实施例中，非等向性的蚀刻操作(即，移除操作E1)和等向性蚀刻操作(即，移除操作E2)都是根据图案化的硬遮罩HM执行。
如图4A所示，辅助线201B1可以表示在移除操作E2之前隔离层20B的顶面的标高或位置。在一些实施例中，通过移除操作E2移除的隔离层20B的部分具有厚度D7。在一些实施例中，厚度D7为约20纳米至约40纳米。在一些实施例中，厚度D7为约25纳米至约35纳米。在一些实施例中，厚度D7实质上等于一预定的鳍片高度。在一些实施例中，移除操作E2移除隔离层20B的一部分，确定沟槽30A中的鳍片110、120、130、140和150的鳍片高度。
参照图5、图5A和图5B，图5是顶视图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，图5A是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段，和图5B是横截面图，例示本公开一些实施例的半导体结构1的制备方法的一个阶段的。在一些实施例中，图5A是沿图5的线5A-5A'的横截面图，图5B是沿图5的线5B-5B'的横截面图。
在一些实施例中，一个或多个导电元件30可以形成在鳍片110、120、130、140和150上。在一些实施例中，一个或多个导电元件30可以形成在沟槽30A中的鳍片110、120、130、140和150上。在一些实施例中，一个或多个导电元件30可以形成在沟槽30A的隔离结构20上。
根据本公开的一些实施例，移除操作E1包括一等向性的蚀刻操作(或一定向操作)，因此，鳍片和隔离层可在由图案化的硬遮罩定义的沟槽中形成一实质上相同标高的顶面。因此，移除操作E2可用于精确地定义鳍片的高度。
此外，根据本公开的一些实施例，移除操作E2包括一等向性的蚀刻操作(例如，一湿式蚀刻操作)，因此，蚀刻剂的液相的流动性可以使蚀刻剂穿透小特征(例如，相对靠近的两个鳍片之间的隔离部分)。因此，蚀刻的均匀性明显提高，因此鳍片之间的隔离部分可以被蚀刻掉的高度或数量实质上相等，因此可以明显提高成型鳍片高度的均匀性。
此外，根据本公开的一些实施例，鳍片和隔离结构的形成包括用于移除初始鳍片结构和隔离材料的相对较大部分的一干式蚀刻操作和还用于移除隔离材料(或隔离层)的一部分以定义鳍片高度的一湿式蚀刻操作。因此，由于湿式蚀刻操作只是负责移除相对较小部分的隔离材料(或隔离层)以确定鳍片高度，所以执行湿式蚀刻的时间可以相对较短，并且还可以防止隔离材料(或隔离层)以外的结构和/或元件的过度蚀刻。
图6是一个横截面图，例示本公开一些实施例的半导体结构的制备方法的一个阶段。
在一些实施例中，在执行移除操作E1之后，对图3、图3A和图3B所示的结构执行额外的移除操作E1(例如，一非等向性的蚀刻操作)，而不是执行一等向性操作(或移除操作E2)，可以形成隔离结构20C，隔离结构20C包括在鳍片120的相对两侧的部分210C和部分220C。在一些实施例中，由于负载效应，部分210C的顶面和部分220C的顶面之间的标高差D8可能相对较大。虽然由隔离结构20C的部分210C定义的鳍片110和120的鳍片高度相对较短，但包括鳍片110和120的晶体管当施加相对较低的电压时可能会不预期地被打开，或者甚至一些负电荷在鳍片110和120之间通过。因此，由包括图6所示阶段的方法形成的半导体结构(例如，包括鳍片110和120的晶体管)可能无法具有令人满意的性能，例如，具有低开关灵敏度
图7是流程图，例示本公开一些实施例的半导体结构的制备方法70。
制备方法70从操作S71开始，其中提供包括多个初始鳍片结构的半导体基底。
制备方法70继续进行操作S72，其中形成覆盖多个初始鳍片结构的隔离材料。
制备方法70继续进行操作S73，其中对隔离材料和多个初始鳍片结构执行非等向性的蚀刻操作，以形成多个鳍片。
制备方法70继续进行操作S74，其中对隔离材料执行等向性的蚀刻操作，以形成围绕多个鳍片的隔离结构。
制备方法70仅仅是一个例子，并不旨在将本公开内容限制在权利要求中明确提到的范围之外。可以在制备方法70的每个操作之前、期间或之后提供额外的操作，并且所述的一些操作可以被替换、消除或移动，以用于该方法的其他实施例。在一些实施例中，制备方法70还可以包括图7中未描绘的操作。在一些实施例中，制备方法70可以包括图7中描述的一个或多个操作。
图8是流程图，例示本公开一些实施例的半导体结构的制备方法80。
制备方法80从操作S81开始，其中提供包括多个初始鳍片结构的半导体基底。
制备方法80继续进行操作S82，其中形成覆盖多个初始鳍片结构的隔离材料。
制备方法80继续进行操作S83，其中对多个初始鳍片结构和隔离材料执行第一移除操作，以形成多个鳍片和围绕多个鳍片的隔离层。在一些实施例中，多个鳍片的顶面与隔离层的顶面之间的标高差小于约10纳米。
制备方法80继续进行操作S84，其中对隔离层执行第二移除操作，以形成围绕多个鳍片的隔离结构。在一些实施例中，隔离结构的顶面低于多个鳍片的顶面约20纳米至约40纳米。
制备方法80仅仅是一个例子，并不旨在将本公开内容限制在权利要求明确提到的范围之外。可以在制备方法80的每个操作之前、期间或之后提供额外的操作，并且所述的一些操作可以被替换、消除或移动，以用于该方法的其他实施例。在一些实施例中，制备方法80还可以包括图8中未描绘的操作。在一些实施例中，制备方法80可以包括图8中描述的一个或多个操作。
本公开的一个方面提供一种半导体结构，包括一半导体基底和一隔离结构。该半导体基底包括一第一鳍片。该隔离结构定义该第一鳍片。该隔离结构包括位于该第一鳍片的两个相对侧面的一第一部分和一第二部分。该第一部分的顶面标高与该第二部分的顶面标高之间的差值大于0且小于约5纳米。
本公开的另一个方面提供一种半导体结构的制备方法。该制备方法包括提供一半导体基底，包括多个初始鳍片结构。该制备方法还包括形成一隔离材料以覆盖多个初始鳍结构。该制备方法还包括对该隔离材料和该多个初始鳍片结构执行一非等向性的蚀刻操作，以形成该多个鳍片。该制备方法还包括在该隔离材料上执行一等向性的蚀刻操作，以形成一隔离结构，以围绕该多个鳍片。
本公开的另一个方面提供一种半导体结构的制备方法。该制备方法包括提供一半导体基底，包括多个初始鳍片结构。该制备方法还包括形成一隔离材料以覆盖该多个初始鳍片结构。该制备方法还包括对该多个初始鳍片结构和该隔离材料执行一第一移除操作，以形成多个鳍片和围绕该多个鳍片的一隔离层。该多个鳍片的顶面与该隔离层的顶面之间的高度差小于约10纳米。该制备方法还包括对该隔离层执行一第二移除操作，以形成一隔离结构，以围绕该多个鳍片，其中该隔离结构的顶面低于该多个鳍片的顶面约20纳米至约40纳米。
在半导体结构的制备方法中，形成鳍片和定义鳍片的隔离结构包括用于移除初始鳍片结构和隔离材料的相对较大部分的干式蚀刻操作，和还用于移除隔离材料(或隔离层)的一部分以定义鳍片高度的湿式蚀刻操作。湿式蚀刻操作的蚀刻剂液相的流动性可以使蚀刻剂穿透小的特征(例如，两个相对靠近的鳍片之间的隔离部分)。因此，蚀刻的均匀性明显提高，因此，鳍片之间的隔离部分可以被蚀刻掉的高度或数量实质上相等，因此可显著提高成型鳍片高度的均匀性。此外，执行湿式蚀刻的时间可以相对较短，并且还可防止隔离材料(或隔离层)以外的结构和/或元件的过度蚀刻。
虽然已详述本公开及其优点，然而应理解可以进行其他变化、取代与替代而不脱离公开权利要求所界定的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解以根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包括于本公开案的公开权利要求内。

Claims (20)

1.一种半导体结构的制备方法，包括：
提供一半导体基底，包括多个初始鳍片结构；
形成一隔离材料以覆盖该多个初始鳍片结构；
对该隔离材料和该多个初始鳍片结构执行一非等向性的蚀刻操作，以形成多个鳍片；以及
对该隔离材料执行一等向性的蚀刻操作，以形成一隔离结构，以围绕该多个鳍片。
2.如权利要求1所述的制备方法，还包括：
在该隔离材料上设置一图案化的硬遮罩。
3.如权利要求2所述的制备方法，其中该非等向性的蚀刻操作和该等向性的蚀刻操作是根据该图案化的硬遮罩执行。
4.如权利要求1所述的制备方法，其中该非等向性的蚀刻操作包括一干式蚀刻操作。
5.如权利要求1所述的制备方法，其中该等向性的蚀刻操作包括一湿式蚀刻操作。
6.如权利要求5所述的制备方法，其中该湿式蚀刻操作的一蚀刻剂包括一含氟的蚀刻剂。
7.如权利要求1所述的制备方法，其中该非等向性的蚀刻操作移除该初始鳍片结构的一部分，以形成该多个鳍片。
8.如权利要求7所述的制备方法，其中该等向性的蚀刻操作移除该隔离材料的一部分以形成该隔离结构，以曝露该多个鳍片。
9.如权利要求7所述的制备方法，其中该等向性的蚀刻操作是在该非等向性的蚀刻操作之后执行。
10.如权利要求9所述的制备方法，还包括：
在该多个鳍片和该隔离结构上形成一导电元件。
11.一种半导体结构的制备方法，包括：
提供一半导体基底，包括多个初始鳍片结构；
形成一隔离材料以覆盖该多个初始鳍片结构；
对该多个初始鳍片结构和该隔离材料执行一第一移除操作，以形成多个鳍片和围绕该多个鳍片的一隔离层，其中该多个鳍片的顶面与该隔离层的顶面之间的标高差小于约10纳米；以及
对该隔离层执行一第二移除操作，以形成一隔离结构，以围绕该多个鳍片，其中该隔离结构的顶面低于该多个鳍片的顶面约20纳米至约40纳米。
12.如权利要求11所述的制备方法，其中在该第二移除操作之前，该多个鳍片的顶面与该隔离层的顶面之间的标高差小于约5纳米。
13.如权利要求11所述的制备方法，其中该隔离结构的顶面在该第二移除操作之后低于该多个鳍片的顶面约25纳米至约35纳米。
14.如权利要求11所述的制备方法，其中该第一移除操作包括一干式蚀刻操作，而该第二移除操作包括一湿式蚀刻操作。
15.如权利要求11所述的制备方法，其中该第一移除操作包括一非等向性的蚀刻操作，而该第二移除操作包括一等向性的蚀刻操作。
16.如权利要求11所述的制备方法，其中该第二移除操作是在该第一移除操作之后执行。
17.如权利要求15所述的制备方法，其中该第二移除操作执行约10秒至约40秒。
18.如权利要求17所述的制备方法，其中该第二移除操作执行约20秒至约30秒。
19.如权利要求11所述所述的制备方法，其中该半导体基底包括硅，而该隔离材料包括氧化硅。
20.如权利要求11所述的制备方法，还包括：
在该多个鳍片和该隔离结构上形成一导电元件。
CN202211699549.5A 2022-01-12 2022-12-28 具有鳍片的半导体结构的制备方法 Pending CN116469765A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/573,787 US20230223298A1 (en) 2022-01-12 2022-01-12 Method of manufacturing semiconductor structure having fins
US17/573,759 2022-01-12
US17/573,787 2022-01-12

Publications (1)

Publication Number Publication Date
CN116469765A true CN116469765A (zh) 2023-07-21

Family

ID=87068943

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211326083.4A Pending CN116487328A (zh) 2022-01-12 2022-10-27 具有鳍片的半导体结构
CN202211699549.5A Pending CN116469765A (zh) 2022-01-12 2022-12-28 具有鳍片的半导体结构的制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211326083.4A Pending CN116487328A (zh) 2022-01-12 2022-10-27 具有鳍片的半导体结构

Country Status (2)

Country Link
US (1) US20230223298A1 (zh)
CN (2) CN116487328A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502163B2 (en) * 2019-10-23 2022-11-15 Nanya Technology Corporation Semiconductor structure and fabrication method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor

Also Published As

Publication number Publication date
US20230223298A1 (en) 2023-07-13
CN116487328A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US6500756B1 (en) Method of forming sub-lithographic spaces between polysilicon lines
US20200052122A1 (en) Method for manufacturing semiconductor structure
US7115525B2 (en) Method for integrated circuit fabrication using pitch multiplication
KR100874196B1 (ko) 마스크 물질 변환
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
KR100706780B1 (ko) 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
CN111415861A (zh) 形成图案的方法和使用该方法制造半导体装置的方法
CN116469765A (zh) 具有鳍片的半导体结构的制备方法
US10217633B2 (en) Substantially defect-free polysilicon gate arrays
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
CN112086433A (zh) 半导体元件及其制备方法
US11335568B2 (en) Method for forming semiconductor structure
US7767100B2 (en) Patterning method and field effect transistors
CN112582462A (zh) 空气间隔物结构
US11978785B2 (en) Method of manufacturing semiconductor structure having a fin feature
TWI794094B (zh) 具有鰭片之半導體結構的製備方法
US20230197809A1 (en) Semiconductor structure having a fin structure
US20230223297A1 (en) Semiconductor structure having fins
US6610604B1 (en) Method of forming small transistor gates by using self-aligned reverse spacer as a hard mask
US11805640B2 (en) Manufacturing method of a semiconductor device using a protect layer along a top sidewall of a trench to widen the bottom of the trench
US11903179B2 (en) Method of manufacturing semiconductor structure having contact structure
CN110098174B (zh) 帽结构
US20240014040A1 (en) Method of manufacturing semiconductor structure using multi-layer hard mask
US20230335490A1 (en) Semiconductor structure having contact structure
KR20090066405A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination