CN113539982A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN113539982A
CN113539982A CN202110429568.5A CN202110429568A CN113539982A CN 113539982 A CN113539982 A CN 113539982A CN 202110429568 A CN202110429568 A CN 202110429568A CN 113539982 A CN113539982 A CN 113539982A
Authority
CN
China
Prior art keywords
layer
semiconductor package
polymer layer
magnetic layer
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110429568.5A
Other languages
English (en)
Other versions
CN113539982B (zh
Inventor
郑世泳
朱起锈
李奎宰
李承宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xintemei Co ltd
Original Assignee
Xintemei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintemei Co ltd filed Critical Xintemei Co ltd
Publication of CN113539982A publication Critical patent/CN113539982A/zh
Application granted granted Critical
Publication of CN113539982B publication Critical patent/CN113539982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

半导体封装件可以包括：磁性层，所述磁性层包括具有预定的面积的内侧部及位于所述内侧部的外围的外侧部；下部聚合物层，设置于所述磁性层的下侧；以及切割面，通过所述磁性层及所述下部聚合物层的端部形成，沿所述磁性层及所述下部聚合物层的层叠方向延伸。在所述磁性层的所述外侧部的至少一部分中，包括朝向所述层叠方向的下侧倾斜的倾斜面，朝向所述层叠方向的厚度可以大于朝向所述内侧部的所述层叠方向的厚度。

Description

半导体封装件及其制造方法
技术领域
本发明涉及半导体封装件及其制造方法。
背景技术
包含在半导体封装件中的电磁波屏蔽膜的磁性金属箔(magnetic metal foil)具有50～500x10-6Ω㎝的高导电性。当作为磁性金属箔的磁性层与传导性层(conductivelayer)相接触时，磁性层的传导性可以相对提高，据此，可以改善高频带的电磁波(electromagnetic interference，EMI)屏蔽性能。
另一方面，为了在制造半导体封装件的工艺中减小磁性层与传导性层相接触时的接触电阻，而增加磁性层与传导性层之间的接触面积可能是有利的。然而，当增加磁性层与传导性层之间的接触面积时，有必要防止由于磁性层的变形而对磁性层与传导性层相接触之后的工艺(例如，用于形成传导性层的物理气相沉积(physical vapor deposition，PVD)和/或浆料喷雾(paste spray)等)产生影响。
据此，为了提高使用电磁波屏蔽膜的半导体封装件的电磁波屏蔽性能，需要一种技术开发，即，通过控制电磁波屏蔽膜的聚合物层(polymer layer)的物理性质及半导体封装件的制造工艺中的切割(dicing)(或被称为单片化(singuleration))工艺，以此增加磁性层与传导性层之间的接触面积的同时不影响后处理工艺。
发明内容
本发明可以提供一种具有改善的电磁波屏蔽性能的半导体封装件及其制造方法。例如，在本发明的实施例中，磁性层与传导性层可以相接触，以提供具有改善的电磁波屏蔽性能的半导体封装件，此时，为了减小可能产生的接触电阻，可以提供一种在增加磁性层与传导性层之间的接触面积的同时不影响后处理工艺的技术。例如，可以提供一种通过控制半导体封装件中包括的电磁波屏蔽膜的聚合物层(polymer layer)的物理性质以及半导体封装件制造工艺中的切割(dicing)工艺，以此增加磁性层与传导性层之间的接触面积的同时不影响后处理工艺的技术。
根据本发明的一实施例，可以提供一种半导体封装件，包括：磁性层，所述磁性层包括具有预定的面积的内侧部及位于所述内侧部的外围的外侧部；下部聚合物层，设置于所述磁性层的下侧；以及切割面，通过所述磁性层及所述下部聚合物层的端部形成，沿所述磁性层及所述下部聚合物层的层叠方向延伸，在所述磁性层的所述外侧部的至少一部分中，包括朝向所述层叠方向的下侧倾斜的倾斜面，朝向所述层叠方向的厚度大于朝向所述内侧部的所述层叠方向的厚度。
所述半导体封装件还可以包括传导性层，设置于所述磁性层的上侧。
所述半导体封装件，还可以包括上部聚合物层，设置于所述磁性层的上侧。
在所述半导体封装件中，所述外侧部的至少一部分还可以包括朝向所述层叠方向的上侧倾斜的倾斜面。
所述半导体封装件还可以包括传导性层，设置于所述上部聚合物层的上侧。
所述半导体封装件，还可以包括第一粘接层，介于所述上部聚合物层的下表面与所述磁性层的上表面之间。
所述半导体封装件还可以包括第二粘接层，介于所述下部聚合物层的上表面与所述磁性层的下表面之间。
所述下部聚合物层或所述上部聚合物层包括聚合物树脂及填充剂，所述聚合物树脂及所述填充剂的配合比可以为30％比70％至90％比10％的比例。
所述下部聚合物层或所述上部聚合物层的厚度可以为5um至50um。
所述半导体封装件还可以包括：印刷电路基板；半导体芯片，设置于所述印刷电路基板上；以及所述半导体芯片的保护层，所述保护层设置于所述印刷电路基板上，所述下部聚合物层可以设置于所述保护层的上侧。
所述保护层与所述下部聚合物层之间的附着强度、所述磁性层与所述上部聚合物层之间的附着强度、及所述磁性层与所述下部聚合物层之间的附着强度中至少一种附着强度可以为0.5Kgf/25mm以上。
根据本发明的另一个实施例，可以提供一种半导体封装件的制造方法，包括：制造膜结构体的步骤，所述膜结构体包括磁性层及设置于所述磁性层下侧的下部聚合物层；层叠步骤，在设置于基板上的半导体芯片上设置所述膜结构体；以及切割步骤，对所述层叠步骤的层叠结构的至少一部分进行切割，使得所述磁性层的外侧部的至少一部分的厚度大于所述磁性层的内侧部的厚度，所述切割步骤包括以使所述外侧部的至少一部分包括朝向所述层叠方向的下侧倾斜的倾斜面的方式进行切割的步骤。
在所述制造膜结构体的步骤中，在所述磁性层的上侧还可以设置上部聚合物层。
在所述切割步骤中，以所述外侧部的至少一部分还包括朝向所述层叠方向的上侧倾斜的倾斜面的方式进行切割。
按照所述外侧部的预设形态类型，预先指定旋转的同时进行切断的器具的旋转速度，所述切割步骤控制所述器具以使所述器具通过按照所述预设形态类型预先指定的所述旋转速度中与所述至少一种相对应的旋转速度进行旋转。
根据本发明的半导体封装件及其制造方法可以提高电磁波屏蔽性能。例如，在本发明的实施例中，可以将磁性层与传导性层相接触，以提供具有改善的电磁波屏蔽性能的半导体封装件，此时，为了减少可能产生的接触电阻，可以提供一种在增加磁性层与传导性层之间的接触面积的同时不影响后处理工艺的技术。
附图说明
图1为用于说明在制造根据本发明一实施例的半导体封装件时的切割(dicing)工艺的图。
图2为示出根据本发明一实施例的半导体封装件的图。
图3为示出制造半导体封装件的一部分的实验的结果图像的图。
图4为根据本发明一实施例的半导体封装件的制造方法的流程图。
图5至图7为用于说明制造根据本发明变形例的半导体封装件时的切割工艺的图。
图8至图10为示出根据本发明变形例的半导体封装件的图。
具体实施方式
参照以下详细描述的实施例以及附图，本发明的优点和特征以及实现它们的方法将变得明确。然而，本发明不限于下面公开的实施例，而是能够以各种不同的形式来实现，这些实施例是旨在完整地公开本发明以此将本发明的范围完整地告知本领域普通技术人员而提供的，本发明仅由权利要求的范围被定义。
将简要说明本说明书中使用的用语，并且将具体说明本发明。
在本发明中使用的用语已经选择了在考虑本发明的功能时当前被广泛使用的通用用语，但是这可以根据本领域技术人员的意图或先例、新技术的出现等而变化。另外，在特定情况下，存在申请人任意选择的用语，并且在这种情况下，将在相应发明内容中详细描述这些用语的含义。因此，本发明中使用的用语应基于该用语的含义和本发明的整体内容而不是该用语的简单名称来定义。
当说明书中的某一部分“包括”某个构成要素时，这意味着还可以包括其他构成要素而不是排除其他构成要素，除非另有说明。
在下文中，将参照附图详细说明本发明的实施例，以使本领域普通技术人员可以容易地实施本发明实施例。在参照附图说明本发明的实施例时，如果判断为已知功能或构成的详细说明可能不必要地使本发明的主题晦涩难懂，则将省略其详细说明。另外，后述的用语是考虑到本发明的实施例中的功能而定义的用语，其可以根据使用人员或操作人员的意图或习惯而变化。因此，应基于整个说明书中的内容进行定义。
图1为用于说明在制造根据本发明一实施例的半导体封装件时的切割(dicing)工艺的图。
参照图1，半导体封装件可以包括例如印刷电路基板(printed circuit board，PCB)条110(也称为印刷电路基板或基板)等的基板、例如第一半导体芯片121及第二半导体芯片123等的半导体芯片、所述半导体芯片的保护层130以及膜结构体140。所述膜结构体140可以包括磁性层141、第一聚合物层143及第二聚合物层145。
根据一实施例，第一半导体芯片121及第二半导体芯片123可以设置在印刷电路基板条110的上部。第一半导体芯片121和第二半导体芯片123可以隔开指定的间隔而设置。根据环氧模塑工艺，可以形成作为第一半导体芯片121及第二半导体芯片123的保护层130的环氧模塑化合物(epoxy molding compound，EMC)130，并且膜结构体140可以设置在环氧模塑化合物130的上部。第一聚合物层143可以设置在磁性层141的上表面上，第二聚合物层145可以设置在磁性层141的下表面上。
根据一实施例，通过切割工艺，在上述半导体封装件的层叠结构中，通过切割第一半导体芯片121与第二半导体芯片123之间的中央10，可以制造如图2所示的多个半导体封装件100。
图2为示出根据本发明一实施例的半导体封装件的图。
参照图2，半导体封装件100可以包括例如印刷电路基板110等的基板、半导体芯片120和/或膜结构体140。膜结构体140可以包括磁性层141、第一聚合物层(上部聚合物层)143及第二聚合物层(下部聚合物层)145。而且，半导体封装件100还可以包括切割面500，切割面500沿着磁性层141、第一聚合物层143及第二聚合物层145的层叠方向延伸，通过磁性层141、第一聚合物层143及第二聚合物层(下部聚合物层)的至少任一个端部形成。
根据一实施例，半导体芯片120可以设置在印刷电路基板110的上部，并且膜结构体140可以设置在半导体芯片120的上部。可以使用导电性粘接部件235，使得可以将印刷电路基板110中包括的电路212与半导体芯片120电连接。另外，半导体芯片120的保护层130可以设置在印刷电路基板110的上部。例如，可以根据环氧模塑工艺来形成作为半导体芯片120的保护层130的环氧模塑化合物(epoxy molding compound，EMC)130，据此，环氧模塑化合物130可以设置在印刷电路基板110的上部。另外，膜结构体140可以设置在环氧模塑化合物130的上表面上。
在膜结构体140的情况下，第一聚合物层143设置(或也称为形成或附着)在磁性层141的上表面27(或也称为第一面)上，第二聚合物层145可以设置(或也称为形成或附着)在磁性层141的下表面29(或也称为第二面)上。所述环氧模塑化合物130可以设置在第二聚合物层145的下表面上。其中，第一聚合物层143及第二聚合物层145可以分别命名为上部聚合物层143及下部聚合物层145。
另一方面，尽管未图示，但传导性层(未图示)可以设置在所述第一聚合物层143的上部。
根据一实施例，通过上述切割工艺制造半导体封装件100，所述半导体封装件100的膜结构体作为近场(near field)低频屏蔽用的电磁波屏蔽膜，当所述膜结构体140中包含的聚合物层即第一聚合物层143及第二聚合物层145的模量低时，在半导体封装件100的制造工艺的切割工艺中，作为磁性层141的磁性金属箔的变形非常大，因此会发生不能进行所述切割工艺之后的工艺的情况。另外，如果在切割过程中使用的切割刀片具有较大的粗糙度或切割刀片的性能较低时，则作为磁性层141的磁性金属箔可能会高度变形，从而可能无法进行后处理工艺。另外，如果在切割工艺之后作为磁性金属箔的磁性层141的面积没有增加时，则磁性层141和与磁性层141相接触的环氧模塑化合物130之间的接触电阻较高，可能会减小在高频带的电磁波屏蔽(EMI shielding)效果。
据此，在本发明的实施例中，为了制造半导体封装件100，在将膜结构体140附着到环氧模塑化合物140的上表面之后使用切割工艺进行切割时，将作为膜结构体140磁性层141的磁性金属箔的柔性与膜结构体140的聚合物层即第一聚合物层143及第二聚合物层145的刚性复合化，从而增加磁性金属箔的侧面面积，以此可以减小与环氧模塑化合物130之间的接触电阻。
例如，如图2所示，磁性层141的外侧部的至少一部分例如第一部分21及第二部分23的厚度可以大于与所述半导体封装件100的构成要素的层叠方向相对应的内侧部25的厚度。例如，除了第一部分21及第二部分23之外的内侧部25的上表面27及下表面29是平坦的，第一部分21的至少一部分是向上侧方向及下侧方向中的至少一个方向扩张面积的形态，第二部分23的至少一部分可以是向上侧方向及下侧方向中的至少一个方向扩张面积的形态。例如，所述面积扩张的形态可以是包括朝向所述上侧方向形成的倾斜面的形态及包括朝向所述下侧方向形成的倾斜面的形态中的至少一种。换句话说，磁性层141的外侧部的至少一部分，例如，第一部分21及第二部分23可以包括朝向磁性层141及聚合物层143、145的层叠方向的上侧或下侧倾斜的倾斜面。
例如，当朝向第一部分21的至少一部分的上侧方向和/或下侧方向、以及朝向第二部分23的至少一部分的上侧方向和/或下侧方向面积扩张时，面积增加率可以为5至300％。
另一方面，所述磁性层141可以包括铁(Fe)-镍(Ni)合金、钢(steel)、铁-硅合金、钴(Co)、氧化铁(Fe2O3、Fe3O4)、氧化铬、铁硅铝(sendust)、铁氧体(ferrite)、坡莫合金(permally)、纳米晶粒、纳米粒子状磁性体或非晶粒子状磁性体中的至少一种，或其混合颗粒。所述铁(Fe)-镍(Ni)合金可以包括铁(Fe)，镍(Ni)及坡莫合金(permalloy)，钢可以包括不锈钢，并且铁氧体可以包括FeMn类铁氧体或FeZn类铁氧体，但不限于此。在所述铁硅铝的情况下，可以具有以铝、硅等添加到铁中的合金粉末形态的磁性粒子，并且这些磁性粒子能够以包括非晶磁性粉末或纳米晶粒磁性粉末的软磁性粉末的形态提供。
例如，第一聚合物层143的上表面如图2所示是平坦的，第一聚合物层143的长度及宽度可以与磁性层141的长度及宽度相对应。第一聚合物层143可以用作粘接剂，并且也可以被称为第一粘接层。
例如，第二聚合物层145的下表面如图2所示是平坦的，第二聚合物层145的长度及宽度可以与磁性层141的长度及宽度相对应。第二聚合物层145也可以被称为第二粘接层。
根据本发明的实施例，为了使所述膜结构体140起到近场(nearfield)低频屏蔽用的电磁波屏蔽膜作用，可以决定膜结构体140的聚合物层即第一聚合物层143及第二聚合物层145的材料及物理性质。
例如，第一聚合物层143及第二聚合物层145各自可以包括聚合物树脂(polymerresin)及填充剂(filler)。
所述聚合物树脂与半导体封装件的环氧模塑化合物及作为磁性体的磁性金属箔(magnetic metal fiol)之间的附着优异，并且可以为通过了-55℃至125℃之间的热循环(thermal cycling)等可靠性试验的树脂。例如，所述聚合物树脂可以为环氧(epoxy)类、丙烯酸(acryl)类或氨基甲酸乙酯(urethane)类等具有优异的金属(metal)附着力的固化型树脂(resin)。
所述填充剂可以是维持第一聚合物层143及第二聚合物层145各自的厚度及形状且用于增加模量(modulus)的陶瓷(ceramic)材料。例如，所述填充剂可以为最大直径25um以下的Al2O3、TiO2、SiO2等陶瓷粉末。
所述聚合物树脂及所述填充剂的配合比可以为30％比70％至90％比10％的比例。
根据本发明的实施例，用于制造半导体封装件的主要条件，例如，对于聚合物层的厚度、聚合物层的模量(modulus)、半导体封装件的各构成要素之间的附着强度等可以如下设定。
所述第一聚合物层143及所述第二聚合物层145各自的厚度可以为10um至100um。
可以使所述第一聚合物层143及第二聚合物层145各自的模量(modulus)成为50MPa至50GPa。
第二聚合物层145与环氧模塑化合物130之间的附着强度、磁性层141与第二聚合物层145之间的附着强度、磁性层141与第一聚合物层143之间的附着强度可以达到0.5Kgf/25mm以上。
通过制造半导体封装件的一部分的实验来决定了上述主要条件，接下来的图3为示出制造半导体封装件的一部分的实验的结果图像的图。
参照图3，能够证实在本发明实施例的各实验条件下将膜结构体附着到环氧模塑化合物上之后的的截面图像。例如，将膜结构体附着到环氧模塑化合物上时，使各实验条件即聚合物层的厚度、聚合物层的模量值以及聚合物层与磁性体之间的附着力均不同，之后通过切割得出如图3所示的截面图像的结果。
图3的(a)为所述厚度为20um、所述模量值为1GPa、所述附着力为800gf时将膜结构体附着到环氧模塑化合物上之后的截面图。
图3的(b)为所述厚度为50um、所述模量值为1GPa、所述附着力为1000gf时将膜结构体附着到环氧模塑化合物上之后的截面图。
图3的(c)为所述厚度为60um、所述模量值为1GPa、所述附着力为1500gf时将膜结构体附着到环氧模塑化合物上之后的截面图。
图3的(d)为所述厚度为40um、所述模量值为1GPa、所述附着力为2000gf时将膜结构体附着到环氧模塑化合物上之后的截面图。
参照图3的(a)至(d)，能够证实通过应用于图3的(a)至(d)的实验条件可以形成传导性层(conductive layer)。
通过如图3所示的各实验条件下的结果来决定了用于制造上述本发明实施例的半导体封装件的主要条件。
图4为根据本发明一实施例的半导体封装件的制造方法的流程图。
可以在操作410中制造膜结构体。
根据一实施例，所述膜结构体可以包括磁性层、设置在所述磁性层的上表面上的第一聚合物层、设置在所述磁性层的下表面上的第二聚合物层。
在操作420中，可以在基板上设置多个半导体芯片，在基板上形成所述多个半导体芯片的保护层，在所述保护层上设置所述膜结构体以形成层叠结构体。
根据一实施例，所述层叠结构体可以具有如图1所示的形态。
在操作430中，可以切割所述层叠结构体的至少一部分。
根据一实施例，可以通过旋转的同时进行切断的器具例如切割刀片来执行所述切割。
根据一实施例，可以切割根据所述层叠步骤的层叠结构体的至少一部分，使得所述磁性层的外侧部的至少一部分的厚度大于所述磁性层的内侧部的厚度。
例如，对所述层叠结构体的至少一部分的切割可以是切割图1中的所述第一半导体芯片121及所述第二半导体芯片123之间的中央10。
例如，所述切割以所述磁性层的所述外侧部的至少一部分包括如下形态中的至少一种形态的方式进行切割，所述形态为包括朝向所述层叠方向的上侧形成的倾斜面的形态及包括朝向所述层叠方向的下侧形成的倾斜面的形态。
根据一实施例，所述磁性层的外侧部的形态可以被预设，并且可以按照所述预设形态类型，预先指定所述旋转的同时进行切断的器具的旋转速度。据此，可以根据按照所述预设形态类型预先指定的所述旋转速度中与期望制造的形态相对应的旋转速度来控制所述器具并执行所述切割。例如，可以进行切割以制造出如图2所示的半导体封装件。
可以通过计算机程序指令来执行本发明所附的每个流程图中的每个步骤的组合。由于这些计算机程序指令可以安装在通用计算机、专用计算机或其他可编程数据处理设备的处理器上，因此由计算机或其他可编程数据处理设备的处理器执行的指令可以生成执行流程图的每个步骤中所述的功能的单元。这些计算机程序指令还可以存储于可定向到计算机或其他可编程数据处理设备的计算机可用或计算机可读的记录介质上，以体现特定方式的功能，因此存储在该计算机可用或计算机可读记录媒介中的指令还可以生产内含有执行流程图各阶段中说明的功能的指令单元的制造品项。由于计算机程序指令也可以安装在计算机或其他可编程数据处理设备上，因此在计算机或其他可编程数据处理设备上执行一系列操作步骤以此创建由计算机执行的流程，执行计算机或其他可编程数据处理装备的指令还可以提供用于执行流程图的各阶段中说明的功能的阶段。
另外，每个步骤可以代表包含用于执行特定逻辑功能的一个以上可执行指令的模块、代码段或代码的一部分。还应当注意，在一些替代实施例中，步骤中提到的功能可以不按顺序发生。例如，实际上可以同时执行连续示出的两个步骤，或者有时可以根据相应的功能以逆序执行这些步骤。
图5至图7为用于说明制造根据本发明变形例的半导体封装件时的切割(dicing)工艺的图，图8至图10为示出根据本发明变形例的半导体封装件的图。
参照图5至图10，根据本发明的变形例的半导体封装件可以包括印刷电路基板条110、第一半导体芯片121及第二半导体芯片123、保护层130、膜结构体140、第一粘接层151和/或第二粘接层152。
其中，第一粘接层151和/或第二粘接层152可以包括焊丝、焊膏、环氧类粘接剂、或者包括热塑性树脂(例如，PMMA、树脂等)的聚合物中的至少一种。
参照图5，第一粘接层151可以介于第一聚合物层143的下表面与磁性层141的上表面之间。第一粘接层151可以起到在第一聚合物层143的下表面与磁性层141的上表面之间相互粘接的作用。第一粘接层151可以在聚合物层143与磁性层141之间以强粘接力将聚合物层143与磁性层141稳定地粘接。
此外，参照图6，第二粘接层152可以介于第二聚合物层145的上表面与磁性层141的下表面之间。第二粘接层152可以起到在第二聚合物层145的上表面与磁性层141的下表面之间相互粘接的作用。第二粘接层152可以在第二聚合物层145与磁性层141之间以强粘接力将第二聚合物层145与磁性层141稳定地粘合。
另外，参照图7，第二粘接层152可以介于第二聚合物层145的上表面与磁性层141的下表面之间，第二粘接层152可以介于第二聚合物层145的上表面与磁性层141的下表面之间。第一粘接层151可以以强粘接力稳定地粘接聚合物层143与磁性层141。第二粘接层152可以以强粘接力稳定地粘接第二聚合物层145与磁性层141。
如上说明仅是本发明技术思想的示例，并且本发明所属领域的普通技术人员将能够做出各种修改和变型而不背离本发明的本质特征。因此，本发明中公开的实施例并非旨在限制本发明的技术思想，而是用于解释该技术思想，并且本发明的技术思想的范围不受这些实施例的限制。本发明的保护范围应该由所附的权利要求书来解释，并且与之同等的范围内的所有技术思想都应被解释为包括在本发明的范围内。

Claims (16)

1.一种半导体封装件，其特征在于，
包括：
磁性层，所述磁性层包括具有预定的面积的内侧部及位于所述内侧部的外围的外侧部；
下部聚合物层，设置于所述磁性层的下侧；以及
切割面，通过所述磁性层及所述下部聚合物层的端部形成，沿所述磁性层及所述下部聚合物层的层叠方向延伸，
在所述磁性层的所述外侧部的至少一部分中，
包括朝向所述层叠方向的下侧倾斜的倾斜面，
朝向所述层叠方向的厚度大于朝向所述内侧部的所述层叠方向的厚度。
2.如权利要求1所述的半导体封装件，其特征在于，还包括传导性层，设置于所述磁性层的上侧。
3.如权利要求1所述的半导体封装件，其特征在于，还包括上部聚合物层，设置于所述磁性层的上侧。
4.如权利要求3所述的半导体封装件，其特征在于，
所述外侧部的至少一部分还包括朝向所述层叠方向的上侧倾斜的倾斜面。
5.如权利要求3所述的半导体封装件，其特征在于，还包括传导性层，设置于所述上部聚合物层的上侧。
6.如权利要求3所述的半导体封装件，其特征在于，还包括第一粘接层，介于所述上部聚合物层的下表面与所述磁性层的上表面之间。
7.如权利要求3所述的半导体封装件，其特征在于，
还包括第二粘接层，介于所述下部聚合物层的上表面与所述磁性层的下表面之间。
8.如权利要求3所述的半导体封装件，其特征在于，
所述下部聚合物层或所述上部聚合物层包括聚合物树脂及填充剂，
所述聚合物树脂及所述填充剂的配合比为30％比70％至90％比10％的比例。
9.如权利要求3所述的半导体封装件，其特征在于，
所述下部聚合物层或所述上部聚合物层的厚度为5um至50um。
10.如权利要求3所述的半导体封装件，其特征在于，所述下部聚合物层或所述上部聚合物层的模量为50MPa至50GPa。
11.如权利要求3所述的半导体封装件，其特征在于，
还包括：
印刷电路基板；
半导体芯片，设置于所述印刷电路基板上；以及
所述半导体芯片的保护层，
所述保护层设置于所述印刷电路基板上，
所述下部聚合物层设置于所述保护层的上侧。
12.如权利要求11所述的半导体封装件，其特征在于，所述保护层与所述下部聚合物层之间的附着强度、所述磁性层与所述上部聚合物层之间的附着强度、及所述磁性层与所述下部聚合物层之间的附着强度中至少一种附着强度为0.5Kgf/25mm以上。
13.一种半导体封装件的制造方法，其特征在于，
包括：
制造膜结构体的步骤，所述膜结构体包括磁性层及设置于所述磁性层下侧的下部聚合物层；
层叠步骤，在设置于基板上的半导体芯片上设置所述膜结构体；以及
切割步骤，对所述层叠步骤的层叠结构的至少一部分进行切割，使得所述磁性层的外侧部的至少一部分的厚度大于所述磁性层的内侧部的厚度，
所述切割步骤包括以使所述外侧部的至少一部分包括朝向所述层叠方向的下侧倾斜的倾斜面的方式进行切割的步骤。
14.如权利要求13所述的半导体封装件的制造方法，其特征在于，在所述制造膜结构体的步骤中，在所述磁性层的上侧还设置上部聚合物层。
15.如权利要求14所述的半导体封装件的制造方法，其特征在于，在所述切割步骤中，以所述外侧部的至少一部分还包括朝向所述层叠方向的上侧倾斜的倾斜面的方式进行切割。
16.如权利要求13所述的半导体封装件的制造方法，其特征在于，按照所述外侧部的预设形态类型，预先指定旋转的同时进行切断的器具的旋转速度，所述切割步骤控制所述器具以使所述器具通过按照所述预设形态类型预先指定的所述旋转速度中与所述至少一种相对应的旋转速度进行旋转。
CN202110429568.5A 2020-04-21 2021-04-21 半导体封装件及其制造方法 Active CN113539982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0047972 2020-04-21
KR1020200047972A KR102208360B1 (ko) 2020-04-21 2020-04-21 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN113539982A true CN113539982A (zh) 2021-10-22
CN113539982B CN113539982B (zh) 2023-10-27

Family

ID=74239287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110429568.5A Active CN113539982B (zh) 2020-04-21 2021-04-21 半导体封装件及其制造方法

Country Status (3)

Country Link
US (1) US11527488B2 (zh)
KR (2) KR102208360B1 (zh)
CN (1) CN113539982B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043655A (ja) * 2001-05-28 2002-02-08 Alps Electric Co Ltd スピンバルブ型薄膜磁気素子およびそのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
US20040004792A1 (en) * 2002-06-25 2004-01-08 Alps Electric Co., Ltd. GMR magnetic sensing element provided with second free layer extended to outside of track width and method for manufacturing the same
KR20140081548A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
CN105027355A (zh) * 2013-03-05 2015-11-04 阿莫先恩电子电器有限公司 磁场及电磁波屏蔽用复合板及具有其的天线模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265158A (ja) * 1988-08-31 1990-03-05 Nkk Corp Ｉｃパッケージ用金属キャップ
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
TWI791769B (zh) * 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
KR102137555B1 (ko) * 2019-04-30 2020-08-13 삼성에스디아이 주식회사 반도체 패키지 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043655A (ja) * 2001-05-28 2002-02-08 Alps Electric Co Ltd スピンバルブ型薄膜磁気素子およびそのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
US20040004792A1 (en) * 2002-06-25 2004-01-08 Alps Electric Co., Ltd. GMR magnetic sensing element provided with second free layer extended to outside of track width and method for manufacturing the same
KR20140081548A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
CN105027355A (zh) * 2013-03-05 2015-11-04 阿莫先恩电子电器有限公司 磁场及电磁波屏蔽用复合板及具有其的天线模块

Also Published As

Publication number Publication date
CN113539982B (zh) 2023-10-27
KR102208360B9 (ko) 2022-04-11
KR102208360B1 (ko) 2021-01-28
KR20210130089A (ko) 2021-10-29
KR102403070B1 (ko) 2022-05-30
US11527488B2 (en) 2022-12-13
US20210327824A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US10546681B2 (en) Electronic component having lead part including regions having different thicknesses and method of manufacturing the same
CN107452691B (zh) 电子电路封装
CN107230664B (zh) 电子电路封装
CN108074878B (zh) 复合磁性密封材料及使用其的电子电路封装体
CN108133912B (zh) 电子电路封装
KR101652198B1 (ko) 인덕터 부품 및 그 제조 방법
US20160189840A1 (en) Electronic component and method of manufacturing the same
US9997288B2 (en) Electronic component
US11091365B2 (en) MEMS package structure and manufacturing method thereof
US10256039B2 (en) Coil electronic component and method for manufacturing the same
US10923264B2 (en) Electronic component and method of manufacturing the same
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
JP2015076606A (ja) 磁性基板及びその製造方法、磁性基板と絶縁材の接合構造物、並びにその接合構造物を有するチップ部品
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
CN113539982B (zh) 半导体封装件及其制造方法
KR20220105742A (ko) 반도체 패키지 및 그 제조 방법
CN105702421B (zh) 电子组件及其制造方法
KR102240759B1 (ko) 전자 장치 및 그 제조 방법
US20150143694A1 (en) Carrier for manufacturing printed circuit board and manufacturing method thereof, and method for manufacturing printed circuit board
KR102424202B1 (ko) 필름 구조체, 반도체 패키지 및 그 제조 방법
KR102418343B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20210132385A (ko) 반도체 디바이스와 그 제조 방법
JP2019102498A (ja) 電子部品封止体の製造方法、電子装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant