KR20210132385A - 반도체 디바이스와 그 제조 방법 - Google Patents

반도체 디바이스와 그 제조 방법 Download PDF

Info

Publication number
KR20210132385A
KR20210132385A KR1020200050689A KR20200050689A KR20210132385A KR 20210132385 A KR20210132385 A KR 20210132385A KR 1020200050689 A KR1020200050689 A KR 1020200050689A KR 20200050689 A KR20200050689 A KR 20200050689A KR 20210132385 A KR20210132385 A KR 20210132385A
Authority
KR
South Korea
Prior art keywords
semiconductor device
electromagnetic wave
manufacturing
protective layer
wave absorbing
Prior art date
Application number
KR1020200050689A
Other languages
English (en)
Inventor
이규재
주기수
정세영
Original Assignee
엔트리움 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔트리움 주식회사 filed Critical 엔트리움 주식회사
Priority to KR1020200050689A priority Critical patent/KR20210132385A/ko
Publication of KR20210132385A publication Critical patent/KR20210132385A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

반도체 디바이스 및 그 제조 방법에 관한 것으로서, 일 실시예에 따른 반도체 디바이스는 기판과, 기판 상에 배치된 반도체 소자와, 기판 및 반도체 소자 상에 형성된 보호층과, 보호층 상에 배치되어 전자파를 차폐하는 전자파 흡수층을 포함하고, 전자파 흡수층은, 보호층과 전자파 흡수층 간의 접착력을 제공하는 경화형 바인더를 포함한다.

Description

반도체 디바이스와 그 제조 방법{SEMI-CONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자를 내장한 반도체 디바이스와 이러한 반도체 디바이스를 제조하는 방법에 관한 것이다.
공장자동화가 구현된 산업현장은 물론이고 일상 생활에서도 전자 제품은 주변에 널려있고, 이러한 전자 제품에서는 일반적으로 전자파가 발생한다.
이러한 전자파는 인체에 대한 유해성과 관련하여 논쟁이 지속되고 있고, 주변의 다른 전자기기의 동작에 영향을 주어 오동작을 유발할 수 있는 것으로 알려져 있다.
따라서, 반도체 소자를 내장하는 반도체 디바이스를 제조함에 있어서 전자파 차폐에 대한 고려를 하여야 하지만, 전자파 차폐를 위한 구성 및 공정이 추가될 경우에는 그만큼 제조비용이 상승하기 때문에, 최소의 제조비용 상승만으로 최대의 전자파 차폐 효과를 기대할 수 있는 기술이 요구되는 실정이다.
한국특허등록공보, 제10-1939653호 (2019.01.11. 공개)
실시예에 따르면, 높은 비용 상승을 동반하는 특수 소재와 달리 상대적으로 저렴한 비용이 소요되는 전자파 흡수층을 포함하는 반도체 디바이스 및 그 제조 방법을 제공한다.
또한, 전자파 흡수층의 인접 층과의 결합을 위한 별도의 접착층이 필요하지 않아 제조비용의 상승을 최소화할 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
다만, 본 발명의 해결하고자 하는 과제는 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
제 1 관점에 따른 반도체 디바이스는, 기판과, 상기 기판 상에 배치된 반도체 소자와, 상기 기판 및 상기 반도체 소자 상에 형성된 보호층과, 상기 보호층 상에 배치되어 전자파를 차폐하는 전자파 흡수층을 포함하고, 상기 전자파 흡수층은, 상기 보호층과 상기 전자파 흡수층 간의 접착력을 제공하는 경화형 바인더를 포함한다.
제 2 관점에 따른 반도체 디바이스 제조 방법은, 기판 상에 반도체 소자를 배치하는 단계와, 상기 기판 및 상기 반도체 소자 상에 보호층을 형성하는 단계와, 상기 보호층 상에 전자파를 차폐하는 전자파 흡수층을 적층하는 단계를 포함하고, 상기 전자파 흡수층을 적층하는 단계는, 자성 합금 분말에 접착력을 제공하는 경화형 바인더를 첨가하여 슬러리를 제조하는 단계와, 상기 슬러리를 이용하여 그린시트를 제작하는 단계와, 상기 그린시트를 상기 보호층 상에 적층하는 단계를 포함한다.
일 실시예에 따르면, 높은 비용 상승을 동반하는 특수 소재와 달리 상대적으로 저렴한 비용이 소요되는 전자파 흡수층을 포함하도록 반도체 디바이스를 설계 및 제작함으로써, 반도체 디바이스의 제작비용의 상승을 최소화하면서도 전자파 차폐 기능을 제공할 수 있다.
또한, 전자파 흡수층의 인접 층과의 결합을 위한 별도의 접착층이 필요하지 않아 제조비용의 상승을 더욱 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 구조를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따라 반도체 디바이스를 제조하는 공정을 설명하기 위한 흐름도이다.
도 3은 본 발명의 실시예에 따라 그린시트를 제작하는 공정을 설명하기 위한 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명의 실시예들을 도면을 참조하여 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 구조를 설명하기 위한 단면도이다.
도 1을 참조하면, 실시예에 따른 반도체 디바이스(100)는 반도체 어셈블리(110) 및 전자파 흡수층(120)을 포함한다. 여기서, 반도체 디바이스(100)는 전도성층(130)을 포함할 수 있고, 반도체 어셈블리(110)는 기판(111), 반도체 소자(112) 및 보호층(113)을 포함할 수 있다.
기판(111)은 다양한 종류의 구성들이 실장될 수 있도록 마련된 구성이다. 예를 들어, 기판(111)은 인쇄 회로 기판(printed circuit board) 등을 포함할 수 있다.
반도체 소자(112)는 다양한 기능을 수행하도록 고안된 구성이다. 예를 들어, 반도체 소자(112)는 트랜지스터나 다이오드 등과 같은 능동 소자뿐만 아니라 커패시터, 인덕터 또는 저항과 같은 수동 소자를 포함할 수 있다. 이러한 반도체 소자(112)는 기판(111)의 일면에 적어도 한 개가 배치(실장)된다. 아울러, 이렇게 기판(111) 상에 배치된 반도체 소자(112)들은 도면에는 도시되지 않았지만 트레이스(trace)들과 연결되어서 서로 간에 또는 외부의 구성과 전기적 신호 등을 주고받을 수 있다.
보호층(113)은 반도체 소자(112)를 둘러싸도록 기판(111)의 상부에 배치된다. 이러한 보호층(113)은 절연성을 갖는다. 또한, 보호층(113)은 기판(111)의 일면에 배치된 반도체 소자(112)를 구조적으로 지지하거나 또는 외부의 오염으로부터 보호할 수 있다. 예를 들어, 보호층(113)은 에폭시 수지 등을 이용한 몰딩 처리를 통하여 EMC(Epoxy Molding Compound)층으로 형성할 수 있다.
전자파 흡수층(120)은 전자파 차폐 기능을 갖는다. 이러한 전자파 흡수층(120)은 저주파대역의 전자파를 흡수할 수 있다. 여기서, 전자파 차폐 기능을 갖는다는 것은 반도체 소자(112)를 전자파로부터 보호한다는 의미일 수 있다. 이러한 전자파 흡수층(120)은 경화형 바인더를 포함하여 보호층(113)과 전자파 흡수층(120) 간의 접착력을 제공할 수 있다. 또한, 전자파 흡수층(120)의 상부에 전도성층(130)이 배치된 경우에 전자파 흡수층(120)과 전도성층(130) 간의 접착력을 제공할 수 있다. 예를 들어, 전자파 흡수층(120)은 경화형 바인더와 자성 합금의 화학결합을 포함할 수 있고, 자성 합금으로는 샌더스트(Sendust)를 포함할 수 있으며, 경화형 바인더는 에폭시 계열, 아크릴 계열 또는 우레탄 계열 중 적어도 한 계열을 포함할 수 있다.
전도성층(130)은 전자파 흡수층(120)의 상부에 배치된다. 또한 전도성층(130)은 도 1에 도시된 단면 상에서 보았을 때 반도체 어셈블리(110) 및 전자파 흡수층(120) 각각의 측 표면을 둘러싸도록 배치될 수 있다. 이러한 전도성층(130)에는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag) 및 기타 도전 물질 중 적어도 하나가 포함될 수 있다. 이러한 전도성층(130)은 고주파대역의 전자파를 차폐하는 기능을 갖는다.
본 발명의 실시예에 따른 반도체 디바이스(100)의 구조는 도 1에 나타낸 단면도를 갖는 것으로 한정 해석되는 것은 아니다. 즉, 실시예에 따라 반도체 디바이스(100)는 도 1 등에 도시되지 않은 다양한 구성들, 예컨대 접지층, 반도체 소자(112)에 전기적 신호 등을 전달하기 위한 트레이스들 또는 전술한 구성들 간에 접착력을 제공하는 접착층 등을 추가적으로 포함할 수 있다. 또한 반도체 디바이스(100)는 실시예에 따라 도면에 도시된 구성 중 적어도 일부, 예컨대 보호층(113)이나 전도성층(130) 등을 포함하지 않을 수도 있다.
도 2는 본 발명의 실시예에 따라 반도체 디바이스를 제조하는 공정을 설명하기 위한 흐름도이다.
도 1 및 도 2를 참조하여 본 발명의 실시예에 따라 반도체 디바이스를 제고하는 공정에 대하여 살펴보기로 한다. 아래에서 설명될 제조 방법은 이하에서 설명될 단계들을 수행하도록 고안된 반도체 디바이스 제조 장치 내지 시스템에 의해 수행 가능하다.
먼저, 기판(111)을 준비한다. 예를 들어, 인쇄 회로 기판을 준비할 수 있다(S210).
그리고, 기판(111) 상에 반도체 소자(112)를 배치한다. 예를 들어, 솔더볼(solder ball)을 이용하여 기판(111)과 반도체 소자(112)를 전기적으로 연결할 수 있다(S220).
이후, 반도체 소자(112)가 배치된 기판(111) 상에 보호층(113)을 형성한다. 예를 들어, 보호층(113)은 반도체 소자(112)를 둘러싸도록 기판(111)의 상부에 형성할 수 있다. 예컨대, 에폭시 수지 등을 이용한 몰딩 처리를 통하여 EMC(Epoxy Molding Compound)층을 보호층(113)으로서 형성할 수 있다(S230).
다음으로, 보호층(113) 상에 전자파 흡수층(120)을 적층한다. 예를 들어, 전자파 흡수층(120)을 적층하기 위해서는 전자파 흡수 기능을 갖는 그린시트(Green sheet)를 먼저 제작한 후에 이를 반도체 어셈블리(110)의 크기에 맞게 재단한 후에 보호층(113) 상에 적층할 수 있다.
이하, 전자파 흡수층(120)의 적층 공정에 대한 세부 설명에 앞서 도 3을 참조하여 그린시트를 제작하는 공정에 대하여 살펴보기로 한다.
먼저, 자성 합금 분말을 제조한다. 예를 들어, 자성 합금 분말으로는 철에 알루미늄, 규소 등이 첨가된 샌더스트 분말을 이용할 수 있고, 이하의 설명에서는 샌더스트 분말을 이용하는 경우를 예시하기로 한다(S241).
그리고, 샌더스트 분말에 대한 밀링(Milling) 절삭 등을 통하여 편상화를 수행한다(S242).
이어서, 편상화된 샌더스트 분말에 접착력을 제공하는 경화형 바인더를 첨가하여 샌더스트 슬러리를 제조한다. 예를 들어, 에폭시 계열, 아크릴 계열 또는 우레탄 계열 중 적어도 한 계열을 포함하는 경화형 바인더를 이용하여 샌더스트 슬러리를 제조할 수 있다(S243).
이후, 샌더스트 슬러리를 정제(S244)한 후 이형필름에 코팅하여 그린시트를 제작한다(S245).
다시, 도 1 및 도 2를 참조하면, 도 3을 참조하여 설명한 바와 같은 공정을 통하여 제작된 그린시트를 보호층(113) 상에 적층함으로써 전자파 흡수층(120)을 배치한다. 예를 들어, 단계 S245에서 제작된 그린시트의 크기는 이를 적층하고자 하는 반도체 어셈블리(110)의 크기와 상이할 수 있고, 이 경우에 그린시트를 보호층(113)의 크기에 맞게 재단한 후에 보호층(113) 상에 적층할 수 있다. 예컨대, 전자파 흡수층(120)을 적층하고자 하는 두께에 맞추어서 그린시트를 복수층으로 적층할 수 있다.
여기서, 그린시트를 보호층(113) 상에 적층할 때에 열압착 공정을 이용할 수 있다. 예를 들어, 열압착 공정의 온도범위가 150℃ 내지 200℃이고, 보호층(113)의 온도가 60℃ 이하이고, 압력범위는 18Kgf/cm2 내지 22Kgf/cm2이며, 시간은 3분 내지 10분이고, 진공도는 -760mmHg 미만인 공정 조건 하에서 수행할 수 있다.
이처럼, 보호층(113) 상에 전자파 흡수층(120)을 적층할 때에, 전자파 흡수층(120)에 포함된 경화형 바인더는 보호층(113)과 전자파 흡수층(120) 간의 접착력을 제공한다. 그러므로, 보호층(113)과 전자파 흡수층(120)의 사이에 접착층을 별도로 배치할 필요가 없다(S240).
다음으로, 전자파 흡수층(120) 상에 전도성층(130)을 배치할 수 있다. 예를 들어, 전도성층(130)을 도 1에 도시된 단면 상에서 보았을 때 반도체 어셈블리(110) 및 전자파 흡수층(120) 각각의 측 표면을 둘러싸도록 배치할 수 있다. 예컨대, Al, Cu, Sn, Ni, Au, Ag 및 기타 도전 물질 중 적어도 하나를 이용하는 물리적 기상 증착(Physical Vapor Deposition) 방식 등을 통하여 전도성층(130)을 배치할 수 있다. 여기서, 전자파 흡수층(120) 상에 전도성층(130)을 적층할 때에, 전자파 흡수층(120)에 포함된 경화형 바인더는 전자파 흡수층(120)과 전도성층(130) 간의 접착력을 제공한다. 그러므로, 전자파 흡수층(120)과 전도성층(130)의 사이에 접착층을 별도로 배치할 필요가 없다(S250).
지금까지 설명한 바와 같이 본 발명의 실시예들에 의하면, 높은 비용 상승을 동반하는 특수 소재와 달리 상대적으로 저렴한 비용이 소요되는 전자파 흡수층을 포함하도록 반도체 디바이스를 설계 및 제작함으로써, 반도체 디바이스의 제작비용의 상승을 최소화하면서도 전자파 차폐 기능을 제공할 수 있다.
또한, 전자파 흡수층의 인접 층과의 결합을 위한 별도의 접착층이 필요하지 않아 제조비용의 상승을 더욱 최소화할 수 있다.
본 발명에 첨부된 각 흐름도의 각 단계의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수도 있다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도의 각 단계에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 기록매체에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 기록매체에 저장된 인스트럭션들은 흐름도의 각 단계에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도의 각 단계에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시예들에서는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 디바이스
110: 반도체 어셈블리
113: 보호층
120: 전자파 흡수층
130: 전도성층

Claims (14)

  1. 기판과,
    상기 기판 상에 배치된 반도체 소자와,
    상기 기판 및 상기 반도체 소자 상에 형성된 보호층과,
    상기 보호층 상에 배치되어 전자파를 차폐하는 전자파 흡수층을 포함하고,
    상기 전자파 흡수층은, 상기 보호층과 상기 전자파 흡수층 간의 접착력을 제공하는 경화형 바인더를 포함하는
    반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 전자파 흡수층 상에 배치되어 전기장을 차폐하는 전도성층을 더 포함하는
    반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 전자파 흡수층은, 상기 경화형 바인더와 자성 합금의 화학결합을 포함하는
    반도체 디바이스.
  4. 제 3 항에 있어서,
    상기 자성 합금은, 샌더스트를 포함하는
    반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 경화형 바인더는 에폭시 계열, 아크릴 계열 또는 우레탄 계열 중 적어도 한 계열을 포함하는
    반도체 디바이스.
  6. 기판 상에 반도체 소자를 배치하는 단계와,
    상기 기판 및 상기 반도체 소자 상에 보호층을 형성하는 단계와,
    상기 보호층 상에 전자파를 차폐하는 전자파 흡수층을 적층하는 단계를 포함하고,
    상기 전자파 흡수층을 적층하는 단계는,
    자성 합금 분말에 접착력을 제공하는 경화형 바인더를 첨가하여 슬러리를 제조하는 단계와,
    상기 슬러리를 이용하여 그린시트를 제작하는 단계와,
    상기 그린시트를 상기 보호층 상에 적층하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  7. 제 6 항에 있어서,
    상기 전자파 흡수층을 적층한 후, 상기 전자파 흡수층 상에 전기장을 차폐하는 전도성층을 적층하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  8. 제 6 항에 있어서,
    상기 슬러리를 제조하는 단계는, 상기 자성 합금 분말을 편상화한 후에 상기 경화형 바인더를 첨가하는
    반도체 디바이스 제조 방법.
  9. 제 6 항에 있어서,
    상기 슬러리를 제조하는 단계는, 상기 자성 합금 분말으로서 샌더스트 분말을 이용하는
    반도체 디바이스 제조 방법.
  10. 제 6 항에 있어서,
    상기 슬러리를 제조하는 단계는, 에폭시 계열, 아크릴 계열 또는 우레탄 계열 중 적어도 한 계열을 포함하는 상기 경화형 바인더를 이용하는
    반도체 디바이스 제조 방법.
  11. 제 6 항에 있어서,
    상기 그린시트를 제작하는 단계는, 상기 슬러리를 정제한 후 이형필름에 코팅하는
    반도체 디바이스 제조 방법.
  12. 제 6 항에 있어서,
    상기 그린시트를 상기 보호층 상에 적층하는 단계는, 상기 그린시트를 상기 보호층에 맞추어 재단한 후 상기 보호층 상에 복수층으로 적층하는
    반도체 디바이스 제조 방법.
  13. 제 6 항에 있어서,
    상기 그린시트를 상기 보호층 상에 적층하는 단계는, 열압착 공정을 이용하는
    반도체 디바이스 제조 방법.
  14. 제 13 항에 있어서,
    상기 열압착 공정의 공정 조건은 온도범위가 150℃ 내지 200℃이고, 상기 보호층의 온도가 60℃ 이하이고, 압력범위는 18Kgf/cm2 내지 22Kgf/cm2이며, 시간은 3분 내지 10분이고, 진공도는 -760mmHg 미만인
    반도체 디바이스 제조 방법.
KR1020200050689A 2020-04-27 2020-04-27 반도체 디바이스와 그 제조 방법 KR20210132385A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200050689A KR20210132385A (ko) 2020-04-27 2020-04-27 반도체 디바이스와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200050689A KR20210132385A (ko) 2020-04-27 2020-04-27 반도체 디바이스와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210132385A true KR20210132385A (ko) 2021-11-04

Family

ID=78521695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200050689A KR20210132385A (ko) 2020-04-27 2020-04-27 반도체 디바이스와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20210132385A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939653B1 (ko) 2015-11-27 2019-01-17 주식회사 아모센스 자기장 차폐유닛 및 이를 포함하는 다기능 복합모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939653B1 (ko) 2015-11-27 2019-01-17 주식회사 아모센스 자기장 차폐유닛 및 이를 포함하는 다기능 복합모듈

Similar Documents

Publication Publication Date Title
US9269673B1 (en) Semiconductor device packages
US8614120B2 (en) Semiconductor chip package and method of making same
US8890309B1 (en) Circuit module and method of producing circuit module
US10629457B2 (en) Method for manufacturing semiconductor device
US20110221046A1 (en) Semiconductor assembly package having shielding layer and method therefor
US20150296667A1 (en) Method of manufacturing electronic component
WO2018123699A1 (ja) 高周波モジュール
JP2012049502A (ja) チップパッケージ方法
KR102212079B1 (ko) 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
US10149417B2 (en) Magnetism suppressing sheet and manufacturing method thereof
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
JP2012182274A (ja) モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器
US11373960B2 (en) Electronic component module
KR20210132385A (ko) 반도체 디바이스와 그 제조 방법
US20160081234A1 (en) Package structure
CN106373926B (zh) 封装结构及屏蔽件与其制法
JP2016082021A (ja) 回路モジュール
WO2021082270A1 (zh) 一种传感器封装结构以及电子设备
US20120250267A1 (en) Radio frequency communication module
KR102362040B1 (ko) 차폐 필름과 반도체 디바이스 및 그 제조 방법
KR102328055B1 (ko) 반도체 패키지 및 상기 반도체 패키지를 제작하는 방법
US20170250145A1 (en) Perforated conductive material for emi shielding of semiconductor device and components
US20230200035A1 (en) Multilayer tape including plurality of magnetic metal particles and electronic assembly including the same
TWI748427B (zh) 電路板及其製造方法
KR101926558B1 (ko) 안테나 모듈 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination