CN113539184A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板，该像素电路包括第一初始化模块、存储模块、驱动模块、数据写入模块、阈值补偿模块和发光模块；数据写入模块连接于驱动模块的第一端和数据线之间，第一初始化模块的第一端连接复位信号线，第二端连接第一电源线，第三端与存储模块的第一端连接，存储模块的第二端与驱动模块的控制端连接；阈值补偿模块连接于驱动模块的第二端和控制端之间；发光模块连接于驱动模块的第二端和第二电源线之间。本发明实施例提供的技术方案能够减少漏电路径，大大提高了驱动模块控制端电位的稳定性，从而有利于改善显示面板的显示效果。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示面板具有低功耗、生产成本低和自发光等特点，成为当前领域研究热点。

现有的像素电路通常包括驱动晶体管和OLED发光元件，通过驱动晶体管来驱动发光元件发光。目前，像素电路在工作的过程中，驱动晶体管的栅极存在漏电问题，导致其栅极电位不稳定，影响显示装置的显示效果。

发明内容

本发明实施例提供一种像素电路及其驱动方法、显示面板，以改善像素电路的漏电现象，提高显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：第一初始化模块、存储模块、驱动模块、数据写入模块、阈值补偿模块和发光模块；

所述数据写入模块连接于所述驱动模块的第一端和数据线之间，用于在数据写入阶段向所述驱动模块的控制端写入所述数据线提供的数据电压；

所述第一初始化模块的第一端连接复位信号线，第二端连接第一电源线，第三端与所述存储模块的第一端连接，所述存储模块的第二端与所述驱动模块的控制端连接，所述第一初始化模块用于在初始化阶段通过所述存储模块向所述驱动模块的控制端耦合写入初始化电压，以及在所述数据写入阶段向所述存储模块的第一端写入所述第一电源线上的电源电压；

所述阈值补偿模块连接于所述驱动模块的第二端和控制端之间，用于在所述数据写入阶段对所述驱动模块的阈值电压进行补偿；

所述发光模块连接于所述驱动模块的第二端和第二电源线之间，所述驱动模块用于在发光阶段根据所述存储模块存储的电压向所述发光模块提供驱动信号，以驱动所述发光模块发光。

可选地，所述第一初始化模块包括第一晶体管和第二晶体管，所述存储模块包括电容；

所述第一晶体管的栅极连接第一扫描信号线，所述第一晶体管的第一极连接所述复位信号线，所述第一晶体管的第二极连接所述电容的第一端；所述第二晶体管的栅极连接第二扫描信号线，所述第二晶体管的第一极连接所述第一电源线，所述第二晶体管的第二极与所述电容的第一端连接。

可选地，所述第一扫描信号线输出的第一扫描信号和所述第二扫描信号线输出的第二扫描信号互为反向信号。

可选地，所述驱动模块包括第三晶体管，所述数据写入模块包括第四晶体管，所述阈值补偿模块包括第五晶体管，所述发光模块包括发光二极管；

所述第四晶体管的栅极连接第三扫描信号线，所述第四晶体管的第一极连接所述数据线，所述第四晶体管的第二极与所述第三晶体管的第一极连接；

所述第五晶体管的栅极连接第四扫描信号线，所述第五晶体管的第一极与所述第三晶体管的第二极连接，所述第五晶体管的第二极与所述第三晶体管的栅极连接；

所述发光二极管的第一极与所述第三晶体管的第二极连接，所述发光二极管的第二极连接所述第二电源线。

可选地，所述第五晶体管为双栅晶体管。

可选地，所述第五晶体管为金属氧化物晶体管；

优选地，所述第五晶体管为铟镓锌氧化物晶体管。

可选地，还包括第一发光控制模块和第二发光控制模块；

所述第一发光控制模块包括第六晶体管，所述第二发光控制模块包括第七晶体管，所述第六晶体管的栅极和所述第七晶体管的栅极均连接发光控制信号线，所述第六晶体管的第一极连接所述第一电源线，所述第六晶体管的第二极与所述驱动模块的第一端连接，所述第七晶体管的第一极与所述驱动模块的第二端连接，所述第七晶体管的第二极与所述发光模块的第一端连接。

可选地，还包括第二初始化模块，所述第二初始化模块包括第八晶体管；

所述第八晶体管的栅极连接第一扫描信号线，所述第八晶体管的第一极连接所述复位信号线，所述第八晶体管的第二极与所述发光模块的第一端连接。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括第一初始化模块、存储模块、驱动模块、数据写入模块、阈值补偿模块和发光模块；所述数据写入模块连接于所述驱动模块的第一端和数据线之间，所述第一初始化模块的第一端连接复位信号线，第二端连接第一电源线，第三端与所述存储模块的第一端连接，所述存储模块的第二端与所述驱动模块的控制端连接，所述阈值补偿模块连接于所述驱动模块的第二端和控制端之间，所述发光模块连接于所述驱动模块的第二端和第二电源线之间；

该像素电路的驱动方法包括：

在初始化阶段，所述第一初始化模块通过所述存储模块向所述驱动模块的控制端耦合写入初始化电压；

在数据写入阶段，所述第一初始化模块向所述存储模块的第一端写入电源电压，且所述数据写入模块向所述驱动模块的控制端写入所述数据线提供的数据电压；

在发光阶段，所述驱动模块根据所述存储模块存储的电压向所述发光模块提供驱动信号，以驱动所述发光模块发光。

第三方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路。

本发明实施例提供的像素电路及其驱动方法、显示面板，通过第一初始化模块和存储模块向驱动模块的控制端耦合写入初始化电压，并通过数据写入模块和阈值补偿模块对写入驱动模块控制端的数据电压进行补偿，驱动模块根据控制端的电压向发光模块提供驱动电流，以驱动发光模块发光。其中，第一初始化模块与存储模块的第一端连接，存储模块的第二端与驱动模块的控制端连接。也就是说，第一初始化模块和驱动模块控制端之间间隔了存储模块，当第一初始化模块关断后，驱动模块控制端的电压无法通过第一初始化模块漏电，使得驱动模块栅极电压仅存在阈值补偿模块这一条漏电路径。相对于现有技术中的多条漏电路径，本发明实施例提供的技术方案能够减少驱动模块控制端的漏电路径数量，有利于提高驱动模块控制端电位的稳定性，从而有利于改善显示面板的显示效果。

附图说明

图1为现有技术中的一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的另一种像素电路的结构示意图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7为本发明实施例提供的另一种像素电路的结构示意图；

图8为本发明实施例提供的一种像素电路的驱动时序图；

图9为本发明实施例提供的另一种像素电路的结构示意图；

图10为本发明实施例提供的另一种像素电路的驱动时序图；

图11为本发明实施例提供的一种像素电路的驱动方法的流程图；

图12为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有技术中的像素电路在工作过程中，驱动晶体管的栅极存在电位不稳定的问题。OLED发光元件时电流型驱动控制器件，通过驱动晶体管来驱动OLED发光元件发光，而驱动晶体管的输出电流受其栅极电压的影响较大，因此驱动晶体管栅极电位的稳定性会直接影响OLED发光元件的发光状态。图1为现有技术中的一种像素电路的结构示意图，参考图1，驱动晶体管DT的源极连接到第一电源电压VDD，发光二极管OLED连接在驱动晶体管DT的漏极和第二电源电压VSS之间，补偿晶体管CT连接在驱动晶体管DT的漏极和栅极之间，初始化晶体管RT连接在驱动晶体管DT的栅极和初始化电压VREF之间。初始化晶体管RT响应其栅极的第二控制信号SN2导通，对驱动晶体管DT栅极的电位进行初始化。在数据写入阶段，补偿晶体管CT响应其栅极的第一控制信号SN1导通，对驱动晶体管DT的阈值电压进行补偿。在发光阶段，当初始化晶体管RT和补偿晶体管CT被关断时，流过初始化晶体管RT和补偿晶体管CT的漏电流会引起驱动晶体管DT栅极的电位发生变化，从而导致驱动电流发生变化，进而影响发光二极管OLED的发光效果。因此，改善驱动晶体管栅极漏电是势在必行的。

基于上述问题，本发明实施例提供一种像素电路，以改善像素电路的漏电现象，提高显示效果。图2为本发明实施例提供的一种像素电路的结构示意图，参考图2，本发明实施例提供的像素电路包括第一初始化模块110、存储模块120、驱动模块130、数据写入模块140、阈值补偿模块150和发光模块160。

数据写入模块140连接于驱动模块130的第一端和数据线Data之间，用于在数据写入阶段向驱动模块130的控制端g写入数据线Data提供的数据电压Vdata。

第一初始化模块110的第一端连接复位信号线REF，第二端连接第一电源线ELVDD，第三端与存储模块120的第一端连接，存储模块120的第二端与驱动模块130的控制端g连接，第一初始化模块110用于在初始化阶段通过存储模块120向驱动模块130的控制端g耦合写入初始化电压VREF，以及在数据写入阶段向存储模块120的第一端写入第一电源线ELVDD上的电源电压。

阈值补偿模块150连接于驱动模块130的第二端和控制端g之间，用于在数据写入阶段对驱动模块130的阈值电压进行补偿。

发光模块160连接于驱动模块130的第二端和第二电源线ELVSS之间，驱动模块130用于在发光阶段根据存储模块120存储的电压向发光模块160提供驱动信号，以驱动发光模块160发光。

具体地，第一初始化模块110连接在第一电源线ELVDD和存储模块120之间，在初始化阶段，第一初始化模块110用于将复位信号线REF上的初始化电压通过存储模块120耦合写入驱动模块130的控制端g，完成对驱动模块130控制端g的电位初始化。在数据写入阶段，第一初始化模块110还能够将第一电源线ELVDD上的电源电压写入存储模块120中，以便存储模块120能够实现存储功能；数据线Data上的数据电压Vdata写入至驱动模块130的控制端g，同时阈值补偿模块150抓取驱动模块130的阈值电压至驱动模块130的控制端g，基于抓取到的阈值电压，驱动模块130控制端被写入的电压与驱动模块130的阈值电压相关联，实现了数据补偿，并将写入的电压存储在存储模块120中。当第一初始化模块110和阈值补偿模块150关断后，由于第一初始化模块110未直接与驱动模块130的控制端g连接，因此，存储模块120与驱动模块130控制端g连接的一端所保持的电压不会通过第一初始化模块110漏电，而只能通过阈值补偿模块150漏电，从而减少了驱动模块130控制端g电压的漏电路径，能够大大降低驱动模块130栅极电压的漏电情况，有利于保证驱动模块130控制端g电位的稳定性。

本发明实施例提供的像素电路，通过第一初始化模块和存储模块向驱动模块的控制端耦合写入初始化电压，并通过数据写入模块和阈值补偿模块对写入驱动模块控制端的数据电压进行补偿，驱动模块根据控制端的电压向发光模块提供驱动电流，以驱动发光模块发光。其中，第一初始化模块与存储模块的第一端连接，存储模块的第二端与驱动模块的控制端连接。也就是说，第一初始化模块和驱动模块控制端之间间隔了存储模块，当第一初始化模块关断后，驱动模块控制端的电压无法通过第一初始化模块漏电，使得驱动模块栅极电压仅存在阈值补偿模块这一条漏电路径。相对于现有技术中的多条漏电路径，本发明实施例提供的技术方案能够减少驱动模块控制端的漏电路径数量，有利于提高驱动模块控制端电位的稳定性，从而有利于改善显示面板的显示效果。

作为本发明实施例提供的一种可选实施方式，第一初始化模块110可以由晶体管构成。图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，在上述技术方案的基础上，第一初始化模块110包括第一晶体管T1和第二晶体管T2，存储模块120包括电容C；第一晶体管T1的栅极连接第一扫描信号线Scan1，第一晶体管T1的第一极连接复位信号线REF，第一晶体管T1的第二极连接电容C的第一端；第二晶体管T2的栅极连接第二扫描信号线Scan2，第二晶体管T2的第一极连接第一电源线ELVDD，第二晶体管T2的第二极与电容C的第一端连接。

具体地，在初始化阶段，第二晶体管T2保持关断，第一晶体管T1响应于第一扫描信号线Scan1上的第一扫描信号导通，将复位信号线REF上的初始化电压Vref写入电容C的第一端(将电容C与第一晶体管T1连接的一端称为第一端，与驱动模块130控制端g连接的一端称为第二端)，根据电荷守恒原理，此时电容C的第二端的电位发生变化。以上一帧显示画面为黑画面为例，设定黑画面对应的最小电压为4V，第一电源线ELVDD上的电源电压为4.7V，则在上一帧显示黑画面结束时，电容C第一端的电压为4.7V，第二端的电压为4V。则在显示下一帧画面之前，对驱动模块130的控制端g电位进行初始化，电容C的第一端被写入初始化电压Vref(设定Vref为﹣3V)，则根据电荷守恒原理可知(电容C两端的压差为0.7V，保持不变)，电容C的第二端的电位变为﹣3.7V。此时，经过电容C的耦合作用，驱动模块130的控制端g的电位被初始化为﹣3.7V。

在数据写入阶段，第一晶体管T1关断。第二晶体管T2响应于第二扫描信号线Scan2输出的第二扫描信号导通，将第一电源线ELVDD上的电源电压写入电容C的第一端。数据线Data通过数据写入模块140对驱动模块130的控制端g充电，经过阈值补偿模块的补偿作用后，将控制端g的电压充至数据线Data上的数据电压与驱动模块130的阈值电压之和时，驱动模块关断，充电结束。

进一步地，图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，驱动模块130包括第三晶体管T3，数据写入模块140包括第四晶体管T4，阈值补偿模块150包括第五晶体管T5，发光模块160包括发光二极管OLED；第四晶体管T4的栅极连接第三扫描信号线Scan3，第四晶体管T4的第一极连接数据线Data，第四晶体管T4的第二极与第三晶体管T3的第一极连接；第五晶体管T5的栅极连接第四扫描信号线Scan4，第五晶体管T5的第一极与第三晶体管T3的第二极连接，第五晶体管T5的第二极与第三晶体管T3的栅极连接；发光二极管OLED的第一极与第三晶体管T3的第二极连接，发光二极管OLED的第二极连接第二电源线ELVSS。

具体地，第三晶体管T3为驱动晶体管，用于根据其栅极的电压驱动发光二极管OLED发光。在本实施例中，第一晶体管T1和第二晶体管T2均与电容C的第一端连接，并分别形成单路路径向电容C的第一端写入不同的电压。在数据写入阶段之前，为了使得第三晶体管T3的栅极完成电位初始化，则需要保证第一晶体管T1处于导通状态，而第二晶体管T2处于关断状态；且在数据写入阶段，数据线Data上的数据电压Vdata通过第四晶体管T4、第三晶体管T3和第五晶体管T5写入至第三晶体管T3的栅极，第五晶体管T5同时起到第三晶体管T3的阈值电压补偿作用。此外，在电容C的耦合作用下，在数据写入阶段结束时，第三晶体管T3栅极的电压应为数据电压Vdata+Vth，其中，Vth为第三晶体管T3的阈值电压。因此，为了保证电容C能够将第三晶体管T3栅极电压耦合至期望值，需将电容C的第一端输入第一电源线ELVDD上的电源电压(因为在上一帧显示过程中，电容C的第一端输入的电压为第一电源线ELVDD上的电源电压)。也就是说，在初始化阶段和数据写入阶段，第一晶体管T1和第二晶体管T2不能同时导通，因此第一扫描信号线Scan1输出的第一扫描信号和所述第二扫描信号线Scan2输出的第二扫描信号互为反向信号，有利于简化信号时序控制的设计难度。

可选地，在上述技术方案的基础上，由于减小了第三晶体管T3栅极电压的漏电路径，使得第三晶体管T3栅极电压仅存在第五晶体管T5这一条漏电路径，因此，为了进一步降低第三晶体管T3栅极电压通过第五晶体管T5的漏电情况，也即在第五晶体管T5关断时，减小第五晶体管T5的漏电流，可以将第五晶体管T5设置为双栅晶体管。相比单栅晶体管，双栅晶体管的栅关断能力更强，有利于减小漏电流。在本实施例中，第五晶体管T5可以为水平双栅晶体管，也可以为垂直双栅晶体管。

可选地，第五晶体管T5还可以为金属氧化物晶体管，相比于传统的低温多晶硅(LTPS)晶体管，金属氧化物晶体管由于自身材料、形成工艺等特点，具备更小的漏电流。因此将第五晶体管T5设置为金属氧化物晶体管，从而能够保证第五晶体管T5在关断时具有较小的漏电流，有利于维持第三晶体管T3栅极电位的稳定性。其中，第五晶体管T5可以为铟镓锌氧化物晶体管(IGZO)。

作为本发明实施例提供的另一种可选实施方式，图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，本发明实施例提供的像素电路还包括第一发光控制模块170和第二发光控制模块180。

第一发光控制模块170包括第六晶体管T6，第二发光控制模块180包括第七晶体管T7，第六晶体管T6的栅极和第七晶体管T7的栅极均连接发光控制信号线EM，第六晶体管T6的第一极连接第一电源线ELVDD，第六晶体管T6的第二极与驱动模块130的第一端连接，第七晶体管T7的第一极与驱动模块130的第二端连接，第七晶体管T7的第二极与发光模块160的第一端连接。

具体地，第一发光控制模块170和第二发光控制模块180可以响应同一发光控制信号线EM，以便节省信号线的数量。在初始化阶段和数据写入阶段，第六晶体管T6和七晶体管T7均处于关断状态，使得发光模块160在非发光阶段无驱动电流流过，防止发光二极管OLED出现偷亮的现象。在发光阶段，第一发光控制模块170和第二发光控制模块180分别响应发光控制信号线EM导通，使得第三晶体管T3产生的驱动电流流过发光二极管OLED，实现发光。

当然，在其他实施例中，第一发光控制模块170和第二发光控制模块180分别响应不同的发光控制信号线EM，以便分别对第一发光控制模块170和第二发光控制模块180进行单独控制，从而优化显示效果。

作为本发明实施例提供的另一种可选实施方式，图6为本发明实施例提供的另一种像素电路的结构示意图，参考图6，本发明实施例提供的像素电路还包括第二初始化模块190，第二初始化模块190包括第八晶体管T8；第八晶体管T8的栅极连接第一扫描信号线Scan1，第八晶体管T8的第一极连接复位信号线REF，第八晶体管T8的第二极与发光模块160的第一端连接。

具体地，第二初始化模块190用于在初始化阶段对发光二极管OLED的阳极的电位进行初始化，其中，第二初始化模块190包括第八晶体管T8。第八晶体管T8响应第一扫描信号线Scan1输出的第一扫描信号，将复位信号线REF提供的初始化电压Vref写入到发光二极管OLED的阳极，完成初始化。

作为本发明实施例提供的另一种可选实施方式，图7为本发明实施例提供的另一种像素电路的结构示意图，图8为本发明实施例提供的一种像素电路的驱动时序图，可适用于图7所示的像素电路。在本实施例中，第五晶体管T5为水平双栅晶体管，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8均为P型晶体管。

像素电路的工作过程至少包括初始化阶段t1、数据写入阶段t2和发光阶段t3。设定第一电源线ELVDD上的电源电压为4.7V，复位信号线REF上的初始化电压为﹣3V，数据线Data上的电压为2～6V，第三晶体管T3的阈值电压为﹣2V。以上一帧显示画面为黑画面为例具体说明该像素电路的具体工作原理，其中设定黑画面对应的最小电压为4V，则在上一帧显示黑画面结束时，电容C第一端的电压为4.7V，第二端的电压为4V(电容C两端的压差为0.7V)。

在初始化阶段t1，发光控制信号线EM输出的发光控制信号为高电平，第一扫描信号线Scan1输出的第一扫描信号为低电平，第二扫描信号线Scan2输出的第二扫描信号为高电平，第三扫描信号线Scan3输出的第三扫描信号为高电平，第四扫描信号线Scan4输出的第四扫描信号为高电平。因此，第一晶体管T1、第八晶体管T8导通，第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7关断。此时，第一电容C的第一端被写入初始化电压Vref＝﹣3V，根据电荷守恒原理可知，电容C的第二端的电位变为﹣3.7V，换句话说，在初始化阶段，电容C的第一端的电压为﹣3V，电容C的第二端的电压为﹣3.7V。

在数据写入阶段t2，发光控制信号线EM输出的发光控制信号为高电平，第一扫描信号线Scan1输出的第一扫描信号为高电平，第二扫描信号线Scan2输出的第二扫描信号为低电平，第三扫描信号线Scan3输出的第三扫描信号为低电平，第四扫描信号线Scan4输出的第四扫描信号为低电平。因此，第一晶体管T1、第八晶体管T8、第六晶体管T6和第七晶体管T7关断，第二晶体管T2、第四晶体管T4和第五晶体管T5导通。此时，第一电源线ELVDD通过第二晶体管T2将电源电压4.7V写入电容C的第一端。若当前帧继续显示黑画面，则数据线Data输出的数据电压Vdata为6V，经过第五晶体管T5的补偿作用，写入第三晶体管T3的栅极的电压为Vdata+Vth＝6+(﹣2V)＝4V，也即，电容C的第二端的电压为4V，根据电荷守恒原理，电容C在初始化阶段t1其两端的压差为0.7V，则在数据写入阶段t2，电容C的第一端的电压为4.7V(第一电源线ELVDD上的电源电压)。

需要说明的是，在数据写入阶段，由于第四晶体管T4和第五晶体管T5均为P型管，且同时导通，因此，第三扫描信号和第四扫描信号可以由同一扫描信号线提供，有利于节省信号线的数量。

当然，数据线Data输出的数据电压Vdata也可以为2V(显示白画面)，在经过第五晶体管T5的补偿作用后，写入第三晶体管T3的栅极的电压为Vdata+Vth＝2+(﹣2V)＝0V，根据电荷守恒原理，电容C的第一端的电压为4.7V。具体工作原理同显示黑画面的情况，在此不再赘述。

在发光阶段t3，发光控制信号线EM输出的发光控制信号为低电平，第一扫描信号线Scan1输出的第一扫描信号为高电平，第二扫描信号线Scan2输出的第二扫描信号为低电平，第三扫描信号线Scan3输出的第三扫描信号为高电平，第四扫描信号线Scan4输出的第四扫描信号为高电平。因此，第一晶体管T1、第八晶体管T8、第四晶体管T4和第五晶体管T5关断，第二晶体管T2、第六晶体管T6和第七晶体管T7导通。第一电源线ELVDD与第三晶体管T3的第一极之间的线路导通，第三晶体管T3的第二极与第二电源线ELVSS之间的线路导通，第三晶体管T3产生驱动电流流经发光二极管OLED，发光二极管OLED发光。

在发光阶段t3，由于第一晶体管T1连接在电容C的第一端，与第三晶体管T3的栅极之间不存在直接连接关系，因此，在第一晶体管T1关断后，第三晶体管T3栅极电压不会通过第一晶体管T1漏电，也即第三晶体管T3和第一晶体管T1之间不存在漏电路径。此外，由于第五晶体管T5为双栅晶体管，其漏电流较小，因此发光二极管OLED在长时间点亮的情况下，第三晶体管T3的栅极电位也能够保持稳定，避免出现闪烁或显示不均的现象，有利于改善显示画面的显示效果。

相对于现有技术(如图1所示)中的像素电路，本发明实施例提供的像素电路通过减少漏电路径的方式，从根本上解决了驱动模块130漏电较大的问题。

作为本发明实施例提供的另一种可选实施方式，图9为本发明实施例提供的另一种像素电路的结构示意图，图10为本发明实施例提供的另一种像素电路的驱动时序图，可适用于图9所示的像素电路。其中，图9所示像素电路与图7所示像素电路的区别在于，第五晶体管T5为铟镓锌氧化物晶体管，第五晶体管T5的沟道类型为N型，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第七晶体管T7和第八晶体管T8均为P型管。如图10所示，在驱动时序上，第三扫描信号线Scan3输出的第三扫描信号和第四扫描信号线Scan4输出的第四扫描信号互为反信号。其具体工作原理可参考对图7所示像素电路的工作原理的相关描述。

此外，本发明实施例还提供了一种像素电路的驱动方法，图11为本发明实施例提供的一种像素电路的驱动方法的流程图。结合图2和图11，该像素电路包括第一初始化模块110、存储模块120、驱动模块130、数据写入模块140、阈值补偿模块150和发光模块160；所述数据写入模块140连接于所述驱动模块130的第一端和数据线Data之间，所述第一初始化模块110的第一端连接复位信号线REF，第二端连接第一电源线ELVDD，第三端与所述存储模块120的第一端连接，所述存储模块120的第二端与所述驱动模块130的控制端g连接，所述阈值补偿模块150连接于所述驱动模块130的第二端和控制端g之间，所述发光模块160连接于所述驱动模块130的第二端和第二电源线ELVSS之间。本发明实施例提供的像素电路的驱动方法包括：

S110、在初始化阶段，第一初始化模块通过存储模块向驱动模块的控制端耦合写入初始化电压。

S120、在数据写入阶段，第一初始化模块向存储模块的第一端写入电源电压，且数据写入模块向驱动模块的控制端写入数据线提供的数据电压。

S130、在发光阶段，驱动模块根据存储模块存储的电压向发光模块提供驱动信号，以驱动发光模块发光。

具体地，第一初始化模块110连接在第一电源线ELVDD和存储模块120之间，在初始化阶段，第一初始化模块110将复位信号线REF上的初始化电压通过存储模块120耦合写入驱动模块130的控制端g，完成对驱动模块130控制端g的电位初始化。在数据写入阶段，第一初始化模块110还能够将第一电源线ELVDD上的电源电压写入存储模块120中，以便存储模块120能够实现存储功能；数据线Data上的数据电压Vdata写入至驱动模块130的控制端g，同时阈值补偿模块150抓取驱动模块130的阈值电压至驱动模块130的控制端g，基于抓取到的阈值电压，驱动模块130控制端被写入的电压与驱动模块130的阈值电压相关联，实现了数据补偿，并将写入的电压存储在存储模块120中。当第一初始化模块110和阈值补偿模块150关断后，由于第一初始化模块110未直接与驱动模块130的控制端g连接，因此，存储模块120与驱动模块130控制端g连接的一端所保持的电压不会通过第一初始化模块110漏电，而只能通过阈值补偿模块150漏电，从而减少了驱动模块130控制端g电压的漏电路径，能够大大降低驱动模块130栅极电压的漏电情况，有利于保证驱动模块130控制端g电位的稳定性。

本发明实施例还提供了一种显示面板，图12为本发明实施例提供的一种显示面板的结构示意图，该显示面板包括本发明任意实施例所提供的像素电路，因此，本发明实施例提供的显示面板也具备上述任意实施例所描述的有益效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：第一初始化模块、存储模块、驱动模块、数据写入模块、阈值补偿模块和发光模块；

所述数据写入模块连接于所述驱动模块的第一端和数据线之间，用于在数据写入阶段向所述驱动模块的控制端写入所述数据线提供的数据电压；

所述第一初始化模块的第一端连接复位信号线，第二端连接第一电源线，第三端与所述存储模块的第一端连接，所述存储模块的第二端与所述驱动模块的控制端连接，所述第一初始化模块用于在初始化阶段通过所述存储模块向所述驱动模块的控制端耦合写入初始化电压，以及在所述数据写入阶段向所述存储模块的第一端写入所述第一电源线上的电源电压；

所述阈值补偿模块连接于所述驱动模块的第二端和控制端之间，用于在所述数据写入阶段对所述驱动模块的阈值电压进行补偿；

所述发光模块连接于所述驱动模块的第二端和第二电源线之间，所述驱动模块用于在发光阶段根据所述存储模块存储的电压向所述发光模块提供驱动信号，以驱动所述发光模块发光。

2.根据权利要求1所述像素电路，其特征在于，所述第一初始化模块包括第一晶体管和第二晶体管，所述存储模块包括电容；

所述第一晶体管的栅极连接第一扫描信号线，所述第一晶体管的第一极连接所述复位信号线，所述第一晶体管的第二极连接所述电容的第一端；所述第二晶体管的栅极连接第二扫描信号线，所述第二晶体管的第一极连接所述第一电源线，所述第二晶体管的第二极与所述电容的第一端连接。

3.根据权利要求2所述像素电路，其特征在于，所述第一扫描信号线输出的第一扫描信号和所述第二扫描信号线输出的第二扫描信号互为反向信号。

4.根据权利要求1所述像素电路，其特征在于，所述驱动模块包括第三晶体管，所述数据写入模块包括第四晶体管，所述阈值补偿模块包括第五晶体管，所述发光模块包括发光二极管；

所述第四晶体管的栅极连接第三扫描信号线，所述第四晶体管的第一极连接所述数据线，所述第四晶体管的第二极与所述第三晶体管的第一极连接；

所述第五晶体管的栅极连接第四扫描信号线，所述第五晶体管的第一极与所述第三晶体管的第二极连接，所述第五晶体管的第二极与所述第三晶体管的栅极连接；

所述发光二极管的第一极与所述第三晶体管的第二极连接，所述发光二极管的第二极连接所述第二电源线。

5.根据权利要求4所述像素电路，其特征在于，所述第五晶体管为双栅晶体管。

6.根据权利要求4所述像素电路，其特征在于，所述第五晶体管为金属氧化物晶体管；

优选地，所述第五晶体管为铟镓锌氧化物晶体管。

7.根据权利要求1所述像素电路，其特征在于，还包括第一发光控制模块和第二发光控制模块；

所述第一发光控制模块包括第六晶体管，所述第二发光控制模块包括第七晶体管，所述第六晶体管的栅极和所述第七晶体管的栅极均连接发光控制信号线，所述第六晶体管的第一极连接所述第一电源线，所述第六晶体管的第二极与所述驱动模块的第一端连接，所述第七晶体管的第一极与所述驱动模块的第二端连接，所述第七晶体管的第二极与所述发光模块的第一端连接。

8.根据权利要求1所述像素电路，其特征在于，还包括第二初始化模块，所述第二初始化模块包括第八晶体管；

所述第八晶体管的栅极连接第一扫描信号线，所述第八晶体管的第一极连接所述复位信号线，所述第八晶体管的第二极与所述发光模块的第一端连接。

9.一种像素电路的驱动方法，其特征在于，所述像素电路包括第一初始化模块、存储模块、驱动模块、数据写入模块、阈值补偿模块和发光模块；所述数据写入模块连接于所述驱动模块的第一端和数据线之间，所述第一初始化模块的第一端连接复位信号线，第二端连接第一电源线，第三端与所述存储模块的第一端连接，所述存储模块的第二端与所述驱动模块的控制端连接，所述阈值补偿模块连接于所述驱动模块的第二端和控制端之间，所述发光模块连接于所述驱动模块的第二端和第二电源线之间；

所述像素电路的驱动方法包括：

在初始化阶段，所述第一初始化模块通过所述存储模块向所述驱动模块的控制端耦合写入初始化电压；

在数据写入阶段，所述第一初始化模块向所述存储模块的第一端写入电源电压，且所述数据写入模块向所述驱动模块的控制端写入所述数据线提供的数据电压；

在发光阶段，所述驱动模块根据所述存储模块存储的电压向所述发光模块提供驱动信号，以驱动所述发光模块发光。

10.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的像素电路。

Images