CN113517397B - 一种双极选通忆阻器的制备方法及双极选通忆阻器 - Google Patents

一种双极选通忆阻器的制备方法及双极选通忆阻器 Download PDF

Info

Publication number
CN113517397B
CN113517397B CN202110639876.0A CN202110639876A CN113517397B CN 113517397 B CN113517397 B CN 113517397B CN 202110639876 A CN202110639876 A CN 202110639876A CN 113517397 B CN113517397 B CN 113517397B
Authority
CN
China
Prior art keywords
upper electrode
bipolar
built
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110639876.0A
Other languages
English (en)
Other versions
CN113517397A (zh
Inventor
李祎
何毓辉
付瑶瑶
黄晓弟
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110639876.0A priority Critical patent/CN113517397B/zh
Priority to PCT/CN2021/115341 priority patent/WO2022257280A1/zh
Priority to US17/785,916 priority patent/US11825756B2/en
Publication of CN113517397A publication Critical patent/CN113517397A/zh
Application granted granted Critical
Publication of CN113517397B publication Critical patent/CN113517397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种双极选通忆阻器的制备方法及双极选通忆阻器，包括：制备下电极；在下电极上沉积阻变材料层；在阻变材料层上沉积上电极：采用磁控溅射方式沉积上电极，通过控制溅射功率以控制上电极金属粒子具备合适的动能，并控制上电极和阻变材料层所处区域的真空度，以使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积上电极；或选用相比阻变材料层金属元素活性高的材料作为上电极的金属材料，使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积出上电极。本发明提高了双极选通器件的性能。

Description

一种双极选通忆阻器的制备方法及双极选通忆阻器
技术领域
本发明属于微电子器件领域，更具体地，涉及一种双极选通忆阻器的制备方法及双极选通忆阻器。
背景技术
在物联网时代背景下，前所未有的数据量增长推动高效、廉价、微型存储技术的发展。由于摩尔定律面临瓶颈，互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)继续微缩会带来成本的大幅提高。近年来，廉价、结构简单、可微缩、低功耗、可靠、非易失性的忆阻器成为最有物流网应用前景的存储技术之一。由于简单的三明治器件结构，忆阻器适合采用无源交叉阵列结构来进行大规模二维或三维集成。交叉阵列结构特点就是存储单元位于互相垂直的字线和位线交叉点上，理论上交叉阵列结构允许的最小尺寸为4F2/n，其中，F为最小的特征尺寸，n是堆叠层数，集成密度非常高。在高集成密度的交叉阵列中，选取的单元周围存在很多未选取单元上的低欧姆导通路径，从而会带来漏电流问题。这些低欧姆路径上的电流叠加起来足以影响选取单元的信息读取结果，读取裕度范围，以及大大限制阵列的规模。为了防止出现这样的问题，与交叉阵列结构兼容的方案中，忆阻器与二极管的堆叠结构受限于二极管没有足够的正向电流密度和单极性忆阻器不成熟；此外两个忆阻器反向串联的结构也存在固有的破坏性读取过程，对操作速度、复杂性、功耗造成巨大影响。相较而言，选通器件与忆阻器的堆栈结构是有效的抑制漏电流通路并与交叉阵列结构兼容的解决方案之一。因为选通器件具有高非线度、高耐久性、高导通/关断电流。
目前高性能的双极选通器件的工艺制备难度较为复杂，需要人为控制制备参数来调控其材料的固定化学计量比，否则不会表现选通特性；制备的选通层薄膜材料后续需要高达几百度的高温退火来转变为晶态从而表现出选通特性，此外当该层与阻变层堆叠后的超高温退火对忆阻器层的稳定特性会造成很大的破坏；制备的选通层薄膜材料后续需要大电压初始化过程来转变为晶态从而表现出选通特性，该大电压对外围电路设计复杂度带来巨大压力；跟忆阻器堆叠后界面的扩散问题对选通层及阻变层的稳定电学特性会产生不可逆的影响。这些问题导致这类器件的性能指标很难达到存储器的商业化应用。
综上，目前高性能的双极选通器件的工艺制备难度较为复杂，例如需要精确调控其材料的化学计量比、制备的薄膜材料后续需要高达几百度的高温退火、需要跟忆阻器独立分开堆叠保证各自的可靠性和差异性、需要大电压进行初始化。这导致这类器件是很难实现结合存储器的商业化应用。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种双极选通忆阻器的制备方法及双极选通忆阻器，旨在解决现有高性能的双极选通器件的工艺制备难度较为复杂，例如需要精确调控其材料的化学计量比、制备的薄膜材料后续需要高达几百度的高温退火、需要跟忆阻器独立分开堆叠保证各自的可靠性和差异性、需要大电压进行初始化的问题。
为实现上述目的，第一方面，本发明提供了一种双极选通忆阻器的制备方法，包括如下步骤：
制备下电极；
在下电极上沉积阻变材料层；所述阻变材料层为一元或多元金属氧化物材料；
在阻变材料层上沉积上电极；所述沉积上电极的方式为：采用磁控溅射方式在阻变材料层上沉积上电极，通过控制溅射功率以控制上电极金属粒子具备合适的动能，并控制上电极和阻变材料层所处区域的真空度，以使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积上电极；或沉积上电极的方式为：选用相比阻变材料层金属元素活性高的材料作为上电极的金属材料，并在阻变材料层上沉积上电极，使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积出上电极；
其中，上电极金属材料的氧化物具有双极选通的特性，所述内建双极选通层的材料为上电极金属材料的氧化物；所述下电极、阻变材料层、内建双极选通层以及上电极组成双极选通忆阻器；所述双极选通忆阻器在正反向电压小于或等于阈值电压时，处于关断状态，在正反向电压大于阈值电压时，可以对阻变材料层进行擦写操作。
在一个可选的示例中，所述上电极金属材料为：Nb、V、Ni、Cr、Ti、Co、Zr、Ru中的任一种。
在一个可选的示例中，通过控制所述氧化还原反应过程以控制所述内建双极选通层的厚度为1nm～10nm。
在一个可选的示例中，所述控制上电极和阻变材料层所处区域的真空度，具体为：
通过抽取待控制区域的空气以及向待控制区域通入惰性气体并控制通入惰性气体的速度控制待控制区域的真空度，所述待控制区域的真空度控制在5*10-3Pa～5*10-4Pa。
在一个可选的示例中，所述下电极材料为：Pt、Au、Ta、Al、Pd、Hf、W、TiN、TiW中的任一种。
在一个可选的示例中，所述上电极的厚度为50nm～1um，所述阻变材料层的厚度为5nm～50nm，所述下电极的厚度为50nm～1um。
第二方面，本发明提供一种利用上述第一方面提供的制备方法制备得到的双极选通忆阻器，当所述双极选通忆阻器外部施加的正向电压或者反向电压大小达到所述内建双极选通层的阈值电压时，所述内建双极选通层内会形成晶化区域，所述内建双极选通层的阻值状态由关态电阻状态转变为开态电阻状态，使得所述双极选通忆阻器具有双向开关的特性；
所述内建双极选通层形成的过程中，所述阻变材料层中形成一些氧空位晶粒区域，所述氧空位晶粒区域使得所述双极选通忆阻器器件的初始阻值下降，且所述氧空位晶粒区域可作为阻变材料层发生阻变形成晶化导电丝过程中的种子。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明提供一种双极选通忆阻器的制备方法及双极选通忆阻器，通过上电极与阻变材料在物理沉积制备过程中发生的氧化还原反应，从而在上电极与阻变材料界面处自发氧化过程形成一层上电极元素的内建双极选通层，上电极从含氧的阻变材料层夺取氧发生还原反应，从而在阻变材料层中形成大量的氧空位晶粒区域，这些区域呈现出低阻状态，从而将整体器件的初始阻值大大降低，实现免大电压初始化的过程；由于本发明中选通层是在制备上电极的过程中与阻变层自发发生氧化还原反应形成的，无需额外的高温退火处理，同时该自发氧化层的存在也刚好解决了界面扩散问题；此外，阻变材料层中氧空位晶粒区域也可以作为后面阻变材料层发生阻变形成晶化导电丝的种子，将导电丝形成区域局域化，从而大大减小整体器件的循环间与器件间的差异性，提高器件的脉冲擦写次数以及保持能力。
本发明提供一种双极选通忆阻器的制备方法及双极选通忆阻器，本发明制得的整体器件呈现出稳定的内建双极选通的忆阻特性，该器件可以有多重操作模式，在小电压操作范围下表现出双极选通特性，该层具有优异的双向开关特性，脉冲开关速度小于20ns，高低阻开关比大于100，高开态电流大于1mA，耐擦写次数大于1012，循环间及器件间的差异性很小，小于6％。大电压操作范围下表现出具有内建双极选通的忆阻特性曲线，由于该内建双极选通层的存在，电压小于该特性中的阈值开启电压时都会被强制关断，只有当电压大于其阈值电压时，才可以对阻变层进行擦写操作，所以该内建层能够有效限制大规模交叉阵列结构中的漏电流路径问题，大大提高了集成规模且不而外增加工艺复杂度，具有很大的应用价值。此外，内建选通层将整体忆阻器件的开态电流(开态电流由于选通层的关断使得从mA降到uA)减小了至少100倍，意味着忆阻器件的开启功耗也至少降低了100倍。
附图说明
图1为根据本发明的一实施例绘示一种具有内建双极选通特性的忆阻器的简化结构剖面图；
图2为本发明实施例提供的一种采用溅射法来制备电极材料制备系统简化图；
图3为本发明实施例提供的又一种采用化学沉积法来制备电极材料制备系统简化图；
图4为本发明实施例提供的另一种采用溅射法来制备阻变材料制备系统简化图；
图5为本发明实施例提供的具有内建双极选通特性忆阻器在小电压操作模式下的电流-电压特性曲线图；
图6为本发明实施例提供的具有内建双极选通特性忆阻器大电压操作范围下表现出具有内建双极选通的忆阻特性曲线图；
图7为本发明实施例提供的内建双极选通的忆阻特性曲线在不同电压范围下对应的器件机理模型图；
图8为本发明实施例提供的具有内建双极选通特性的忆阻器结构的TEM图；
图9为本发明实施例提供的具有内建双极选通特性的忆阻器循环特性示意图；
图10为本发明实施例提供的具有内建双极选通特性的忆阻器保持特性示意图；
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中具体包括：100：上电极；主要是金属铌Nb、钒V、镍Ni、铬Cr、钛Ti、钴Co、锆Zr、钌Ru中的任一种；101：自发氧化形成的内建双极选通层；102：阻变材料层；主要为一元或多元金属的氧化物材料；103：下电极；主要是金属Pt、Au、Ta、Al、Pd、Hf、W、TiN、TiW中的任一种；104：内建双极选通层达到阈值电压后形成晶化区域；105：阻变材料达到开启电压后形成晶化导电丝区域。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
为此，本发明提出了一种新型内建双极选通的忆阻器件结构及其制备方法，基于该可靠结构的器件显示出优异的整体性能改善，例如免大电压初始化过程、常温下制备、结构简单、多种操作模式下性能优异、无需高温退火步骤。基于本发明的内建双极选通忆阻器交叉阵列堆叠结构将为下一代的非易失性存储、全忆阻神经网络架构、可重构逻辑电路提供了硬件基础。
本发明针对上述存在的工艺制备问题，提供一种选通的忆阻器及其制备方法，通过上电极与阻变材料在制备过程中的自发氧化过程形成优异的内建双极选通特性，为交叉阵列堆叠结构将为下一代的非易失性存储、全忆阻神经网络架构、可重构逻辑电路提供了硬件基础。
本发明经过大量实验研究，开发了一种通过上电极与阻变材料在制备过程中的自发氧化过程形成优异的内建双极选通特性的忆阻器件，所述器件从上至下包括上电极、阻变材料层、下电极，其中上电极采用金属铌Nb、钒V、镍Ni、铬Cr、钛Ti、钴Co、锆Zr、钌Ru中的任一种，阻变材料为一元或多元金属的氧化物材料，下电极采用金属Pt、Au、Ta、Al、Pd、Hf、W、TiN、TiW中的任一种。
进一步地，上述技术方案中所述的上电极在使用磁控溅射工艺沉积过程中，通过控制溅射功率及背景真空度，使得上电极以及阻变材料间会发生氧化还原反应，从而在上电极与阻变材料界面处自发形成一层上电极材料元素的氧化物层。该层氧化物厚度约为1nm～10nm。
进一步地，上述技术方案中所述的上电极元素氧化物具有双极选通的特性。
进一步地，上述技术方案中所述的上电极在使用磁控溅射工艺沉积过程中，由于功率及背景真空度的影响，在上电极以及阻变材料间会发生氧化还原反应，所以在阻变层薄膜中会出现大量的晶粒区域，这些区域呈现出低阻特性。
进一步地，上述技术方案中所述的上电极薄厚厚度为50nm～1um，阻变材料厚度约为5nm～50nm，下电极材料厚度为50nm～1um。
进一步地，上述技术方案中所述的内建双极选通特性的忆阻器件特征尺寸为2nm～1000nm。
本发明的实施例将配合图1至图10详述如下：
图1为根据本发明的一实施例绘示一种具有内建双极选通特性的忆阻器的简化结构剖面图，其中，这个内建双极选通层101由上电极100制备过程中与阻变材料102自发形成的；本发明通过上电极100与阻变材料102在物理沉积制备过程中发生的氧化还原反应，从而在上电极与阻变材料界面处自发氧化过程形成一层上电极元素的内建双极选通层101，该层具有优异的双向开关特性，当整体器件外部施加电压大小达到内建双极选通层的阈值电压时，会形成晶化区域104，该层的阻值状态由关态电阻大小变为开态电阻大小，该层具有优异的双向开关特性，脉冲开关速度<20ns，高低阻开关比>100，高开态电流>1mA，耐擦写次数>1012，循环间及器件间的差异性很小<6％。
上电极材料会与阻变材料层发生氧化还原过程，使得阻变材料层失去很多氧，从而在阻变材料层中形成大量的氧空位晶粒区域，这些区域呈现出低阻状态，从而将整体器件的初始阻值大大降低，实现免大电压初始化的过程；此外，这些区域也可以作为后面阻变材料层发生阻变形成晶化导电丝105的种子，从而大大减小整体器件的循环间与器件间的差异性，提高器件的脉冲擦写次数以及保持能力。
本发明制得的整体器件呈现出稳定的内建双极选通的忆阻特性，该器件可以有多重操作模式，在小电压操作范围下表现出双极选通特性，大电压操作范围下表现出具有内建双极选通的忆阻特性曲线，由于该内建双极选通层的存在，电压小于该特性中的阈值开启电压时都会被强制关断，只有当电压大于其阈值电压时，才可以对阻变层进行擦写操作，所以该内建层能够有效限制大规模交叉阵列结构中的漏电流路径问题，大大提高了集成密度且不而外增加工艺复杂度，具有很大的应用价值。
图2为本发明实施例提供的一种采用溅射法来制备阻变材料制备系统简化图；如图2所示，上电极100与下电极103采用物理气相沉积来制备，气体氛围为惰性气体，如氩气。上电极100溅射时的背景真空度由真空泵的抽取以及惰性气体通入速度来平衡控制，合适的真空度范围为5*10-3Pa～5*10-4Pa。在这个范围内，由电源施加的上电极靶材上轰击下来的金属粒子由于具有较大的动能，从而与已经制备好下电极与阻变材料层的样品发生氧化还原反应，从而自发形成内建双极选通层102。下电极103溅射时的背景真空度由真空泵的抽取以及惰性气体通入速度来平衡控制，合适的真空度范围为<9*10-4Pa。在这个范围内，下电极才能保证在制备过程中不被氧化。在沉积上下电极过程中，需要给晶圆样品一个旋转装置，另其保持固定的匀速旋转，速度选择范围为10rpm～15rpm，从而保证沉积到样品各个位置的薄膜材料均匀一致。
在另一个用来形成内建选通层的电极沉积系统简化图实施例中，如图3所示，为绘示一种采用化学气相沉积来形成高低空位浓度阻变材料的系统简化图。此系统包含真空槽，其中有电极材料分的反应源与晶圆基片。反应源是进行化学反应的原料，并连接至外部的电源，用来控制其反应过程的进行。该真空槽配置机械泵或真空泵将沉积前的腔内真空度抽到至少10-3Pa以下。真空槽配置有反应气体源，提供不同电极所需的原料。槽内还有每次沉积循环结束后的吹扫系统，用来带走腔内残留的反应原料，确保每个反应循环都能精确控制反应原料的比例。槽内还应包括控温系统用来控制真空腔内的反应温度，范围从50℃～500℃。使用相应的反应源并调控反应参数后，晶圆基片上便可以沉积得到不同电极材料。采用化学气相沉积方法来形成内建选通的忆阻器件时，上电极金属元素的活性需要比阻变层材料的金属元素高，那么上电极金属沉积到阻变层表面时，两者会发生氧化还原反应，在两者界面处形成上电极元素的氧化物层，即内建选通层。值得注意的是，图3仅为用来描述本实施例的简化图。溅射反应槽为半导体制造工厂的标准配备，可以在不同商业来源中取得。
图4为本发明实施例提供的一种采用溅射法来制备阻变材料制备系统简化图；阻变材料102采用物理气相沉积来制备，气体氛围为惰性气体与氧气。阻变材料102溅射时的背景真空度由真空泵的抽取、惰性气体与氧气通入速度来平衡控制，合适的真空度范围为>5*10-3Pa。在沉积阻变材料过程中，需要给晶圆样品一个旋转装置，另其保持固定的匀速旋转，速度选择范围为10rpm～15rpm，从而保证沉积到样品各个位置的薄膜材料均匀一致。
本发明的一实施例中之中，上电极可以为钒(V)，阻变层可以为HWO(铪钨共价氧化物)，下电极可以为铂(Pt)，上电极与阻变层界面处自发氧化形成的内建双极选通层可以为VOx，0<x<2.5。
图5为本发明实施例提供的具有内建双极选通特性忆阻器在小电压操作模式下的电流-电压特性曲线图；对上述器件进行电学特性量测，具体为通过测试仪器在上电极施加操作电压，下电极接地。初始状态下，阻变材料层为低阻，内建选通层则为关态阻值，所以整体器件阻值表现为内建选通层的关断阻值大小。对器件正向操作过程中，操作电压由0增大到1.5V再回到0V，在0到1.5V的施加过程中，器件达到阈值电压(内建选通层的阈值电压约等于1V)便会发生电流值由小变大的突变，内建选通层则由高阻转变为低阻；在1.5到0V的施加过程中，器件达到保持电压(内建选通层的保持电压约等于0.5V)便会电流值自发由小变大的突变，内建选通层则由低阻转变为高阻。对器件负向操作过程中，操作电压由0增大到-1.5V再回到0V，在0到-1.3V的施加过程中，器件达到负向阈值电压(内建选通层的阈值电压约等于-1V)便会发生电流值由小变大的突变，内建选通层则由高阻转变为低阻；在-1.3到0V的施加过程中，器件达到保负向持电压(内建选通层的负向保持电压约等于-0.5V)便会电流值自发由小变大的突变，内建选通层则由低阻转变为高阻，由于该内建双极选通层的存在，正反向电压小于该特性中的阈值开启电压时都会被强制关断，只有当正反向电压大于其正反向阈值电压时，才可以对阻变层进行擦写操作，所以该内建层能够有效限制大规模交叉阵列结构中的漏电流路径问题，大大提高了集成密度且不而外增加工艺复杂度，具有很大的应用价值。该层具有优异的双向开关特性，脉冲开关速度<20ns，高低阻开关比>100，高开态电流>1mA，耐擦写次数>1012，循环间及器件间的差异性很小<6％。
具体地，如图5所示；大电压下本发明提供的忆阻器特性跟普通忆阻器特性相比，小电压时多了个内建选通的钳制，所以低阻变为选通层的关断阻值，整体阻值升高。如果要用器件的选通特性就在小电压下操作就行，一般用于选通开关、神经元电路等等；如果要用器件的忆阻器特性则在大电压范围下操作完成擦写阻态，0.1V下的读取的高低阻就可以用作非易失存储信息。
图6为本发明实施例提供的具有内建双极选通特性忆阻器大电压操作范围下表现出具有内建双极选通的忆阻特性曲线图；对上述器件进行电学特性量测，具体为通过测试仪器在上电极施加操作电压，下电极接地。初始状态下，阻变材料层为高阻，内建选通层则为关态阻值，所以整体器件阻值表现为阻变材料层的高阻值大小。对器件正向操作过程中，操作电压由0增大到2.5V再回到0V，在0到2.5V的施加过程中，器件达到阻变层开启电压(阻变层开启电压约等于1.5V，内建选通层的阈值电压约等于1V)便会发生电流值由小变大的突变，阻变层、内建选通层都由高阻转变为低阻；在2.5到0V的施加过程中，外部施加电压大小减小到内建选通层的保持电压(内建选通层的保持电压约等于0.5V)便会电流值自发由小变大的突变，内建选通层则由低阻转变为高阻，此时整体忆阻器件的阻态内建选通层的关断阻值大小，所以忆阻整体器件的开态电流减小了至少100倍，意味着器件的开启功耗也至少降低了100倍。
对器件负向操作过程中，操作电压由0增大到-3V再回到0V，在0到-3V的施加过程中，器件达到负向阈值电压(内建选通层的阈值电压约等于-1V)便会发生电流值由小变大的突变，内建选通层则由高阻转变为低阻，内建选通层处于开态后继续增大外部施加电压时，压降都落在阻变材料层上，阻变材料层发生电流由大变小的渐变过程，阻变层被关断且阻态大于内建选通层的关态阻值；在-3到0V的施加过程中，器件整体的阻态由阻变层决定，所以整体器件阻值表现出高阻值。由于该内建双极选通层的存在，正反向电压小于该特性中的阈值开启电压时都会被强制关断，只有当正反向电压大于其正反向阈值电压时，才可以对阻变层进行擦写操作，所以该内建层能够有效限制大规模交叉阵列结构中的漏电流路径问题，大大提高了集成密度且不而外增加工艺复杂度，具有很大的应用价值。大操作电压范围下，整体器件具有优异内建双极选通的忆阻特性，整体的开态及关态阻值分别为100k与10M，所以器件功耗整体降低了至少100倍，开关比>100，耐擦写次数>1010，阻态保持时间在85摄氏度下>10000s。
图7为本发明实施例提供的内建双极选通的忆阻特性曲线在不同电压范围下对应的器件机理模型图。A图对应图6特性曲线中的操作电压达到阻变层开启电压且未减小到内建选通层保持电压的这个施加过程，器件达到阻变层开启电压(阻变层开启电压约等于1.5V，内建选通层的阈值电压约等于1V)便会发生电流值由小变大的突变，阻变层形成贯通的晶态导电细丝，内建选通层形成半球形的晶化区域阻变层、内建选通层都由高阻转变为低阻；B图对应图6特性曲线中的阻变层开启下，外部正向施加电压小于正向阈值电压，外部反向电压小于负向阈值电压的这个施加过程，阻变层已经形成贯通的晶态导电细丝，内建选通层由于压降不足以使其打开，阻变层为低阻，内建阻变层为关断状态；C图对应图6特性曲线中的外部负向施加电压大于内建选通层的负向阈值电压的这个施加过程，此时内建选通层被打开，内建阻变层为打开状态，主要压降落在阻变层上，阻变层熔断贯通的晶态导电细丝，阻变层由低阻变为高阻；D图对应图6特性曲线中的阻变层被关断后-3V到0V的外部施加情况，此时阻变层阻值比选通层关断电阻值高，压降都落在阻变层上。
图8为具有内建双极选通特性的忆阻器结构的透射电子显微镜(TEM)图；该图从左至右分别为本发明实施例之一的Pt下电极，HWO阻变材料层，制备过程中自发氧化形成的内建选通层VOx以及V上电极。上电极到阻变材料层中都存在一些自发产生的晶化区域。
图9为本发明实施例提供的具有内建双极选通特性的忆阻器循环特性图；对器件进行脉冲循环特性量测，采用图6中的操作方法将器件置到低阻态，通过测试仪对器件的上电极施加单个负脉冲(幅值为-3V，脉宽为20ns)，下电极接地，器件则由低阻态转变为高阻态(用小电压读取器件阻态)，接着通过测试仪对器件的上电极施加单个正脉冲(幅值为2V，脉宽为20ns)，下电极接地，器件则由低阻态转变为高阻态(用小电压读取器件阻态)。重复施加上述的正负脉冲对，统计循环次数，可以明显看到本发明改进的器件可以在1010的循环次数后保持器件不坏，大大提升了器件的擦写能力，确保器件在实际的存取数据中能进行高速、多次的操作，此外内建选通层将整体器件的开态电流减小了至少100倍，意味着器件的开启功耗也至少降低了100倍。
图10为本发明实施例提供的具有内建双极选通特性的忆阻器保持特性图；对器件进行保持特性量测，将环境温度升至85℃，通过测试仪对器件的上电极施加不同电压进行阻值读取(最高阻态读电压为0.1V，选通层关断下的低阻读电压为0.1V，选通层打开下的低阻读取读电压为1.1V)，下电极接地，可以发现本发明的改进器件的多个阻态都具有优异的保持特性。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种双极选通忆阻器的制备方法，其特征在于，包括如下步骤：
制备下电极；
在下电极上沉积阻变材料层；所述阻变材料层为一元或多元金属氧化物材料；
在阻变材料层上沉积上电极；所述沉积上电极的方式为：采用磁控溅射方式在阻变材料层上沉积上电极，通过控制溅射功率以控制上电极金属粒子具备合适的动能，并控制上电极和阻变材料层所处区域的真空度，以使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积上电极；或沉积上电极的方式为：选用相比阻变材料层金属元素活性高的材料作为上电极的金属材料，并在阻变材料层上沉积上电极，使得在上电极沉积的过程中上电极与阻变材料层自发发生氧化还原反应，形成内建双极选通层，并继续在内建双极选通层上沉积出上电极；
其中，上电极金属材料的氧化物具有双极选通的特性，所述内建双极选通层的材料为上电极金属材料的氧化物；所述下电极、阻变材料层、内建双极选通层以及上电极组成双极选通忆阻器；所述双极选通忆阻器在正反向电压小于或等于阈值电压时，处于关断状态，在正反向电压大于阈值电压时，可以对阻变材料层进行擦写操作。
2.根据权利要求1所述的制备方法，其特征在于，所述上电极金属材料为：Nb、V、Ni、Cr、Ti、Co、Zr、Ru中的任一种。
3.根据权利要求1所述的制备方法，其特征在于，通过控制所述氧化还原反应过程以控制所述内建双极选通层的厚度为1nm～10nm。
4.根据权利要求1所述的制备方法，其特征在于，所述控制上电极和阻变材料层所处区域的真空度，具体为：
通过抽取待控制区域的空气以及向待控制区域通入惰性气体并控制通入惰性气体的速度控制待控制区域的真空度，所述待控制区域的真空度控制在5*10-3Pa～5*10-4Pa。
5.根据权利要求1所述的制备方法，其特征在于，所述下电极材料为：Pt、Au、Ta、Al、Pd、Hf、W、TiN、TiW中的任一种。
6.根据权利要求1所述的制备方法，其特征在于，所述上电极的厚度为50nm～1um，所述阻变材料层的厚度为5nm～50nm，所述下电极的厚度为50nm～1um。
7.一种利用权利要求1-6任一项所述的制备方法制备得到的双极选通忆阻器，其特征在于，当所述双极选通忆阻器外部施加的正向电压或者反向电压大小达到所述内建双极选通层的阈值电压时，所述内建双极选通层内会形成晶化区域，所述内建双极选通层的阻值状态由关态电阻状态转变为开态电阻状态，使得所述双极选通忆阻器具有双向开关的特性；
所述内建双极选通层形成的过程中，所述阻变材料层中形成一些氧空位晶粒区域，所述氧空位晶粒区域使得所述双极选通忆阻器器件的初始阻值下降，且所述氧空位晶粒区域可作为阻变材料层发生阻变形成晶化导电丝过程中的种子。
CN202110639876.0A 2021-06-08 2021-06-08 一种双极选通忆阻器的制备方法及双极选通忆阻器 Active CN113517397B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110639876.0A CN113517397B (zh) 2021-06-08 2021-06-08 一种双极选通忆阻器的制备方法及双极选通忆阻器
PCT/CN2021/115341 WO2022257280A1 (zh) 2021-06-08 2021-08-30 一种双极选通忆阻器的制备方法及双极选通忆阻器
US17/785,916 US11825756B2 (en) 2021-06-08 2021-08-30 Preparation method of bipolar gating memristor and bipolar gating memristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110639876.0A CN113517397B (zh) 2021-06-08 2021-06-08 一种双极选通忆阻器的制备方法及双极选通忆阻器

Publications (2)

Publication Number Publication Date
CN113517397A CN113517397A (zh) 2021-10-19
CN113517397B true CN113517397B (zh) 2022-08-16

Family

ID=78065533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110639876.0A Active CN113517397B (zh) 2021-06-08 2021-06-08 一种双极选通忆阻器的制备方法及双极选通忆阻器

Country Status (3)

Country Link
US (1) US11825756B2 (zh)
CN (1) CN113517397B (zh)
WO (1) WO2022257280A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250378318A1 (en) * 2024-06-07 2025-12-11 VNU-HCM University of Science Memristor structures with analog switching characteristics and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011600A (ko) * 2011-07-22 2013-01-30 광주과학기술원 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
CN105336852A (zh) * 2015-12-10 2016-02-17 上海交通大学 带有自整流效应的rram存储单元结构及其制备方法
KR101931887B1 (ko) * 2017-09-08 2018-12-21 아주대학교산학협력단 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
CN109888093A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种双极型阈值选通器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127236B1 (ko) * 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
CN101621115B (zh) * 2009-08-12 2011-08-03 中国科学院上海硅酸盐研究所 电脉冲诱发电阻转变特性的二元氧化物rram存储单元
US9634247B2 (en) 2009-08-14 2017-04-25 4D-S Ltd. Complementary metal oxide heterojunction memory devices and methods related thereto
JP4951044B2 (ja) * 2009-08-28 2012-06-13 株式会社東芝 不揮発性メモリ装置及びその製造方法
WO2016048327A1 (en) 2014-09-25 2016-03-31 Intel Corporation Rare earth metal & metal oxide electrode interfacing of oxide memory element in resistive random access memory cell
KR102444945B1 (ko) 2015-12-09 2022-09-21 에스케이하이닉스 주식회사 스위칭 소자, 및 스위칭 소자를 선택 소자로서 구비하는 저항 변화 메모리 장치
CN107204397B (zh) 2016-03-18 2019-06-21 中国科学院微电子研究所 用于双极性阻变存储器的选择器件及其制备方法
US20190273205A1 (en) * 2018-03-05 2019-09-05 International Business Machines Corporation ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011600A (ko) * 2011-07-22 2013-01-30 광주과학기술원 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
CN105336852A (zh) * 2015-12-10 2016-02-17 上海交通大学 带有自整流效应的rram存储单元结构及其制备方法
KR101931887B1 (ko) * 2017-09-08 2018-12-21 아주대학교산학협력단 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
CN109888093A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种双极型阈值选通器及其制备方法

Also Published As

Publication number Publication date
WO2022257280A1 (zh) 2022-12-15
US20230301215A1 (en) 2023-09-21
US11825756B2 (en) 2023-11-21
CN113517397A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
Fadeev et al. To the issue of the memristor’s HRS and LRS states degradation and data retention time
US7998804B2 (en) Nonvolatile memory device including nano dot and method of fabricating the same
JP5687978B2 (ja) 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
Zhang et al. VO 2-based selection device for passive resistive random access memory application
KR101219774B1 (ko) 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
US11659779B2 (en) Memory cell and method of forming the same
US8338816B2 (en) Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
Li et al. Coexistence of digital and analog resistive switching with low operation voltage in oxygen-gradient HfO x memristors
US10163983B1 (en) Complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same
Lahteenlahti et al. Electron Doping Effect in the Resistive Switching Properties of Al/Gd1–x Ca x MnO3/Au Memristor Devices
Kumar et al. Electroforming-free Y2O3 memristive crossbar array with low variability
US8633465B2 (en) Multilevel resistive memory having large storage capacity
CN110444660A (zh) 一种具有类脑特性的忆阻器件及其制备方法
Tong et al. Highly stable HfO2 memristors through van der waals electrode lamination and delamination
US20190273205A1 (en) ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE
Kim et al. Enhanced current-voltage nonlinearity by controlling oxygen concentration of TiO x buffer layer for RRAM passive crossbar array
CN113517397A (zh) 一种双极选通忆阻器的制备方法及双极选通忆阻器
CN112885869A (zh) 一种基于金属性插层的1s1r器件及其制备方法
Chen et al. Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning
US12628575B2 (en) Resistive switching memory device including dual active layer and array including the same
KR20240026770A (ko) 자가-선택형 양극 인공 시냅스 소자 및 그의 제조방법
CN103022346B (zh) 电阻式存储器
KR102745452B1 (ko) 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
CN112885868A (zh) 一种基于氧化铌选通管的1s1r器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant