CN110444660A - 一种具有类脑特性的忆阻器件及其制备方法 - Google Patents

一种具有类脑特性的忆阻器件及其制备方法 Download PDF

Info

Publication number
CN110444660A
CN110444660A CN201910746756.3A CN201910746756A CN110444660A CN 110444660 A CN110444660 A CN 110444660A CN 201910746756 A CN201910746756 A CN 201910746756A CN 110444660 A CN110444660 A CN 110444660A
Authority
CN
China
Prior art keywords
conductive electrode
memory resistor
functional layer
lower conductive
intermediate functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910746756.3A
Other languages
English (en)
Inventor
童祎
高斐
陆立群
周瑾
李岳峰
郭宇锋
连晓娟
万相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201910746756.3A priority Critical patent/CN110444660A/zh
Publication of CN110444660A publication Critical patent/CN110444660A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示了一种具有类脑特性的忆阻器件及其制备方法,该忆阻器件设置于衬底上,该忆阻器件包括保护层、上导电电极、中间功能层、下导电电极,保护层与所述上导电电极的形状、尺寸一一匹配,所述中间功能层、下导电电极与所述衬底的形状、尺寸一一匹配;所述中间功能层为二元氧化物,所述保护层为惰性材料,所述上导电电极通过掩膜板的开孔溅射在所述中间功能层的顶部,所述下导电电极的顶部、底部分别与所述中间功能层、衬底相触接。该忆阻器件的导电性和稳定性佳,具有类似人脑选择性记忆的特性,具有广阔的应用前景。本发明忆阻器件的制备方法简便、高效,成本低,适合在产业上推广使用。

Description

一种具有类脑特性的忆阻器件及其制备方法
技术领域
本发明涉及一种具有类脑特性的忆阻器件及其制备方法,可用于类脑器件技术领域。
背景技术
1971年,蔡少棠教授(L.O.Chua)依据数学关系的对称性推测并定义了第四种基本无源器件忆阻器(Memristor),它是一种除电阻、电容、电感以外的新型的二端无源电子元器件。忆阻器的阻值会随着通过的电流量的变化而变化并在撤去电流后依旧保持。虽然忆阻器的概念早已经被提出,但直到2008年,HP实验室研制成功基于二氧化钛薄膜的阻变式随机存储器RRAM,并认为这就是蔡教授所预测的忆阻器。
在这之后,忆阻器的优越性和重要性被越来越多的科研团队认可,其功耗低、速度快、工作机制与突触的相似性等特点使其在人工神经网络方面有着较大的应用前景,是实现硬件神经网络计算最理想的器件。同时忆阻器具有擦写速度快、功耗低及多值存储的特点,能够采用交叉阵列结构实现高密度存储。但是该结构的主要问题在于会存在较为严重的潜行路径电流及漏电流,影响信息的准确性。漏电流会绕过高阻态而只流经低阻态,因此解决这个问题的思路之一就是抑制流经器件的反向电流(selector特性),这样就不会出现漏电流。为了解决这个问题,已经提出了许多具体的方案,例如组成晶体管加忆阻器的1T1R结构,但晶体管面积较大,不适合堆叠。还有二极管加忆阻器的1D1R结构、选通管加忆阻器的1S1R结构等。除了将忆阻器与其他器件结合外,存在单一器件本身就可以抑制反向电流则是最优方案。
因此研究开发新的忆阻器结构和材料,使器件同时具有优异的类脑特性和稳定的selector特性成为目前需要解决的问题。
发明内容
本发明的目的就是为了解决现有技术中存在的上述问题,提出一种具有类脑特性的忆阻器件及其制备方法。
本发明的目的将通过以下技术方案得以实现:一种具有类脑特性的忆阻器件,该忆阻器件设置于衬底上,该忆阻器件包括保护层、上导电电极、中间功能层、下导电电极,保护层与所述上导电电极的形状、尺寸一一匹配,所述中间功能层、下导电电极与所述衬底的形状、尺寸一一匹配;所述中间功能层为二元氧化物,所述保护层为惰性材料,所述上导电电极通过掩膜板的开孔溅射在所述中间功能层的顶部,所述下导电电极的顶部、底部分别与所述中间功能层、衬底相触接。
优选地,所述保护层、上导电电极、中间功能层、下导电电极由上至下依次触接排列设置。
优选地,所述中间功能层为二氧化硅层,所述二氧化硅层的厚度为80nm,所述衬底为硅衬底。
优选地,所述保护层的厚度为100nm,所述保护层为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中的一种。
优选地,所述上导电电极的厚度为90nm,所述上导电电极为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中不同于保护层的一种。
优选地,所述下导电电极的厚度为100nm,所述下导电电极为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中的一种。
优选地,所述上导电电极与下导电电极用于与外部电源进行电性连接,所述上导电电极与下导电电极的材质能够相同或不同。
本发明还揭示了一种具有类脑特性的忆阻器件的制备方法,该方法包括以下步骤:
S1:真空环境下,将衬底固定在溅射系统的靶枪上,选取下导电电极材料作为溅射源,通过磁控溅射仪沉积下导电电极,下导电电极均匀、完全覆盖在衬底上表面;
S2:保持S1步骤中的真空环境,更换中间功能层溅射源,在下导电电极的上表面均匀、完全溅射出中间功能层;
S3:在基于S2步骤制得的中间功能层上安装掩模板,真空环境下,将安装好掩模板的中间功能层固定在溅射系统的靶枪上,选取上导电电极材料的溅射源,并溅射沉积得到上导电电极;
S4:保持S3步骤中的真空环境,更换保护层溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备获得具有类脑特性的忆阻器件。
优选地,在所述S1步骤中,选取铂作为溅射源,通过磁控溅射仪沉积得到厚度为100nm的铂电极,铂电极均匀、完全覆盖在硅衬底的上表面;在所述S2步骤中,更换二氧化硅溅射源,在铂电极的上表面均匀、完全溅射出厚度为80nm的二氧化硅中间功能层;
优选地,在所述S3步骤中,选取铬为溅射源,并溅射沉积得到厚度为90nm的铬电极;在所述S4步骤中,更换铂溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备得到具有类脑特性的忆阻器件。
本发明采用以上技术方案与现有技术相比,具有以下技术效果:本发明提供了一种具有类脑特性的忆阻器件及其制备方法,该忆阻器件的导电性和稳定性佳,具有类似人脑选择性记忆的特性,具有广阔的应用前景。本发明忆阻器件的制备方法简便、高效,成本低,适合在产业上推广使用。
本发明提供的具有类脑特性的忆阻器件及其制备方法,主要通过在硅衬底上依次溅射沉积铂、铬、二氧化硅、铂材料,经测试表明,该忆阻器件结构具备如下两个基本特征:抑制流经器件的反向电流和持续加压阻值缓慢下降,即selector特性和可实现突触功能的仿生。该忆阻器件的导电性和稳定性佳,可保存时间长,且具有类似人脑选择性记忆的特性,具有广阔的应用前景;此外,本发明的提供的忆阻器件的制备方法简便、高效,成本低。
附图说明
图1是本发明忆阻器件的结构示意图。
图2是本发明忆阻器件在镜像显微镜下的单个器件图。
图3是本发明忆阻器件在镜像显微镜下的阵列图。
图4是本发明忆阻器件在1μA限流下的I-V曲线图。
图5是本发明忆阻器件在3.5V矩形波脉冲刺激下3800个cycles的阻态图。
图6是本发明忆阻器件在6μA限流下多次双向扫描刺激下的I-V曲线图。
图7是本发明忆阻器件在4.5V停止电压不同限流下双向扫描刺激下的I-V曲线图。
具体实施方式
本发明的目的、优点和特点,将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本发明技术方案的典型范例,凡采取等同替换或者等效变换而形成的技术方案,均落在本发明要求保护的范围之内。
本发明揭示了一种具有类脑特性的忆阻器件,如图1、图2和图3所示,该忆阻器件设置于衬底5上,该忆阻器件包括保护层1、上导电电极2、中间功能层3、下导电电极4,上导电电极2为阳极,下导电电极4为阴极,在本技术方案中,所述上导电电极2和下导电电极4均通过PVD(物理气相沉积)方法制得,所述保护层、上导电电极、中间功能层、下导电电极由上至下依次触接排列设置。
所述保护层与所述上导电电极的形状、尺寸一一匹配,所述中间功能层、下导电电极与所述衬底的形状、尺寸一一匹配;所述中间功能层为二元氧化物,所述保护层为惰性材料,所述上导电电极通过掩膜板的开孔溅射在所述中间功能层的顶部,所述下导电电极的顶部、底部分别与所述中间功能层、衬底相触接。所述下导电电极4的厚度为100nm,其顶部与所述中间功能层3触接,所述下导电电极4的底部与衬底5相触接。
所述中间功能层为二氧化硅层,所述二氧化硅层的厚度为80nm,所述衬底为硅衬底。中间功能层3用于实现高低阻态之间的转换,所述中间功能层3为二氧化硅层,厚度为80nm,同样通过PVD方法制得。
所述保护层的厚度为100nm,所述保护层1通过掩膜板的开孔溅射在所述上导电电极2的顶部;所述保护层为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中的一种。所述上导电电极的厚度为90nm,所述上导电电极为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中不同于保护层的一种。所述下导电电极的厚度为100nm,所述下导电电极为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中的一种。
所述上导电电极与下导电电极用于与外部电源进行电性连接,所述上导电电极与下导电电极的材质能够相同或不同。
本发明还揭示了一种具有类脑特性的忆阻器件的制备方法,该方法包括以下步骤:
S1:真空环境下,将衬底固定在溅射系统的靶枪上,选取下导电电极材料作为溅射源,通过磁控溅射仪沉积下导电电极,下导电电极均匀、完全覆盖在衬底上表面;
S2:保持S1步骤中的真空环境,更换中间功能层溅射源,在下导电电极的上表面均匀、完全溅射出中间功能层;
S3:在基于S2步骤制得的中间功能层上安装掩模板,真空环境下,将安装好掩模板的中间功能层固定在溅射系统的靶枪上,选取上导电电极材料的溅射源,并溅射沉积得到上导电电极;
S4:保持S3步骤中的真空环境,更换保护层溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备获得具有类脑特性的忆阻器件。
在所述S1步骤中,选取铂作为溅射源,通过磁控溅射仪沉积得到厚度为100nm的铂电极,铂电极均匀、完全覆盖在硅衬底的上表面;在所述S2步骤中,更换二氧化硅溅射源,在铂电极的上表面均匀、完全溅射出厚度为80nm的二氧化硅中间功能层;
在所述S3步骤中,选取铬为溅射源,并溅射沉积得到厚度为90nm的铬电极;在所述S4步骤中,更换铂溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备得到具有类脑特性的忆阻器件。
实施例1
一种结构为铂/铬/二氧化硅/铂的忆阻器件,其制备方法包括如下步骤:
S1:真空环境下,将硅衬底固定在溅射系统的靶枪上,选取铂作为溅射源,通过磁控溅射仪沉积得到厚度为100nm的铂电极,铂电极均匀、完全覆盖在硅衬底的上表面。
S2:保持步骤S1的真空环境,更换二氧化硅溅射源,在铂电极的上表面均匀、完全溅射出厚度为80nm的二氧化硅中间功能层。
S3:在步骤S2制得的中间功能层上安装掩模板,真空环境下,将安装好掩模板的中间功能层固定在溅射系统的靶枪上,选取铬为溅射源,并溅射沉积得到厚度为90nm的铬电极。
S4:保持步骤S3的真空环境,更换铂溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备获得该结构为铂/铬/二氧化硅/铂的类脑忆阻器件。
本发明制备的上述忆阻器件,主要通过在硅衬底上依次溅射沉积铂、铬、二氧化硅、铂材料,经测试表明,上述该忆阻器件结构具备如下两个基本特征:抑制流经器件的反向电流和持续加压阻值缓慢下降,即selector特性和可实现突触功能的仿生。
图2是本发明忆阻器件在金相显微镜下的单个器件图。在图2中标注5的区域为所述衬底,标注4的区域为所述下导电电极,标注3的区域为所述中间功能层,标注1和标注2的区域为所述上导电电极和所述保护层,这是因为所述保护层与所述上导电电极的形状、尺寸一一匹配。从图2中可以看出,本发明单个忆阻器件在金相显微镜下边缘清晰,层次分明,通过本发明提供的上述制备方法得到的忆阻器件做工优良且形态好。图3是本发明忆阻器件在金相显微镜下的阵列图。在图3中交叉阵列节点处圈出来的部分为单个忆阻器,可以看出,本发明阵列忆阻器件交叉阵列结构明显,具有实现高密度存储电路的潜质。
图4是本发明忆阻器件1μA限流下的I-V曲线图,图4横纵坐标分别表示1μA限流下给忆阻器的施加电压和响应电流。将SET过程中的正向扫描-停止电压设置为0V至5V,步幅为10mV,RESET过程中的反向扫描-停止电压设置为0V至-4V,步幅为-10mV,正向反向均为双向扫描,并将上述扫描过程循环100次。由图4中可知,本发明的忆阻器件表现出稳定的抑制反向电流的特性即selector特性,本发明忆阻器件在上述条件下仅在正向SET过程中开启,施加反向电压时,并没有反向的电流使器件关上,但器件能在下一次SET过程中正常开启,类似于器件自己选择了导通的方向。
图5是本发明忆阻器件3.5V矩形波脉冲刺激下3800个cycles的阻态图,图5横坐标表示矩形波脉冲刺激忆阻器过程的循环次数,纵坐标表示忆阻器的电阻值。将SET过程中的刺激电压设置为3.5V的矩形波脉冲,并将上述扫描过程循环3800次。由图5中可知,本发明忆阻器件在SET过程电阻值缓慢下降,趋于一稳定值103Ω,这就相当于人脑的记忆过程,对于新的刺激感到陌生,在慢慢认识的过程中增加熟悉感,可描述为人脑的记忆功能,本发明忆阻器件具有仿神经突触的潜质,对人工神经网络应用具有重要意义。
图6是本发明忆阻器件6μA限流下多次双向扫描刺激下的I-V曲线图,图6横纵坐标分别表示6μA限流下给忆阻器的施加电压和响应电流。将SET过程中的正向扫描-停止电压设置为0V至6.5V,步幅为10mV,限流为6μA,在此条件下双向扫描电压刺激本发明忆阻器件得到图6中的黑色和红色I-V曲线,但未达到限流,将停止电压设置为6V,并多次双向扫描电压刺激本发明忆阻器件得出图6中的其他I-V曲线,可以看出的是在相同条件下持续加压刺激,本发明忆阻器件电流逐渐增大,其物理机理是存在部分导电通道未完全关闭,类似人脑突触传递的过程,在第一个刺激作用于突触期间,Ca2+通过电压门控Ca2+通道进入突触前终末。虽然之后Ca2+通道关闭,但残留的Ca2+会使得Ca2+浓度水平升高。当第二刺激作用时,由于Ca2+浓度较第一次高,提高了神经递质的释放概率,因此突触后反应得以增强。
图7是本发明忆阻器件4.5V停止电压不同限流下双向扫描刺激下的I-V曲线图,图7横坐标表示给忆阻器施加的正向扫描-停止电压,纵坐标表示限制电流。将SET过程中的正向扫描-停止电压设置为0V至4.5V,步幅为10mV,限流为2uA,在此条件下双向扫描电压刺激本发明忆阻器件得到图7中的黑色I-V曲线,忆阻器件SET过程的开口较小,逐渐增大限流,曲线的开口也随着逐渐增大,这说明本发明忆阻器件可通过调节电流的方式控制其电阻值,对于忆阻桥式电路的稳定设计具有重要意义。
本发明制备的忆阻器件主要通过在硅衬底上依次溅射沉积铂、铬、二氧化硅、铂材料,经测试表明,上述新型结构忆阻器件具备如下两个基本特征:抑制流经器件的反向电流和持续加压阻值缓慢下降,即selector特性和可实现突触功能的仿生。该忆阻器件的导电性和稳定性佳,具有广阔的应用前景。此外,本发明提供的忆阻器件的制备方法简便、高效,成本低。
本发明尚有多种实施方式,凡采用等同变换或者等效变换而形成的所有技术方案,均落在本发明的保护范围之内。

Claims (10)

1.一种具有类脑特性的忆阻器件,其特征在于:该忆阻器件设置于衬底上,该忆阻器件包括保护层、上导电电极、中间功能层、下导电电极,保护层与所述上导电电极的形状、尺寸一一匹配,所述中间功能层、下导电电极与所述衬底的形状、尺寸一一匹配;所述中间功能层为二元氧化物,所述保护层为惰性材料,所述上导电电极通过掩膜板的开孔溅射在所述中间功能层的顶部,所述下导电电极的顶部、底部分别与所述中间功能层、衬底相触接。
2.根据权利要求1所述的一种具有类脑特性的忆阻器件,其特征在于:所述保护层、上导电电极、中间功能层、下导电电极由上至下依次触接排列设置。
3.根据权利要求1所述的一种具有类脑特性的忆阻器件,其特征在于:所述中间功能层为二氧化硅层,所述二氧化硅层的厚度为80nm,所述衬底为硅衬底。
4.根据权利要求1所述的一种具有类脑特性的忆阻器件,其特征在于:所述保护层的厚度为100nm,所述保护层为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中的一种。
5.根据权利要求1所述的一种具有类脑特性的忆阻器件,其特征在于:所述上导电电极的厚度为90nm,所述上导电电极为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中不同于保护层的一种。
6.根据权利要求1所述的一种具有类脑特性的忆阻器件,其特征在于:所述下导电电极的厚度为100nm,所述下导电电极为铝、钼、铌、铜、金、钯、铂、钽、钌、氧化钌、银、氮化钽、氮化钛、钨、氮化钨中的一种。
7.根据权利要求1所述的一种具有类脑特性的忆阻器件,其特征在于:所述上导电电极与下导电电极用于与外部电源进行电性连接,所述上导电电极与下导电电极的材质能够相同或不同。
8.一种具有类脑特性的忆阻器件的制备方法,其特征在于:
该方法包括以下步骤:
S1:真空环境下,将衬底固定在溅射系统的靶枪上,选取下导电电极材料作为溅射源,通过磁控溅射仪沉积下导电电极,下导电电极均匀、完全覆盖在衬底上表面;
S2:保持S1步骤中的真空环境,更换中间功能层溅射源,在下导电电极的上表面均匀、完全溅射出中间功能层;
S3:在基于S2步骤制得的中间功能层上安装掩模板,真空环境下,将安装好掩模板的中间功能层固定在溅射系统的靶枪上,选取上导电电极材料的溅射源,并溅射沉积得到上导电电极;
S4:保持S3步骤中的真空环境,更换保护层溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备获得具有类脑特性的忆阻器件。
9.根据权利要求8所述的一种具有类脑特性的忆阻器件的制备方法,其特征在于:在所述S1步骤中,选取铂作为溅射源,通过磁控溅射仪沉积得到厚度为100nm的铂电极,铂电极均匀、完全覆盖在硅衬底的上表面;在所述S2步骤中,更换二氧化硅溅射源,在铂电极的上表面均匀、完全溅射出厚度为80nm的二氧化硅中间功能层。
10.根据权利要求8所述的一种具有类脑特性的忆阻器件的制备方法,其特征在于:在所述S3步骤中,选取铬为溅射源,并溅射沉积得到厚度为90nm的铬电极;在所述S4步骤中,更换铂溅射源,在所述上导电电极的上表面均匀、完全溅射出保护层,从而制备得到具有类脑特性的忆阻器件。
CN201910746756.3A 2019-08-13 2019-08-13 一种具有类脑特性的忆阻器件及其制备方法 Withdrawn CN110444660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910746756.3A CN110444660A (zh) 2019-08-13 2019-08-13 一种具有类脑特性的忆阻器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910746756.3A CN110444660A (zh) 2019-08-13 2019-08-13 一种具有类脑特性的忆阻器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110444660A true CN110444660A (zh) 2019-11-12

Family

ID=68435204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910746756.3A Withdrawn CN110444660A (zh) 2019-08-13 2019-08-13 一种具有类脑特性的忆阻器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110444660A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法
CN111029459A (zh) * 2019-11-29 2020-04-17 华中科技大学 一种界面型原子忆阻器及其制备方法
CN111725398A (zh) * 2020-05-27 2020-09-29 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法
CN113549883A (zh) * 2021-06-11 2021-10-26 河北大学 基于银铜合金电极的突触仿生器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法
CN111029459A (zh) * 2019-11-29 2020-04-17 华中科技大学 一种界面型原子忆阻器及其制备方法
CN111029459B (zh) * 2019-11-29 2022-06-14 华中科技大学 一种界面型原子忆阻器及其制备方法
CN111725398A (zh) * 2020-05-27 2020-09-29 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法
CN111725398B (zh) * 2020-05-27 2022-03-15 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法
CN113549883A (zh) * 2021-06-11 2021-10-26 河北大学 基于银铜合金电极的突触仿生器件及其制备方法

Similar Documents

Publication Publication Date Title
CN110444660A (zh) 一种具有类脑特性的忆阻器件及其制备方法
Li et al. Review of memristor devices in neuromorphic computing: materials sciences and device challenges
Rahmani et al. Effect of interlayer on resistive switching properties of SnO2-based memristor for synaptic application
Ryu et al. Bio-inspired synaptic functions from a transparent zinc-tin-oxide-based memristor for neuromorphic engineering
Liu et al. Optimization of non-linear conductance modulation based on metal oxide memristors
Wang et al. A self-rectification and quasi-linear analogue memristor for artificial neural networks
KR102338409B1 (ko) 포르피린 멤리스터 및 그의 제조 방법
Jung et al. Enhanced switching properties in TaO x memristors using diffusion limiting layer for synaptic learning
Ismail et al. Bipolar, complementary resistive switching and synaptic properties of sputtering deposited ZnSnO-based devices for electronic synapses
US20120305882A1 (en) NiO-based Resistive Random Access Memory and the Preparation Method Thereof
Kapur et al. Back‐End‐of‐Line SiC‐Based Memristor for Resistive Memory and Artificial Synapse
Li et al. Electronic synaptic characteristics and simulation application of Ag/CeO2/Pt memristor
Zhang et al. Synaptic behaviors in flexible Au/WOx/Pt/mica memristor for neuromorphic computing system
KR102009569B1 (ko) 3차원 구조의 시냅스 소자 및 이의 제조 방법
Mahata et al. Demonstration of electronic and optical synaptic properties modulation of reactively sputtered zinc-oxide-based artificial synapses
Ali et al. Versatile GeS-based CBRAM with compliance-current-controlled threshold and bipolar resistive switching for electronic synapses
Wang et al. A gate-tunable artificial synapse based on vertically assembled van der Waals ferroelectric heterojunction
Ju et al. Highly uniform resistive switching characteristics of Ti/TaOx/ITO memristor devices for neuromorphic system
Kumar et al. Electroforming-free Y2O3 memristive crossbar array with low variability
Park et al. Compatible resistive switching mechanisms in Ni/SiOx/ITO and application to neuromorphic systems
Meng et al. Li-ion doped artificial synaptic memristor for highly linear neuromorphic computing
Ismail et al. Nano-crystalline ZnO memristor for neuromorphic computing: Resistive switching and conductance modulation
Choi et al. Insertion of Ag layer in TiN/SiN x/TiN RRAM and its effect on filament formation modeled by monte carlo simulation
Yun et al. Coexistence of non-volatile and volatile characteristics of the Pt/TaOx/TiN device
Mahata et al. Improved synaptic performances with tungsten-doped indium-tin-oxide alloy electrode for tantalum oxide-based resistive random-access memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191112