CN113506796A - 自举高压隔离环结构 - Google Patents

自举高压隔离环结构 Download PDF

Info

Publication number
CN113506796A
CN113506796A CN202110690530.3A CN202110690530A CN113506796A CN 113506796 A CN113506796 A CN 113506796A CN 202110690530 A CN202110690530 A CN 202110690530A CN 113506796 A CN113506796 A CN 113506796A
Authority
CN
China
Prior art keywords
layer
bootstrap
conductivity type
depth
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110690530.3A
Other languages
English (en)
Other versions
CN113506796B (zh
Inventor
王佰胜
金锋
杨文清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110690530.3A priority Critical patent/CN113506796B/zh
Publication of CN113506796A publication Critical patent/CN113506796A/zh
Application granted granted Critical
Publication of CN113506796B publication Critical patent/CN113506796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体集成电极制造技术领域，具体涉及一种自举高压隔离环结构。基底层，所述基底层包括包围在高压器件区外周的隔离环区，所述隔离环区包括相间隔的电平转换区和自举升压区，所述电平转换区位置处的基底层中形成电平转换器件，所述自举升压区位置处的基底层中形成自举升压器件；所述自举升压器件包括：源极部、漂移部和漏极部，所述漂移部相对的两侧分别连接所述源极部和所述漏极部，所述漏极部连接所述高压器件区；所述源极部位置处的基底层中形成源极结构和自举二极管，所述源极结构位于所述自举二极管中。

Description

自举高压隔离环结构
技术领域
本申请涉及半导体集成电极制造技术领域，具体涉及一种自举高压隔离环结构。
背景技术
随着半导体集成电路技术的不断发展，芯片内部通常会划分有多个不同的电压区域，用于集成不同电源电压需求的器件。电压转换器(Level Shift，LS)被设计位于不同电压区域之间，用于将输入信号从一个电压域切换到另一个电压域，以实现位于不同电压区域中器件的通信。
参照图1，其示出了相关技术中集成有不同电压区域的芯片100俯视结构示意图，从图1中可以看出，该芯片100包括低压区域110和高压区域120，低压区域110和高压区域120之间由第一隔离结构130隔离。通常高压区域120器件的电源需求电压高于低压区域110器件的电源需求电压，因此为了实现低压区域110器件和高压区域120器件之间的信息交互，需要在低压区域110和高压区域120之间连接电压转换器140，通过该电压转换器140实现电压转换。
但是，在相关技术中，电压转换器140的输出电压，仍无法达到高压区域120的需求电压，或者需要消耗更大的功率才能输出需求电压。
发明内容
本申请提供了一种自举高压隔离环结构，可以解决相关技术中仍无法输出高压区域需求电压的问题。
本申请提供一种自举高压隔离环结构，所述自举高压隔离环结构包括：基底层，所述基底层包括包围在高压器件区外周的隔离环区，所述隔离环区包括相间隔的电平转换区和自举升压区，所述电平转换区位置处的基底层中形成电平转换器件，所述自举升压区位置处的基底层中形成自举升压器件；
所述自举升压器件包括：源极部、漂移部和漏极部，所述漂移部相对的两侧分别连接所述源极部和所述漏极部，所述漏极部连接所述高压器件区；
所述源极部位置处的基底层中形成源极结构和自举二极管，所述源极结构位于所述自举二极管中。
可选地，所述自举二极管包括：
第一导电类型阱区，所述第一导电类型阱区从所述基底层的上表面向下延伸第一深度；
第二导电类型阱区，所述第二导电类型阱区形成于所述第一导电类型阱区中，所述第二导电类型阱区从所述基底层的上表面向下延伸第二深度，所述第二深度小于所述第一深度；
所述源极结构形成于所述第二导电类型阱区中，从所述基底层的上表面向下延伸第三深度，所述第三深度小于所述第二深度。
可选地，所述源极结构为通过重掺杂第二导电类型原子形成。
可选地，所述第一导电类型阱区中还包括：通过掺杂第一导电类型原子形成的体硅结构，所述体硅结构从所述基底层的上表面向下延伸第四深度，所述第四深度小于所述第一深度。
可选地，所述基底层包括第一导电类型底层和第二导电类型衬层，所述第二导电类型衬层形成于所述第一导电类型底层上；
所述自举二极管位于所述第二导电类型衬层中。
可选地，所述源极部位置处的基底层中还设有第一导电类型连接层和第一导电类型埋层；
所述第一导电类型埋层位于所述第一导电类型底层和第二导电类型衬层交界位置处；所述第一导电类型埋层的上部位于所述第二导电类型衬层中，下部位于所述第一导电类型底层中；
所述第一导电类型连接层位于所述第二导电类型衬层中，所述第一导电类型连接层的上表面与所述自举二极管接触，所述第一导电类型连接层的下表面与所述第一导电类型埋层的上表面接触。
可选地，所述漏极部位置处的基底层中形成有漏极结构，所述漏极结构从所述基底层的上表面向下延伸。
可选地，所述漏极结构外接电容。
本申请技术方案，至少包括如下优点：在隔离环区中集成电平转换器件和自举升压器件，从而使得在通过电平转换器提升电压以外，还可以通过自举升压器件对漏端电压进行自举抬升。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了相关技术中集成有不同电压区域的芯片俯视结构示意图；
图2示出了本申请一实施例提供的自举高压隔离环结构的俯视结构示意图；
图3示出了图2中的A-A向剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请中所述的第一导电类型可以为N型或P型，当向单晶材料中掺入受主杂质原子则所形成的半导体为P型；若向单晶材料中掺入施主杂质原子则所形成的半导体为N型。当第一导电类型为N型时则第二导电类型为P型，当第一导电类型为P型时则第二导电类型为N型。为了便于描述，本实施例的第一导电类型为P型，第二导电类型为N型，在其他实施例中，该第一导电类型还可以为N型，第二导电类型为P型，在此不作赘述。
图2示出了本申请一实施例提供的自举高压隔离环结构的俯视结构示意图，图3示出了图2中的A-A向剖视结构示意图。
从图2中可以看出，本实施例中的自举高压隔离环结构包括基底层200，该基底层200包括高压器件区201，和包围在该高压器件区201外周的隔离环区，该隔离环区包括相间隔的电平转换区210和自举升压区220。该电平转换区210位置处的基底层200中形成电平转换器件，该自举升压区220位置处的基底层中形成自举升压器件。图2中所示的电平转换区210有两个，两个电平转换区210的一端与该高压器件区201相邻。图2中所示实施例的自举升压区220为一端开口的半环状，自举升压区220位于该自举升压区220的开口位置处。在其他实施例中，自举升压区220还可以为在该隔离环区中的其他形状，但自举升压区220需与电平转换区210相间隔。
参照图3，形成于自举升压区220的自举升压器件包括源极部310、漂移部320和漏极部330，该漂移部330相对的两侧分别连接该源极部310和漏极部320，所述漏极部320连接高压器件区201。即图3所示漂移部330的X向左右两侧分别连接源极部310和漏极部320，该漏极部320的X向右侧连接高压器件区201。
继续参照图3，该源极部310位置处的基底层200中形成源极结构340和自举二极管350，该源极结构340形成于该自举二极管350中。
该自举升压器件还包括栅极结构，该栅极结构360跨接在所述源极部310和所述漂移部320交界位置处的基底层200上。
该自举升压器件的漏极部320中设有漏极结构370，该漏极结构370从基底层200的上表面向下延伸。
在使用时，该漏极结构370外接电容，源极结构340连接电源电压，栅极结构360连接开启电压，使得该自举升压器件在源极结构340和漏极结构370之间形成电通路，使得电流由源极部310流向漏极部320，从而给外接电容充电，然后使得栅极结构360连接关断电压，使得源极结构340和漏极结构370之间的电通路断开，外接电容放电，从而使得在该电通路断开瞬间，该漏极结构370的电压抬升，实现电压自举。该自举二极管还能够防止电容放电产生的电流回流。
继续参照图3，该自举二极管350包括P型阱区351和N型阱区352。该第P型阱区351从基底层200的上表面向下(即图3所示Z向)延伸第一深度H1，该N型阱区352形成于所述P型阱区351中，所述N型阱区352从所述基底层200的上表面向下(即图3所示Z向)延伸第二深度H2，所述第二深度H2小于所述第一深度H1。图2中的虚线框区域对应该图3所示的N型阱区352。
该源极结构340形成于该N型阱区352中，从所述基底层200的上表面向下(即图3所示Z向)延伸第三深度，该第三深度小于所述第二深度。其中，该源极结构340可以通过重掺杂N型杂质原子而形成，使得该源极结构340的导电类型为N型。
继续参照图3，该P型阱区351中还包括：通过掺入P型杂质原子形成的P型体硅结构380，所述体硅结构380从所述基底层200的上表面向下(即图3所示Z向)延伸第四深度，所述第四深度小于所述第一深度。该P型体硅结构380和N型阱区352均位于P型阱区351中，该P型体硅结构380和N型阱区352在该P型阱区351中相间隔。
对于图2或图3所示的基底层200，其可以包括P型底层21和N型衬层22，该N型衬层22形成于该P型底层21上；其中，该自举二极管350位于源极部310位置处的N型衬22层中。
该源极部310位置处基底层200中还设有P型连接层391和P型埋层392，该P型埋层392位于所述P型底层21和N型衬层22交界位置处；所述P型埋层392的上部位于所述N型衬层22中，下部位于所述P型底层21中；所述P型连接层391位于所述N型衬层22中，所述P型连接层391的上表面与所述自举二极管350的P型阱区351底面接触，所述P型连接层391的下表面与所述P型埋层392的上表面接触。从而使得P型体硅结构380、自举二极管350的P型阱区351与P型连接层391、P型埋层392以及P型底层21之间连通，该P型底层21接地。
本实施例在隔离环区中集成电平转换器件和自举升压器件，从而使得在通过电平转换器提升电压以外，还可以通过自举升压器件对漏端电压进行自举抬升。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种自举高压隔离环结构，其特征在于，所述自举高压隔离环结构包括：基底层，所述基底层包括包围在高压器件区外周的隔离环区，所述隔离环区包括相间隔的电平转换区和自举升压区，所述电平转换区位置处的基底层中形成电平转换器件，所述自举升压区位置处的基底层中形成自举升压器件；
所述自举升压器件包括：源极部、漂移部和漏极部，所述漂移部相对的两侧分别连接所述源极部和所述漏极部，所述漏极部连接所述高压器件区；
所述源极部位置处的基底层中形成源极结构和自举二极管，所述源极结构位于所述自举二极管中。
2.如权利要求1所述的自举高压隔离环结构，其特征在于，所述自举二极管包括：
第一导电类型阱区，所述第一导电类型阱区从所述基底层的上表面向下延伸第一深度；
第二导电类型阱区，所述第二导电类型阱区形成于所述第一导电类型阱区中，所述第二导电类型阱区从所述基底层的上表面向下延伸第二深度，所述第二深度小于所述第一深度；
所述源极结构形成于所述第二导电类型阱区中，从所述基底层的上表面向下延伸第三深度，所述第三深度小于所述第二深度。
3.如权利要求2所述的自举高压隔离环结构，其特征在于，所述源极结构为通过重掺杂第二导电类型原子形成。
4.如权利要求2所述的自举高压隔离环结构，其特征在于，所述第一导电类型阱区中还包括：通过掺杂第一导电类型原子形成的体硅结构，所述体硅结构从所述基底层的上表面向下延伸第四深度，所述第四深度小于所述第一深度。
5.如权利要求1至4中任一项所述的自举高压隔离环结构，其特征在于，所述基底层包括第一导电类型底层和第二导电类型衬层，所述第二导电类型衬层形成于所述第一导电类型底层上；
所述自举二极管位于所述第二导电类型衬层中。
6.如权利要求5所述的自举高压隔离环结构，其特征在于，所述源极部位置处的基底层中还设有第一导电类型连接层和第一导电类型埋层；
所述第一导电类型埋层位于所述第一导电类型底层和第二导电类型衬层交界位置处；所述第一导电类型埋层的上部位于所述第二导电类型衬层中，下部位于所述第一导电类型底层中；
所述第一导电类型连接层位于所述第二导电类型衬层中，所述第一导电类型连接层的上表面与所述自举二极管接触，所述第一导电类型连接层的下表面与所述第一导电类型埋层的上表面接触。
7.如权利要求1所述的自举高压隔离环结构，其特征在于，所述漏极部位置处的基底层中形成有漏极结构，所述漏极结构从所述基底层的上表面向下延伸。
8.如权利要求7所述的自举高压隔离环结构，其特征在于，所述漏极结构外接电容。
CN202110690530.3A 2021-06-22 2021-06-22 自举高压隔离环结构 Active CN113506796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110690530.3A CN113506796B (zh) 2021-06-22 2021-06-22 自举高压隔离环结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110690530.3A CN113506796B (zh) 2021-06-22 2021-06-22 自举高压隔离环结构

Publications (2)

Publication Number Publication Date
CN113506796A true CN113506796A (zh) 2021-10-15
CN113506796B CN113506796B (zh) 2024-01-23

Family

ID=78010298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110690530.3A Active CN113506796B (zh) 2021-06-22 2021-06-22 自举高压隔离环结构

Country Status (1)

Country Link
CN (1) CN113506796B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022110A (zh) * 2014-06-05 2014-09-03 无锡华润上华半导体有限公司 电平移位ldmos嵌于结终端中的集成电路芯片及其制造方法
US20140264586A1 (en) * 2013-03-13 2014-09-18 Dongbu Hitek Co., Ltd. Bootstrap fet and method of manufacturing the same
CN104900699A (zh) * 2014-03-07 2015-09-09 富士电机株式会社 半导体装置
JP2018041825A (ja) * 2016-09-07 2018-03-15 富士電機株式会社 高耐圧集積回路装置および半導体装置
CN107910326A (zh) * 2017-10-27 2018-04-13 东南大学 集成在高低压隔离结构上的自举结构及自举电路
CN108257950A (zh) * 2016-12-29 2018-07-06 新唐科技股份有限公司 高压集成电路的高电压终端结构
US20180233555A1 (en) * 2015-11-23 2018-08-16 Semiconductor Components Industries, Llc Power semiconductor device
CN111326582A (zh) * 2018-12-13 2020-06-23 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN111415932A (zh) * 2020-03-30 2020-07-14 电子科技大学 高压自举二极管复合器件结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264586A1 (en) * 2013-03-13 2014-09-18 Dongbu Hitek Co., Ltd. Bootstrap fet and method of manufacturing the same
CN104900699A (zh) * 2014-03-07 2015-09-09 富士电机株式会社 半导体装置
CN104022110A (zh) * 2014-06-05 2014-09-03 无锡华润上华半导体有限公司 电平移位ldmos嵌于结终端中的集成电路芯片及其制造方法
US20180233555A1 (en) * 2015-11-23 2018-08-16 Semiconductor Components Industries, Llc Power semiconductor device
JP2018041825A (ja) * 2016-09-07 2018-03-15 富士電機株式会社 高耐圧集積回路装置および半導体装置
CN108257950A (zh) * 2016-12-29 2018-07-06 新唐科技股份有限公司 高压集成电路的高电压终端结构
CN107910326A (zh) * 2017-10-27 2018-04-13 东南大学 集成在高低压隔离结构上的自举结构及自举电路
CN111326582A (zh) * 2018-12-13 2020-06-23 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN111415932A (zh) * 2020-03-30 2020-07-14 电子科技大学 高压自举二极管复合器件结构

Also Published As

Publication number Publication date
CN113506796B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US6130458A (en) Power IC having SOI structure
CN103595384B (zh) 三维高压栅极驱动器集成电路
US7655979B2 (en) High voltage gate driver integrated circuit including high voltage junction capacitor and high voltage LDMOS transistor
KR100301918B1 (ko) 고전압전력트랜지스터및그제조방법
EP3010042A1 (en) Semiconductor device
US8541833B2 (en) Power transistor device vertical integration
KR100767075B1 (ko) 반도체 장치
US7649238B2 (en) Semiconductor device
US11056402B2 (en) Integrated circuit chip and manufacturing method therefor, and gate drive circuit
KR20180131722A (ko) 고전압 반도체 소자
US10573713B2 (en) High voltage junction terminating structure of high voltage integrated circuit
JP3298455B2 (ja) 半導体装置
CN113506796A (zh) 自举高压隔离环结构
US6472710B2 (en) Field MOS transistor and semiconductor integrated circuit including the same
US5412234A (en) Integrated semiconductor circuit having improved breakdown voltage characteristics
US20080006847A1 (en) Semiconductor protective structure for electrostatic discharge
CN112490238B (zh) 开关装置
CN114429950A (zh) 静电放电保护ggnmos结构
JP2008288476A (ja) 高耐圧ｉｃ
KR101453957B1 (ko) 신뢰성이 향상된 반도체 집적 회로 장치
CN109755174B (zh) Bcd器件深沟槽隔离方法
CN113506797B (zh) 电压转换隔离结构
EP0977264B1 (en) Semiconductor structure for driver circuits with level shifting
JP4945868B2 (ja) 集積回路
JP2022086499A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant