CN113506750A - 一种绝缘栅双极型晶体管的制备方法 - Google Patents
一种绝缘栅双极型晶体管的制备方法 Download PDFInfo
- Publication number
- CN113506750A CN113506750A CN202110553219.4A CN202110553219A CN113506750A CN 113506750 A CN113506750 A CN 113506750A CN 202110553219 A CN202110553219 A CN 202110553219A CN 113506750 A CN113506750 A CN 113506750A
- Authority
- CN
- China
- Prior art keywords
- wafer
- insulated gate
- bipolar transistor
- gate bipolar
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- 238000000227 grinding Methods 0.000 claims abstract description 6
- 238000003466 welding Methods 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000012634 fragment Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开的绝缘栅双极型晶体管的制备方法，其特征是：在完成IGBT晶圆正面制程后，在晶圆正面的集电极、栅极的压焊点上制作凸块；然后再在晶圆的正面做晶圆级塑封形成塑封层；接着研磨所述塑封层将之前制作的凸块露出来；最后进行背面制程；或者先进行背面制程，再研磨所述塑封层将之前制作的凸块露出来。本发明不需要临时键合，消除了临时键合剥离造成晶圆的破裂等问题；同时由于塑封层一直在晶圆的正面，这就使得晶圆在背面加工的过程当中一直是厚片，可以减少破片等问题。
Description
技术领域
本发明涉及晶体管技术领域，特别涉及一种绝缘栅双极型晶体管的制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
通常，IGBT器件的结构或者制作流程如下：1)完成IGBT正面制程；2)背面减薄；3)背面离子注入；4)背面激光退火；5)背面金属化。
由于实际IGBT的芯片特别薄，在完成IGBT正面制程之后背面加工常采用两种方法：
方法一，参见图1，用Taiko研磨方式。背面减薄时只减薄晶圆的中心部分，晶圆边缘有宽度2-4mm不研磨，也就是说边缘2-4mm要比晶圆中心部分厚很多；以此厚的边缘来支撑整个晶圆，使晶圆在研磨之后不翘曲，确保后续背面离子注入、背面激光退火以及背面金属化等制程能顺利完成。
Taiko制程存在如下缺点：Taiko制程只是用宽度2-4mm的厚边缘来支撑晶圆不翘曲，但晶圆本身还是薄片，在后续加工还是容易破裂；Taiko减薄设备以及后续切割厚边缘的设备很贵。
方法二，参见图2，临时键合技术。将完成正面IGBT制程的晶圆粘在另一晶圆上，再制作IGBT背面制程(背面离子注入、背面激光退火以及背面金属化等制程)，背面制程完成之后，再将薄的IGBT晶圆剥离下来。
临时键合制程的缺点是：背面加工好之后将薄的IGBT晶圆从支撑晶圆上剥离下来很困难，易破片；键合设备、剥离设备以及粘接用的胶水或者胶带很贵。
发明内容
本发明所要解决的技术问题在于针对上述IGBT器件制作流程过程中所采用的Taiko制程和临时键合制程所存在的上述不足而提供一种绝缘栅双极型晶体管的制备方法。
为了实现上述目的，本发明所提供的绝缘栅双极型晶体管的制备方法，在完成IGBT晶圆正面制程后，在晶圆正面的集电极、栅极的压焊点上制作凸块；然后再在晶圆的正面做晶圆级塑封形成塑封层；接着研磨所述塑封层将之前制作的凸块露出来；最后进行背面制程；或者先进行背面制程，再研磨所述塑封层将之前制作的凸块露出来。
在本发明的一个优选实施例中，所述凸块是铜柱(Cu Pillar)、金柱(GoldPillar)或者锡球(Solder Ball)。
在本发明的一个优选实施例中，所述铜柱(Cu Pillar)或者金柱(Gold Pillar)的高度范围为10-100um。
在本发明的一个优选实施例中，所述锡球(Solder Ball)的直径范围为50-400um。
在本发明的一个优选实施例中，所述塑封层的树脂的厚度为10-500um；所述塑封层的树脂在研磨之后的厚度为10-400um。
在本发明的一个优选实施例中，所述背面制程包括常规的晶圆减薄、离子注入、激光退火、背面金属化。
由于采用了如上的技术方案，本发明不需要临时键合，消除了临时键合剥离造成晶圆的破裂等问题；同时由于塑封层一直在晶圆的正面，这就使得晶圆在背面加工的过程当中一直是厚片，可以减少破片等问题。
附图说明
图1为现有Taiko制程的流程示意图。
图2为现有临时键合制程的流程示意图。
图3为本发明完成IGBT晶圆正面制程后的结构示意图。
图4为本发明在晶圆正面的集电极、栅极的压焊点上制作凸块后的结构示意图。
图5为本发明在晶圆的正面做晶圆级塑封形成塑封层的结构示意图。
图6为本发明研磨塑封层将凸块露出来的结构示意图。
图7为本发明完成背面制程后的晶圆结构示意图。
图8为本发明的IGBT的结构示意图。
具体实施方式
以下结合附图和具体实施方式来进一步描述本发明。
参见图3至图8，本发明绝缘栅双极型晶体管的制备方法，在完成IGBT晶圆正面制程后，在晶圆10正面的集电极11、栅极12的压焊点上制作凸块20(参见图3和图4)；凸块20是铜柱(Cu Pillar)、金柱(Gold Pillar)或者锡球(Solder Ball)。如果是铜柱(Cu Pillar)或者金柱(Gold Pillar)，则铜柱(Cu Pillar)或者金柱(Gold Pillar)的高度范围为10-100um。如果是锡球(Solder Ball)，则锡球的直径范围为50-400um。
参见图5，然后再在晶,10的正面做晶圆级塑封形成塑封层30，塑封层30的树脂的厚度为10-500um。
参见图6，接着研磨塑封层30将之前制作的凸块20露出来；塑封层30的树脂在研磨之后的厚度为10-400um。
参见图7，最后进行背面制程,如晶圆减薄-离子注入-激光退火-背面金属化等，还包括黄光制程、刻蚀或激光钻孔，在晶圆10的背面形成P型注入层40和背面金属层50。
参见图8，最后对晶圆10进行切割，做成一个个IGBT。
或者先进行背面制程，再研磨塑封层30将之前制作的凸块20露出来。
Claims (6)
1.绝缘栅双极型晶体管的制备方法，其特征是：在完成IGBT晶圆正面制程后，在晶圆正面的集电极、栅极的压焊点上制作凸块；然后再在晶圆的正面做晶圆级塑封形成塑封层；接着研磨所述塑封层将之前制作的凸块露出来；最后进行背面制程；或者先进行背面制程，再研磨所述塑封层将之前制作的凸块露出来。
2.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征是：所述凸块是铜柱、金柱或者锡球。
3.如权利要求2所述的绝缘栅双极型晶体管的制备方法，其特征是：所述铜柱或者金柱的高度范围为10-100um。
4.如权利要求2所述的绝缘栅双极型晶体管的制备方法，其特征是：所述锡球的直径范围为50-400um。
5.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征是：所述塑封层的树脂的厚度为10-500um；所述塑封层的树脂在研磨之后的厚度为10-400um。
6.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征是：所述背面制程包括常规的晶圆减薄、离子注入、激光退火、背面金属化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110553219.4A CN113506750A (zh) | 2021-05-20 | 2021-05-20 | 一种绝缘栅双极型晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110553219.4A CN113506750A (zh) | 2021-05-20 | 2021-05-20 | 一种绝缘栅双极型晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113506750A true CN113506750A (zh) | 2021-10-15 |
Family
ID=78008480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110553219.4A Pending CN113506750A (zh) | 2021-05-20 | 2021-05-20 | 一种绝缘栅双极型晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113506750A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115938927A (zh) * | 2022-12-28 | 2023-04-07 | 芯钛科半导体设备(上海)有限公司 | 一种超薄晶圆减薄工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130210195A1 (en) * | 2012-02-14 | 2013-08-15 | Yan Xun Xue | Packaging method of molded wafer level chip scale package (wlcsp) |
| CN103578982A (zh) * | 2012-08-01 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场中止型绝缘栅型双极晶体管及其制造方法 |
| CN109830434A (zh) * | 2019-01-30 | 2019-05-31 | 上海朕芯微电子科技有限公司 | 一种晶圆背面减薄金属化方法 |
| CN110098160A (zh) * | 2019-02-26 | 2019-08-06 | 上海朕芯微电子科技有限公司 | 一种晶圆级封装芯片及其制备方法 |
-
2021
- 2021-05-20 CN CN202110553219.4A patent/CN113506750A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130210195A1 (en) * | 2012-02-14 | 2013-08-15 | Yan Xun Xue | Packaging method of molded wafer level chip scale package (wlcsp) |
| CN103578982A (zh) * | 2012-08-01 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场中止型绝缘栅型双极晶体管及其制造方法 |
| CN109830434A (zh) * | 2019-01-30 | 2019-05-31 | 上海朕芯微电子科技有限公司 | 一种晶圆背面减薄金属化方法 |
| CN110098160A (zh) * | 2019-02-26 | 2019-08-06 | 上海朕芯微电子科技有限公司 | 一种晶圆级封装芯片及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115938927A (zh) * | 2022-12-28 | 2023-04-07 | 芯钛科半导体设备(上海)有限公司 | 一种超薄晶圆减薄工艺 |
| CN115938927B (zh) * | 2022-12-28 | 2024-02-09 | 芯钛科半导体设备(上海)有限公司 | 一种超薄晶圆减薄工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716027B2 (en) | Method for manufacturing semiconductor device | |
| US20200365457A1 (en) | Semiconductor chip including back-side conductive layer | |
| US8187949B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003332271A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| US10134636B2 (en) | Methods for producing semiconductor devices | |
| US9691748B2 (en) | Forming a panel of triple stack semiconductor packages | |
| US20190333816A1 (en) | Method of manufacturing gaas integrated circuits with alternative backside conductive material | |
| US20130249095A1 (en) | Gallium arsenide devices with copper backside for direct die solder attach | |
| CN106257663B (zh) | 叠层结构、半导体器件和用于形成半导体器件的方法 | |
| CN107078116B (zh) | 用于嵌入式半导体芯片和功率转换器的硅封装 | |
| CN113506750A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| US11756917B2 (en) | Method for processing a semiconductor wafer, semiconductor wafer, clip and semiconductor device | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| CN109473362B (zh) | 一种功率器件的csp封装方法 | |
| CN111146145B (zh) | 增强的半导体管芯及相关方法 | |
| CN114093815A (zh) | 一种背面键合玻璃载板的igbt晶圆加工工艺 | |
| US20210167036A1 (en) | Semiconductor device including an electrical contact with a metal layer arranged thereon | |
| US20190393127A1 (en) | Semiconductor package with integrated heat sink | |
| JP2000208559A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN118231391A (zh) | 半导体封装及半导体封装的制造方法 | |
| CN115483146A (zh) | 一种igbt晶圆加工工艺 | |
| CN114093816A (zh) | 一种利用缓坡状背面进行igbt晶圆加工的方法 | |
| CN117672964A (zh) | 一种功率器件芯片的超薄制备与封装方法 | |
| DE102013105232A1 (de) | Chipgehäuse und Verfahren zum Herstellen eines Chipgehäuses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211015 |
|
| RJ01 | Rejection of invention patent application after publication |