CN107078116B - 用于嵌入式半导体芯片和功率转换器的硅封装 - Google Patents

用于嵌入式半导体芯片和功率转换器的硅封装 Download PDF

Info

Publication number
CN107078116B
CN107078116B CN201580059661.4A CN201580059661A CN107078116B CN 107078116 B CN107078116 B CN 107078116B CN 201580059661 A CN201580059661 A CN 201580059661A CN 107078116 B CN107078116 B CN 107078116B
Authority
CN
China
Prior art keywords
chip
terminals
ridge
plane
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580059661.4A
Other languages
English (en)
Other versions
CN107078116A (zh
Inventor
O·J·洛佩兹
J·A·纳奎尔
T·葛瑞布斯
S·J·莫洛伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107078116A publication Critical patent/CN107078116A/zh
Application granted granted Critical
Publication of CN107078116B publication Critical patent/CN107078116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在所描述的示例中，封装晶体管器件(100)包括半导体芯片(101)，其包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管；以及被配置为脊部(111)的低级硅(l‑g‑Si)的平板(110)，该脊部构成包括适于容纳芯片的凹陷中心区域的凹部，该脊部具有在第一平面中的第一表面，并且该凹陷中心区域具有在第二平面中的第二表面，该第二平面与第一平面间隔开至少等于芯片厚度的深度(112)，该脊部由器件端子(120、121)覆盖，该器件端子连接到附接有第一芯片侧的端子的中心区域中的附接焊盘，使得相对的第二芯片侧的端子(103)与平板脊部上的器件端子共面。

Description

用于嵌入式半导体芯片和功率转换器的硅封装
技术领域
本发明大体涉及半导体器件和工艺，并且更具体地涉及用于嵌入式半导体晶体管芯片和嵌入式功率转换器的低级硅封装的结构和晶圆规模制造方法。
背景技术
在大多数现今的半导体器件中，半导体芯片通常组装在基板诸如金属引线框或多级叠层上，并且包封在坚固材料诸如陶瓷或硬化塑料化合物的封装中。组装过程通常包括将芯片附接到基板焊盘或引线框焊盘的过程，以及使用接合线或焊球将芯片端子连接到基板引线的过程。
使用广泛不同的材料(诸如金属、陶瓷和塑料)会对相互的部件粘附造成挑战，并且对于长期的器件稳定性也是如此。示例是相邻部件的分层。对于塑料封装的半导体器件，广泛的研究一直致力于确定器件可靠性问题的纠正措施，该可靠性问题由于热膨胀系数的基于材料的不匹配的热机械应力而引起。由于应力作用引起的退化可以减轻，但不能消除。而且，塑料封装的器件中的电气特性与水分有关的退化已被很好地记录下来，但是已被控制到仅一定程度。已经进行了进一步的努力，以防止在操作温度偏移之后的器件中的金属连接中的疲劳和破裂的发生，但是只取得有限的成功。
供电电路的热门系列包括用于将直流电压转换为另一直流电压的功率开关器件。对于新兴的功率输送要求，合适的选择包括具有串联连接并由公共开关节点耦合在一起的两个功率MOS场效应晶体管(FET)的功率块；此类组件也称为半桥。当添加调节驱动器和控制器时，该组件被称为功率级，或者更常见地称为同步降压转换器。在同步降压转换器中，控制FET芯片(也称为高侧开关)连接在电源电压VIN和LC输出滤波器之间，并且同步(同步)FET芯片(也称为低侧开关)连接在LC输出滤波器和接地电位之间。控制FET芯片和同步FET芯片的栅极连接到包括用于转换器的驱动器和控制器的电路系统的半导体芯片；该芯片也连接到接地电位。
对于现今的许多功率开关器件，功率MOSFET的芯片以及驱动器和控制器IC的芯片作为单独的部件水平并排地组装。每个芯片通常附接到金属引线框的矩形或正方形焊盘，并且焊盘被引线包围作为输出端子。在其他功率开关器件中，功率MOSFET芯片以及驱动器和控制器IC水平并排地组装在单个引线框上，其又在所有四个侧面上被用作器件输出端子的引线围绕。引线通常成形为没有悬臂延伸部，并且以方形扁平无引脚(QFN)或小外形无引脚(SON)器件的方式布置。从芯片到引线的电连接可以通过接合线来提供，其长度和电阻将明显的寄生电感引入到功率电路中。在一些最近推出的高级组装中，夹片(clip)代替许多连接线。这些夹片宽阔并且引入最小的寄生电感，但是比导线接合更昂贵，且需要更复杂的组装过程。每个组件通常封装在塑料包封中，并且封装的部件被用作于供电系统的板组装的分立构建块。
在其他最近引入的方案中，控制FET芯片和同步FET芯片作为堆叠被垂直地组装在彼此的顶部上，其中物理上较大面积的芯片(在那两个中)被附接到引线框焊盘，并且夹片提供到开关节点和堆叠顶部的连接。由于考虑了占空比和导通损耗，与物理尺寸无关，同步FET芯片需要比控制FET芯片的有效面积更大的有效面积。当同步芯片和控制芯片都被源极向下地组装起来时，较大的(在物理上和有效面积)同步芯片被组装到引线框焊盘上，并且较小的(在物理上和有效面积)控制芯片的源极连结到同步芯片的漏极，形成开关节点，并且其漏极连结到输入电源VIN；夹片连接到两个芯片之间的开关节点。该焊盘处于接地电位，并用作可操作产生的热量的散热器；堆叠顶部的细长夹片被连结到输入电源VIN。
发明内容
在所述示例中，封装的晶体管器件包括半导体芯片，其包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管；以及低级硅(l-g-Si)的平板(slab)，其被配置为构成凹部的脊部，该凹部包括适于容纳芯片的凹陷的中心区域，该脊部具有在第一平面中的第一表面，并且该凹陷的中心区域具有在第二平面中的第二表面，该第二平面与第一平面间隔开至少等于芯片厚度的深度，该脊部由与中心区域中的附接焊盘连接的器件端子覆盖，该中心区域附接有第一芯片侧的端子，使得相对的第二芯片侧的端子与平板脊部上的器件端子共面。。
附图说明
图1示出了实施例的透视图，其中硅MOS场效应晶体管(FET)被翻转附接到并被嵌入到硅封装中。
图2示出了图1的组装器件的横截面，该组装器件用于未掺杂或弱掺杂的l-g-Si(低级硅)平板。
图3示出了图1的组装器件的横截面，该组装器件用于重掺杂的l-g-Si(低级硅)平板。
图4A示出了具有多个平板的l-g-Si晶圆的俯视图。
图4B示出了在将凹部蚀刻到平板侧面中的过程之后的单个平板的透视图。
图5示出了在凹部中和在平板侧面的脊部上的金属图案的透视图。
图6示出了在通过锯切过程将分立器件切单(singulate)之前具有多个组装器件的l-g-Si晶圆的横截面。
图7示出了根据示例实施例的嵌入l-g-Si平板中并由其封装的功率转换器的透视图。
图8示出了根据示例实施例的嵌入l-g-Si平板中并由其封装的另一个功率转换器的透视图。
具体实施方式
示例实施例显著地改善了半导体晶体管器件、功率块和功率转换器，该改善关于减小寄生电阻和电感、改善热性能和速度、增强潮湿和温度变化的环境中的操作可靠性，以及降低制造成本。将半导体芯片组装在金属载体上并封装在塑料包封中的常规复合封装组合具有广泛不同的热膨胀系数的材料，引起热机械应力的倾向，并且需要冗长、耗时和昂贵的制造流程。
示例实施例通过使用封装的结构概念和制造流程来解决半导体封装的材料和成本问题，其采用和并行化常规半导体晶圆制造的批量生产和受控过程。新封装基于使用由低级的并由此低成本的硅(例如，其可从再生的、未精制的和未掺杂的硅获得)的晶圆切割的硅平板。当以晶圆形式处理时，平板获得适合于组装单晶器件芯片的凹部，并且能够用作载体以及最终封装。
新封装概念消除了引线框、接合线、夹片、焊球，以及塑料、陶瓷和金属外壳。相反，制造过程使用实践证明可取的前端技术，诸如蚀刻半导体、金属和绝缘体，沉积金属层、绝缘体和钝化，生长绝缘层，以及通过光致抗蚀剂技术图案化。
所得到的器件不再遭受不匹配的热膨胀系数，而是允许最小化热机械应力。而且，因为消除了导线接合和夹片，因此寄生电阻和电感被减小。通过将成品器件的芯片直接附接到电路板上，增强了新器件的导热性并且因此增强了新器件的电性能。
图1示出了作为示例实施例的器件100，插入并附接到作为封装110的低级硅的平板的半导体芯片101。芯片包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管。在图1的示例实施例中，半导体芯片101由单晶硅制成，其厚度102例如为50μm；晶体管是MOS场效应晶体管，其源极端子和栅极端子在第一侧上附接到封装，并且漏极端子103在相对的第二侧上且背对着该封装。在其他实施例中，半导体芯片可以由例如硅锗、砷化镓、氮化镓或用作半导体器件材料的其它III-V和II-IV化合物制成。在其它FET实施例中，漏极端子和栅极端子可以在第一侧上并且附接到封装，并且源极端子可以背对着该封装。在另外的实施例中，晶体管可以是双极型晶体管，其具有在第一侧上并且附接到封装的发射极端子和基极端子，以及位于背对着封装的相对的第二侧上的集电极接触件；或者双极型晶体管可以将集电极接触件和基极接触件附接到封装，其中发射极端子背对着该封装。
在图1的示例中，平板110由低级硅制成，其中低级硅(l-g-Si)选自包括但不限于以下项的组：回收硅、未精制硅、未掺杂硅、多晶硅、本征多晶硅、低掺杂n型多晶硅和低掺杂p型多晶硅。在图1的示例中，平板110的厚度110a为～300μm，长度110b为～5.8mm，宽度110c为～3.7mm。l-g-Si在平板的边缘处暴露，而在图1中看到的平板侧面被绝缘层覆盖。绝缘层的部分暴露在位置113处，而其它部分由金属层覆盖，其被配置为器件100的端子120(例如FET源极)和端子121(例如FET栅极)。金属层的表面在本文称为第一表面；第一表面在第一平面中。
如图1所示，平板110具有厚度110a，并且被配置为构成凹部的隆起的脊部111。凹部包括适于容纳芯片101的凹陷的中心区域。凹陷的中心区域具有在第二平面中的第二表面，第二平面与第一平面由凹部深度112间隔开。优选地，深度112等于芯片厚度102和用于将芯片101附接到凹陷的中心区域的粘合材料的厚度之和。在图1的示例中，深度112可以为～64μm。如后面的图所示，中心区域由配置为晶体管端子的附接焊盘的图案化金属层覆盖。
如图1所示，芯片101的第一芯片侧上的端子(图1中未示出)附接到中心平板区域的金属焊盘。执行附接，并且选择粘合材料的层厚度，使得第二芯片侧的端子103与平板脊部110上的器件端子120和器件端子121共面。脊部与中心平板区域之间的深度通过以小于垂直的角度倾斜的l-g-Si材料的阶梯桥接。因此，可以跨阶梯形成导电连接诸如金属层，将附接焊盘与器件端子相连接；如稍后所述，优选用钝化层覆盖跨阶梯的连接。
尽管图1的示例器件具有围绕中心区域的脊部作为矩形框，其他实施例可以采用脊形配置，其包括单个线性脊部、在中心区域的相对侧彼此平行的两个脊部，或通过直角相互连接的三个脊部。
在芯片101插入平板110的凹部中的情况下，平板110能够用作晶体管器件100的封装。当芯片101由硅制成时，芯片和封装之间的热膨胀系数实际上不再有任何差异，并且热机械应力首先消除。因此，芯片与封装之间材料相关的分层的风险降低，并且器件可靠性大大提高。
另一个实施例是制造适合作为器件封装的半导体平板的方法，以及制造封装晶体管器件的方法。图4A和图4B描绘了对于这些方法常见的某些过程，并且图2和图3说明了方法的某些结构细节和过程。在图4A中，制造半导体平板的工艺流程开始于提供包括多个平板部位(site)的低级硅(l-g-Si)的晶圆400。优选的晶圆直径为300mm，但可以使用更小的直径。在图2和图3中，分立的平板被标记为110以符合图1。晶圆400在第一平面290中具有表面。尽管切割前的最终晶圆优选的厚度为～300μm，但是使用更厚的晶圆执行前述工艺步骤并且通过背磨获得最终厚度是实用的。l-g-Si可以选自包括以下项的组：再生硅、未精制硅、未掺杂硅、多晶硅和本征多晶硅。对于具有与平板绝缘的晶体管端子的器件(参见图2)，l-g-Si材料还可以包括未掺杂的硅、本征多晶硅、低掺杂的n型多晶硅和低掺杂的p型多晶硅。另一方面，对于具有与平板短路的晶体管端子的器件(参见图3)，l-g-Si材料还可以包括低电阻率n型多晶硅和低电阻率p型多晶硅。未掺杂或弱掺杂多晶硅的平板被标记为210，重掺杂硅的平板被标记为310。
在两种l-g-Si选择的下一个过程中，在晶圆的表面上形成第一绝缘层，该层覆盖所有平板部位。形成绝缘表面层的优选技术是热氧化硅。替代技术包括沉积二氧化硅、氮化硅、碳化硅或其组合的层，以及沉积不同于硅化合物的绝缘化合物。
然后，从每个平板部位的中心部分去除第一绝缘层以暴露下面的l-g-Si，同时在周边部位部分上留下未被去除的第一绝缘层以形成脊部，该脊部构成每个中心部分。
在下一个过程中，每个平板部位的中心区域的暴露的l-g-Si被蚀刻，例如使用KOH，以产生具有第二l-g-Si表面的凹部，其具有在从第一平面凹入第二平面291中深度112的平坦中心部分。对于图4B中的分立平板部位401，并且对于图1所示的器件，凹部具有矩形配置；对于其他器件，可以使用其他配置。通过蚀刻过程形成的凹部也在第一平面290和第二平面291之间产生l-g-Si的阶梯；优选地，该阶梯倾斜小于90°，并且更优选地，该阶梯在第一lg-Si表面和第二lg-Si表面之间形成渐变的斜面，使得能够沉积不间断的金属层。
在引起图2的封装晶体管器件之前的工艺流程中，流程开始于提供包括多个平板部位210的未掺杂或弱掺杂的l-g-Si晶圆。每个部位被配置成在第一平面290中具有顶部的脊部和由脊部构成的凹部。凹部包括在与第一平面间隔开深度112的第二平面291中的凹陷的中心区域。第二绝缘层201形成在覆盖所有平板部位的第二硅表面上。虽然其它技术是可能的，但优选地，第二绝缘层被热生长，使得第二层的二氧化硅与第一层的剩余二氧化硅融合。
接下来，至少一个金属层202沉积到第二绝缘层201上，覆盖所有平板部位。优选地，首先选择难熔金属层诸如钛，随后是化合物层诸如氮化钛。替代选择包括钨或钛-钨或另一种难熔金属的层。难熔金属牢固地附着到绝缘层201。然后将铝层203沉积到难熔金属层上；层203优选地比层202更厚。对于一些应用，优选地在顶部或铝层203上沉积镍的层和金的薄层(图2中指定为204的两层)，以促进晶体管端子的附接。
接下来，将金属层202和金属层203图案化在每个平板部位的中心部位部分中。图案化引起与晶体管的端子匹配的多个焊盘。而且，脊部上的金属保持为端子。图5给出了分立平板的图案化金属焊盘的概观；焊盘501被图案化用于场效应晶体管的源极端子，焊盘502用于栅极端子；金属条120旨在用于组装的器件的源极端子，以及金属条121用于栅极端子。在图案化之后，钝化材料诸如氮化硅的层205沉积到图案化的金属层上，覆盖所有的平板部位。然后在每个平板部位处从脊部上的端子和从中心部分中的焊盘移除钝化层205，以暴露下面的金属；另一方面，在斜面上和焊盘之间的钝化材料未被移除。
在下一个工艺步骤中，提供多个芯片101，其包括在第一芯片侧和第二芯片侧上具有端子的晶体管。作为示例，芯片可以具有FET，其在第一芯片侧上具有源极端子104和栅极端子105，并且在相对的第二芯片侧上具有漏极端子103。然后将第一芯片侧的端子附接到每个平板部位的中心部分中的相应焊盘；执行附接，使得相对的第二芯片侧的端子103与构成每个中心部分的脊部的金属层共面。优选的是，对于将芯片附接到到平板的附接过程，使用粘合导电性聚合物，诸如B级环氧树脂或聚酰亚胺。另选地，可以采用焊料化合物或z轴导体。在附接之后，脊部的金属层已经变形成器件端子120(源极端子)和器件端子121(栅极端子)，并且每个平板210已经变形成晶体管器件200的封装。
图6示出了在附接晶体管芯片之后完成的l-g-Si晶圆的一部分和最终的背磨。上述工艺流程通过包括沿着线601锯切l-g-Si晶圆的过程继续进行，以便对多个平板210进行切单，每个平板封装分立晶体管器件。虽然可以使用锯片，但优选的是通过激光技术进行锯切过程。
分立晶体管器件200提供空白硅表面220，其适于将散热器附接到与所附接芯片相对的器件表面，极大地改善了器件的散热和热性能。
在引起图3的封装晶体管器件的工艺流程中，在形成第二绝缘层301的过程和沉积至少一个金属层302的过程之间，插入另外的氧化物蚀刻过程。工艺流程开始于提供重掺杂的l-g-Si晶圆，诸如低电阻率p型多晶硅的低电阻率n型多晶硅。晶圆包括多个平板部位310。每个部位被配置成具有在第一平面390中的顶部的脊部和由脊部构成的凹部。凹部包括在与第一平面间隔开深度112的第二平面391中的凹陷的中心区域。第二绝缘层301形成在覆盖所有平板部位的第二硅表面上。虽然其它技术是可能的，但优选地，第二绝缘层被热生长，使得第二层的二氧化硅与第一层的剩余二氧化硅融合。
在每个平板部位处，优选地通过蚀刻从匹配晶体管的某些端子的选定焊盘移除第二绝缘层301，以暴露下面的低电阻率l-g-Si的表面310a。
接下来，至少一个金属层302沉积在剩余的第二绝缘层301和掺杂的l-g-Si平板的暴露表面310a上，覆盖所有平板部位。优选地，首先选择难熔金属层诸如钛，随后是化合物层诸如氮化钛。替代选择包括钨、或钛-钨或另一种难熔金属的层。难熔金属牢固地粘附到绝缘层301以及掺杂的硅表面310a。然后，在难熔金属层上沉积铝层303；层303优选地比层302更厚。对于一些应用，优选地在顶部或铝层303上沉积镍的层和金的薄层(图3中指定为304的两层)，以促进将晶体管端子附接到金属层。
接下来，金属层302和金属层303被图案化在每个平板部位的中心部位部分中。图案化引起与晶体管的端子匹配的多个焊盘。而且，脊部上的金属保持为端子。在图案化之后，将钝化材料诸如氮化硅的层305沉积到图案化的金属层上，覆盖所有平板部位。然后在每个平板部位处从脊部上的端子和从中心部分中的焊盘移除钝化层305，以暴露下面的金属；另一方面，在斜面上和焊盘之间的钝化材料305未被移除。
在下一个工艺步骤中，提供多个芯片101，其包括在第一芯片侧和第二芯片侧上具有端子的晶体管。作为示例，芯片可以具有FET，其在第一芯片侧上具有源极端子104和栅极端子105，并且在相对的第二芯片侧上具有漏极端子103。然后将第一芯片侧的端子附接到每个平板部位的中心部分中的相应焊盘；执行附接，使得相对的第二芯片侧的端子103与构成每个中心部分的脊部的金属层共面。在附接之后，芯片端子104(在示例中为源极端子)与平板短接，而芯片端子105(在示例中为栅极端子)与平板绝缘。
图7示出了另一个实施例，其是通常指定为700的封装电子系统。根据所选择的晶体管，该系统可以是功率转换器或调节器。图7描绘了将半导体芯片并排组装在低级硅(l-g-Si)平板710上的功率转换器系统；半导体芯片包括第一组，其中芯片包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管，以及第二组，其中芯片包括具有在一个芯片侧上的端子的集成电路。在图示例中，第一组的芯片包括作为低侧芯片的具有漏极向下FET的芯片720，以及作为高侧芯片的具有源极向下FET的芯片730，并且第二组的芯片包括具有集成电路的芯片740，其称为驱动器和控制芯片。所有的芯片优选地具有相同的厚度。
在图7所示的封装电子系统的示例实施例中，l-g-Si平板710具有由绝缘层713覆盖的一侧，并且被配置为两个平行的隆起脊部711，其构成深度712的凹部。深度712可以在从～0.05mm至～0.1mm的范围内，而平板厚度710a可以在从～0.3mm至～0.5mm的范围内。凹部包括适于容纳第一组的芯片和第二组的芯片的凹陷的中心区域。脊部具有在第一平面790中的第一表面，并且凹陷的中心区域具有在与第一平面间隔开深度712的第二平面791中的第二表面，该深度712等于芯片和附接材料的厚度之和。
具有其绝缘层的脊部被图案化为系统端子的金属层覆盖。在图7的转换器示例中，系统端子包括转换器系统的开关节点端子750，并且端子741是驱动器和控制器芯片740的引脚输出。凹部的中心区域由金属层(图7中未示出)覆盖，其被配置为晶体管和集成电路的端子的附接焊盘。
在芯片的附接过程中，低侧FET 720的漏极被附接到凹陷的中心平板区域而不将芯片翻转，使得低侧的源极端子721和栅极端子722与平板脊部的系统端子750和系统端子741共面。端子721电连接到接地电位。以类似的方式，将高侧FET 730的源极附接到凹陷的中心平板区域而不将芯片翻转，使得高侧的漏极端子731和栅极端子732与平板脊部的系统端子750和系统端子741共面。端子731电连接到输入电源VIN。对于附接，芯片740被翻转，使得其端子面向平板710并且能够附接到相应的平板焊盘；芯片740的相对和空白(无端子)侧与平板的脊部端子共面。在建立了芯片和平板端子的共面性的情况下，平板710能够用作系统的封装。
用于制造如图7所示的封装电子系统的方法开始于提供低级硅(l-g-Si)的晶圆。该晶圆包括多个平板部位，其被加工成类似于在半导体前端工厂中加工的晶圆的一批晶圆。每个部位被配置成脊部，其构成包括凹陷的中心区域的凹部。所描绘的系统具有两个平行的脊部；其他系统可以是通常以围绕凹部的矩形几何形状布置的三个或四个框架。脊部的顶部处于第一平面中，并且凹部的中心区域处于与第一平面间隔深度的第二平面中。优选地，该深度等于芯片和芯片附接层的厚度之和。每个部位的凹部和脊部都被金属层覆盖。
在下一个工艺步骤中，每个部位的金属层被图案化成互连的焊盘和端子。焊盘位于中心区域中并且与晶体管和电路的芯片端子匹配；端子位于脊部上，并且可操作为用于系统的端子。以上描述了用于沉积和图案化金属层的技术。
接下来，提供半导体芯片。在图7的示例中，第一组芯片包括在第一芯片侧和相对的第二芯片侧上具有端子的晶体管，并且第二组芯片包括具有第一芯片侧上的所有端子和空白第二芯片侧的集成电路。对于其他电子系统，可以提供其他类型和其他数量的芯片。
在下一个过程中，两组芯片的第一芯片侧的端子附接到每个平板部位的中心区域中的相应焊盘。优选地将导电粘合剂聚合物用于附接；另选地，可以使用焊料。在任一方法中，执行附接使得相对的第二芯片侧与构成每个中心区域的脊部共面。共面性有助于将系统附接到集成电路板或终端用户的其他母板。通过建立共面性，平板用作电子系统的封装。
图8示出另一个实施例，其是具有与图7不同的晶体管芯片布置的封装功率转换器系统800。晶体管芯片并排组装在低级硅(l-g-Si)平板810上；半导体芯片包括第一组，其中芯片包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管，以及第二组，其中芯片包括具有在一个芯片侧上的端子的集成电路。在图8的示例中，第一组的芯片包括作为低侧芯片的具有源极向下FET的芯片820，以及作为高侧芯片的具有漏极向下FET的芯片830，并且第二组的芯片包括具有集成电路的芯片840，称为驱动器和控制芯片。所有的芯片优选地具有相同的厚度。
在图8所示的封装电子系统的示例实施例中，l-g-Si平板810具有被绝缘层813覆盖的一侧并且被配置为两个平行的隆起脊部811，其构成深度812的凹部。深度812可以在从～0.05mm至～0.1mm的范围内，而平板厚度810a可以在从～0.3mm至～0.5mm的范围内。凹部包括适于容纳第一组和第二组的芯片的凹陷的中心区域。脊部具有第一平面890中的第一表面，并且凹陷的中心区域具有第二平面891中的第二表面，其中第二平面891与第一平面间隔开深度812，该深度812等于芯片和附接材料的厚度之和。
具有其绝缘层的脊部被图案化为系统端子的金属层覆盖。在图8的转换器示例中，系统端子包括转换器系统的开关节点端子850、作为驱动器和控制器芯片840的引脚输出的端子841、低侧晶体管的栅极端子822a，以及高侧晶体管的栅极端子832a。凹部的中心区域由金属层(图8中未示出)覆盖，其被配置为晶体管和集成电路的端子的附接焊盘。
在芯片的附接过程中，翻转低侧FET 820(源极向下FET)，使得漏极端子823和栅极端子822可以附接到凹陷的中心平板区域，而源极端子721成为与平板脊部的系统端子750和系统端子741共面。端子821与接地电位电连接。以类似的方式，高侧FET 730(漏极向下FET)被翻转，使得源极端子831和栅极端子832可以附接到凹陷的中心平板区域，而漏极端子833成为与平板脊部的系统端子750和系统端子741共面。端子833电连接到输入电源VIN。对于附接，芯片740被翻转，使得其端子面向平板810并且可以附接到相应的平板焊盘；芯片840的相对和空白(无端子)侧与平板的脊部端子共面。在建立了芯片和平板端子的共面性的情况下，平板810能够用作系统的封装。
用于制造如图8所示的封装电子系统的方法开始于提供低级硅(l-g-Si)的晶圆。该晶圆包括多个平板部位，其被加工成类似于在半导体前端工厂中加工的晶圆的一批晶圆。每个部位被配置成脊部，其形成包括凹陷的中心区域的凹部。所描绘的系统具有两个平行的脊部；其他系统可以是通常以围绕凹部的矩形几何形状布置三个或四个框架。脊部的顶部处于第一平面中，并且凹部的中心区域处于与第一平面间隔深度的第二平面中。优选地，深度等于芯片和芯片附接层的厚度之和。每个部位的凹部和脊部都被金属层覆盖。
在下一个工艺步骤中，每个部位的金属层被图案化成互连的焊盘和端子。焊盘位于中心区域中，并且与晶体管和电路的芯片端子匹配；端子位于脊部上，并且可操作为系统的端子。以上描述了用于沉积和图案化金属层的技术。
接下来，提供半导体芯片。在图8的示例中，第一组芯片包括在第一芯片侧和相对的第二芯片侧上具有端子的晶体管，并且第二组芯片包括具有第一芯片侧上的所有端子和空白第二芯片侧的集成电路。对于其他电子系统，可以提供其他类型和其他数量的芯片。
在下一个过程中，两组芯片的第一芯片侧的端子被附接到每个平板部位的中心区域中的相应焊盘。优选地将导电粘合剂聚合物用于附接；另选地，可以使用焊料。在任一方法中，执行附接使得相对的第二芯片侧与构成每个中心区域的脊部共面。共面性有助于将系统附接到集成电路板或终端用户的其他母板。通过建立共面性，平板用作电子系统的封装。
作为示例，示例实施例应用于场效应晶体管，并且还应用于其它合适的功率晶体管、双极型晶体管、绝缘栅晶体管、晶闸管等。作为另一个示例，上述对功率转换器的结构和制造方法的考虑应用于调节器、多输出功率转换器、具有感测端子的应用、具有开尔文(Kelvin)端子的应用等。
作为另一示例，在将器件附接到电路板之后，通过使用l-g-Si的空白背侧，使得该背侧可以优选地连接到散热器，可以进一步扩展封装晶体管和转换器的高电流能力，并且进一步提高效率。在这种配置中，器件能够将其热耗散到电路板以及散热器中。
在权利要求的范围内，在所描述的实施例中，修改是可能的，并且其他实施例是可能的。

Claims (17)

1.一种封装晶体管器件，其包括：
具有厚度的半导体芯片，所述芯片包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管；
低级硅即l-g-Si的平板，其一侧被绝缘层覆盖并被配置为构成凹部的脊部，所述凹部包括适于容纳所述芯片的凹陷的中心区域，所述脊部具有在第一平面中的第一表面并且所述凹陷的中心区域具有在第二平面中的第二表面，所述第二平面与所述第一平面间隔开至少等于所述芯片厚度的深度，所述脊部由被配置为器件端子的金属层覆盖，并且所述中心区域由被配置为用于所述晶体管的端子的附接焊盘的金属层覆盖；以及
所述第一芯片侧的所述端子附接到所述中心平板区域的焊盘，使得所述相对的第二芯片侧的所述端子与所述平板脊部上的所述器件端子共面，其中所述平板用作所述晶体管器件的封装。
2.根据权利要求1所述的器件，其中所述晶体管是MOS场效应晶体管即MOSFET，其中所述第一芯片侧上的所述端子为漏极端子，并且所述第二芯片侧上的所述端子为源极端子。
3.根据权利要求1所述的器件，其中所述晶体管是双极型晶体管，其中所述第一芯片侧上的所述端子是发射极端子，并且所述第二芯片侧上的所述端子是集电极端子。
4.根据权利要求1所述的器件，其中所述第一平面和所述第二平面之间的所述深度由以小于垂直的角度倾斜的所述l-g-Si材料的阶梯进行桥接。
5.根据权利要求4所述的器件，其中所述附接焊盘跨所述阶梯导电地连接到所述器件端子，所述连接被钝化层覆盖。
6.一种封装电子系统，其包括：
具有厚度的第一组半导体芯片和第二组半导体芯片，所述第一组的每个芯片包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管，所述第二组的每个芯片包括具有在一个芯片侧上的端子的集成电路；
低级硅即l-g-Si的平板，其一侧被绝缘层覆盖并被配置为构成凹部的脊部，所述凹部包括适于容纳所述第一组的所述芯片和所述第二组的所述芯片的凹陷的中心区域，所述脊部具有第一平面中的第一表面并且所述凹陷的中心区域具有第二平面中的第二表面，所述第二平面与所述第一平面间隔开至少等于所述芯片的所述厚度的深度，所述脊部由被配置为系统端子的金属层覆盖，所述中心区域由被配置为用于所述晶体管和电路的端子的附接焊盘的金属层覆盖；以及
所述第一组的芯片的第一侧端子和所述第二组的芯片的电路端子，其附接到所述中心平板区域的所述焊盘，使得所述第一组的芯片的所述第二芯片侧和所述第二组的芯片的背侧的所述端子与所述平板脊部上的所述系统端子共面，其中所述平板用作所述系统的封装。
7.根据权利要求6所述的系统，其中所述封装电子系统是功率转换器，其具有作为第一组的低侧芯片和高侧芯片，所述低侧芯片具有漏极向下MOSFET，所述高侧芯片具有源极向下MOSFET，以及作为第二组的芯片，其具有驱动器和控制器电路以及在一侧上的所有端子，所述低侧芯片具有在所述第一芯片侧上的所述漏极端子以及在所述第二芯片侧上的所述源极端子和栅极端子，所述高侧芯片具有在所述第一芯片侧上的所述源极端子以及在所述第二芯片侧上的所述漏极端子和栅极端子。
8.根据权利要求6所述的系统，其中所述封装电子系统是功率转换器，其具有作为第一组的低侧芯片和高侧芯片，所述低侧芯片具有源极向下MOSFET，所述高侧芯片具有漏极向下MOSFET，以及作为第二组的芯片，其具有驱动器和控制器电路以及在一侧上的所有端子，所述低侧芯片具有在所述第一芯片侧上的所述漏极端子和栅极端子以及在所述第二芯片侧上的所述源极端子，所述高侧芯片具有在所述第一芯片侧上的所述源极端子和栅极端子以及在所述第二芯片侧上的所述漏极端子，由此需要翻转所述低侧芯片和所述高侧芯片，以便将所述芯片的所述第一侧端子附接到所述中心平板区域的所述焊盘。
9.一种用于制造封装晶体管器件的方法，其包括：
提供包括多个平板部位的低级硅即l-g-Si的晶圆，每个部位被配置成在第一平面中具有顶部的脊部，所述脊部构成凹部，所述凹部包括在与所述第一平面间隔开深度的第二平面中的凹陷的中心区域；
在第二硅表面上形成第二绝缘层，覆盖所有平板部位；
在所述第二绝缘层上沉积至少一层金属层；
在每个平板部位处图案化所述金属层，在所述中心部位部分中形成与晶体管的端子匹配的多个焊盘，并将所述金属保持在所述脊部上作为端子；
在所图案化的金属层上沉积钝化材料层，覆盖所有平板部位；
在每个平板部位处，从所述脊部上的所述端子并从所述中心部分中的所述焊盘中去除钝化层，以暴露下面的金属，同时在斜面上和所述焊盘之间保留未被去除的所述钝化材料；
提供包括晶体管的多个芯片，所述晶体管具有在第一芯片侧和相对的第二芯片侧上的端子；以及
将第一芯片侧的所述端子附接到每个平板部位的所述中心部分中的相应焊盘，使得所述相对的第二芯片侧的所述端子与构成每个中心部分的所述脊部的所述金属层共面，由此所述平板用作所述晶体管器件的封装。
10.根据权利要求9所述的方法，其进一步包括锯切所述l-g-Si晶圆以切单多个平板的过程，每个平板封装分立的晶体管器件。
11.根据权利要求10所述的方法，其中所述锯切的过程通过激光技术执行。
12.根据权利要求9所述的方法，其中所述金属层包括钛层、氮化钛层和铝层中的每个。
13.根据权利要求12所述的方法，其进一步包括沉积镍层，随后是在所述铝层上沉积最外的金层的过程。
14.一种用于制造封装晶体管器件的方法，其包括：
提供包括多个平板部位的低电阻率低级硅即l-g-Si的晶圆，每个部位被配置成在第一平面具有顶部的脊部，所述脊部构成凹部，所述凹部包括在与所述第一平面间隔开深度的第二平面中的凹陷中心区域；
在第二硅表面上形成第二绝缘层，覆盖所有平板部位；
在每个平板部位从与晶体管的某些端子匹配的选定焊盘中去除所述第二绝缘层，以暴露下面的低电阻率l-g-Si；
将至少一层金属沉积到所述第二绝缘层和所暴露的l-g-Si的所述焊盘上，覆盖所有平板部位；
在每个平板部位图案化所述金属层，在中心部分中形成与包括电源端子的晶体管的所述端子匹配的多个焊盘，并将所述金属保持在所述脊部上作为端子；
在所图案化的金属层上沉积一层钝化物，覆盖所有的平板部位；
在每个平板部位处，从所述脊部上的所述端子并从所述中心部分中的所述焊盘去除钝化层，以暴露下面的金属，同时在斜面上和所述焊盘之间保留未被去除的所述钝化材料；
提供多个芯片，其包括在第一芯片侧和相对的第二芯片侧上具有端子的晶体管，所述第一芯片侧的所述端子包括电源端子的子组；以及
将第一芯片侧的所述端子附接到每个平板部位的所述中心部分中的相应焊盘，将所述电源端子附接到暴露的l-g-Si的所述焊盘，使得所述相对的第二芯片侧的所述端子与构成每个中心部分的所述脊部的所述金属层共面，由此所述平板用作所述晶体管器件的封装。
15.根据权利要求14所述的方法，其进一步包括锯切所述l-g-Si晶圆以切单多个平板的过程，每个平板封装分立的电子系统。
16.一种用于制造封装的电子系统的方法，其包括：
提供包括多个平板部位的低级硅即l-g-Si的晶圆，每个部位被配置成构成凹部的脊部，所述凹部包括凹陷中心区域，所述脊部的顶部在第一平面中，并且所述中心区域在与所述第一平面隔开深度的第二平面中，每个部位的所述凹部和所述脊部被金属层覆盖；
将每个部位的所述金属层图案化成互连的焊盘和端子，所述中心区域中的所述焊盘与晶体管和电路的芯片端子匹配，所述脊部上的所述端子可操作为用于所述系统的端子；
提供第一组芯片和第二组芯片，所述第一组芯片包括具有在第一芯片侧和相对的第二芯片侧上的端子的晶体管，所述第二组芯片包括具有在所述第一芯片侧上的全部端子和空白的第二芯片侧的集成电路；以及
将所述第一芯片侧的所述端子附接到每个平板部位的所述中心区域中的相应焊盘，使得所述相对的第二芯片侧与构成每个中心区域的所述脊部共面，由此所述平板用作所述电子系统的封装。
17.根据权利要求16所述的方法，其进一步包括锯切所述l-g-Si晶圆以切单多个平板的过程，每个平板封装分立的电子系统。
CN201580059661.4A 2014-11-06 2015-11-06 用于嵌入式半导体芯片和功率转换器的硅封装 Active CN107078116B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/534,254 2014-11-06
US14/534,254 US9721860B2 (en) 2014-11-06 2014-11-06 Silicon package for embedded semiconductor chip and power converter
PCT/US2015/059626 WO2016073959A1 (en) 2014-11-06 2015-11-06 Silicon package for embedded semiconductor chip and power converter

Publications (2)

Publication Number Publication Date
CN107078116A CN107078116A (zh) 2017-08-18
CN107078116B true CN107078116B (zh) 2021-01-01

Family

ID=55909935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059661.4A Active CN107078116B (zh) 2014-11-06 2015-11-06 用于嵌入式半导体芯片和功率转换器的硅封装

Country Status (4)

Country Link
US (3) US9721860B2 (zh)
EP (1) EP3216053A4 (zh)
CN (1) CN107078116B (zh)
WO (1) WO2016073959A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050025B2 (en) 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
US10763193B2 (en) 2018-10-30 2020-09-01 Hamilton Sundstrand Corporation Power control modules
CN112956090A (zh) * 2018-11-01 2021-06-11 埃赛力达加拿大有限公司 用于侧面发射激光二极管的四方扁平无引线封装件
EP3944304A1 (en) * 2020-07-20 2022-01-26 Nexperia B.V. A semiconductor device and a method of manufacture
TWI800381B (zh) * 2022-05-19 2023-04-21 璦司柏電子股份有限公司 內建閘極驅動晶片的覆晶封裝功率電晶體模組

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036841A1 (de) * 2007-08-06 2009-02-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
US7504733B2 (en) 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
CN101478024B (zh) * 2009-01-09 2011-07-13 深圳市深华龙科技实业有限公司 Led硅封装单元
US20100230790A1 (en) 2009-03-12 2010-09-16 Advanced Analogic Technologies, Inc. Semiconductor Carrier for Multi-Chip Packaging
US8358014B2 (en) * 2009-05-28 2013-01-22 Texas Instruments Incorporated Structure and method for power field effect transistor
US8354303B2 (en) 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US8994048B2 (en) * 2010-12-09 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration
US9165865B2 (en) 2011-04-07 2015-10-20 Texas Instruments Incorporated Ultra-thin power transistor and synchronous buck converter having customized footprint
US20140063744A1 (en) 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036841A1 (de) * 2007-08-06 2009-02-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
EP3216053A4 (en) 2018-07-11
CN107078116A (zh) 2017-08-18
US9721860B2 (en) 2017-08-01
US20170301595A1 (en) 2017-10-19
WO2016073959A1 (en) 2016-05-12
EP3216053A1 (en) 2017-09-13
US10121716B2 (en) 2018-11-06
US20160133534A1 (en) 2016-05-12
US20170301596A1 (en) 2017-10-19
US10062624B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
US9373571B2 (en) Integrating multi-output power converters having vertically stacked semiconductor chips
US11177246B2 (en) Photo-sensitive silicon package embedding self-powered electronic system
US10121716B2 (en) Silicon package for embedded semiconductor chip and power converter
US10109614B2 (en) Silicon package for embedded electronic system having stacked semiconductor chips
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
CN108305837B (zh) 生产半导体器件的方法
US9355942B2 (en) Gang clips having distributed-function tie bars
US10453830B2 (en) Integrated III-V device and driver device units and methods for fabricating the same
US10153220B2 (en) Silicon package having electrical functionality by embedded passive components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant