CN113505559A - 一种三值理想通用压控忆阻器电路模型 - Google Patents

一种三值理想通用压控忆阻器电路模型 Download PDF

Info

Publication number
CN113505559A
CN113505559A CN202110895510.XA CN202110895510A CN113505559A CN 113505559 A CN113505559 A CN 113505559A CN 202110895510 A CN202110895510 A CN 202110895510A CN 113505559 A CN113505559 A CN 113505559A
Authority
CN
China
Prior art keywords
pin
multiplier
operational amplifier
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110895510.XA
Other languages
English (en)
Other versions
CN113505559B (zh
Inventor
张章
许傲
李超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intelligent Manufacturing Institute of Hefei University Technology
Original Assignee
Intelligent Manufacturing Institute of Hefei University Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intelligent Manufacturing Institute of Hefei University Technology filed Critical Intelligent Manufacturing Institute of Hefei University Technology
Priority to CN202110895510.XA priority Critical patent/CN113505559B/zh
Publication of CN113505559A publication Critical patent/CN113505559A/zh
Application granted granted Critical
Publication of CN113505559B publication Critical patent/CN113505559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种三值理想通用压控忆阻器电路模型，涉及电路设计技术领域，采用运算放大器、乘法器、电阻和电容设计了三值忆阻器电路模型，首先由运算放大器U1完成积分运算，通过乘法器U2、运算放大器U3构成磁通量产生电路，由乘法器U4、运算放大器U5完成除法运算，随后通过乘法器U6、乘法器U7、运算放大器U8构成电导产生电路，最后通过乘法器U9、运算放大器U10得到电流量，可用于多值数字逻辑运算、神经网络电路等领域的应用研究。

Description

一种三值理想通用压控忆阻器电路模型
技术领域
本发明涉及电路设计技术领域，具体为一种三值理想通用压控忆阻器电路模型。
背景技术
1971年，蔡少棠教授首次提出了忆阻器的概念，并将其称为可以与电阻、电容、电感相并列的第四种电路元件，2008年，惠普实验室的研究人员利用TiO2材料制造了第一个物理忆阻器实物模型，在外部偏置驱动下具有双态开关效应，证明了忆阻器的存在。
近年来的研究表明，相对于二值忆阻器，多值忆阻器在数字逻辑电路、神经网络中具有更加广阔的应用前景，但是目前的研究大多还是基于忆阻器的双值连续特性，没有针对多值理想通用型忆阻器的理论建模和电路仿真器设计，因此，设计构建一种三值理想通用压控忆阻器电路模型具有十分重要的意义。
发明内容
针对现有技术的不足，本发明提供了一种三值理想通用压控忆阻器电路模型，解决了背景技术中提到的问题。
为实现以上目的，本发明通过以下技术方案予以实现：一种三值理想通用压控忆阻器电路模型，包括数学模型，且数学模型为
Figure BDA0003197621850000011
其中i和v是忆阻器的电流和电压，x是忆阻器的内部状态变量，G(x)是忆阻器的电导值，g(x)为忆阻器的内部状态变量x对磁通量
Figure BDA0003197621850000012
的导数；
具体电路结构是通过运算放大器U1对输入电压V进行积分得到
Figure BDA0003197621850000013
项，随后通过乘法器U2得到
Figure BDA0003197621850000014
项，接着通过运算放大器U3实现加法运算，将磁通量加上初始值，由乘法器U4、运算放大器U5实现除法运算得到内部状态变量x，通过乘法器U6、乘法器U7、运算放大器U8得到电导值，由乘法器U9、运算放大器U10得到电流量；
所述运算放大器U1、运算放大器U3采用LF347BD，运算放大器U5、运算放大器U8、运算放大器U10采用THS3001CD，乘法器U2、乘法器U4、乘法器U6、乘法器U7、乘法器U9采用AD633JN。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述运算放大器U1的第一引脚与电容C的一端、乘法器U2的第一引脚连接，运算放大器U1的第二引脚与电容C的一端、电阻R1的一端连接，电阻R1的另外一端作为输入电压端，运算放大器U1的第三引脚接地，运算放大器U1的第11引脚接电源VCC，运算放大器U1的第四引脚接电源VEE。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述乘法器U2的第二引脚、第四引脚和第六引脚接地，乘法器U2的第三引脚接电压V1，乘法器U2的第七引脚连接电阻R2的一端，乘法器U2的第五引脚接电源VEE，乘法器U2的第八引脚接电源VCC。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述运算放大器U3的第三引脚接电阻R4的一端、接电阻R3的一端和电阻R2的一端，电阻R3的另一端接电压V2，电阻R4的另一端接地，运算放大器U3的第二引脚接电阻R5的一端和电阻R6的一端，电阻R5的另外一端接地，运算放大器U3的第一引脚接电阻R6的另外一端和乘法器U4的第一引脚，运算放大器U3的第四引脚接电源VCC，运算放大器U3的第11引脚接电源VEE。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述乘法器U4的第二引脚、第四引脚和第六引脚接地，乘法器U4的第三引脚接运算放大器U5的第六引脚，乘法器U4的第七引脚接电阻R7的一端，乘法器U4的第五引脚接电源VEE，乘法器U4的第八引脚接电源VCC。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述运算放大器U5的第三引脚接电阻R9的一端，电阻R9的另外一端接地，运算放大器U5的第二引脚接电阻R7的另一端，接电阻R8的一端，电阻R8的另一端接电压V3，运算放大器U5的第六引脚接乘法器U6的第一引脚和第三引脚，接乘法器U7的第一引脚和第三引脚，运算放大器U5的第四引脚接电源VEE，运算放大器U5的第七引脚接电源VCC。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述乘法器U6的第二引脚和第四引脚接电压V4，乘法器U6的第六引脚接地，乘法器U6的第七引脚接电阻R10的一端，乘法器U6的第五引脚接电压VEE，乘法器U6的第八引脚接电压VCC。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述乘法器U7的第二引脚、第四引脚和第六引脚接地，乘法器U7的第七引脚接电阻R11的一端，乘法器U7的第五引脚接电压VEE，乘法器U7的第八引脚接电压VCC。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述运算放大器U8的第三引脚接电阻R10的另一端、电阻R11的另一端，运算放大器U8的第二引脚接电阻R12的一端和电阻R13的一端，电阻R12的另一端接地；运算放大器U8的第六引脚接电阻R13的另一端、乘法器U9的第三引脚，运算放大器U8的第四引脚接电源VEE，运算放大器U8的第七引脚接电源VCC。
如上述的三值理想通用压控忆阻器电路模型，其中，优选的是，所述乘法器U9的第一引脚作为输入电压端，乘法器U9的第二引脚、第四引脚和第六引脚接地，乘法器U9的第七引脚接电阻R14的一端，乘法器U9的第五引脚接电压VEE，乘法器U9的第八引脚接电压VCC；
所述运算放大器U10的第三引脚接电阻R14的另一端，运算放大器U10的第二引脚接电阻R15的一端和电阻R16的一端，电阻R15的另一端接地，运算放大器U10的第六引脚接电阻R16的另一端，同时输出最终电流量，运算放大器U10的第四引脚接电源VEE，运算放大器U10的第七引脚接电源VCC。
本发明与现有技术相比具备以下有益效果：
1、本发明采用基础电路元件和有源器件，结构清晰明了、方便实现。
2、本发明首先构建了三值忆阻器的数学模型，从理论上证明了三值忆阻器的有效性，随后通过搭建实际电路实现了三值忆阻器的紧致滞回曲线。与二值忆阻器相比，该模型更适用于数字逻辑、神经网络领域的研究与应用。
附图说明
图1为本发明三值忆阻器电路仿真器的原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种三值理想通用压控忆阻器电路模型，包括数学模型，且数学模型为
Figure BDA0003197621850000041
其中i和v是忆阻器的电流和电压，x是忆阻器的内部状态变量，G(x)是忆阻器的电导值，g(x)为忆阻器的内部状态变量x对磁通量
Figure BDA0003197621850000042
的导数；
如图1所示，具体电路结构是通过运算放大器U1对输入电压V进行积分得到
Figure BDA0003197621850000051
项，随后通过乘法器U2得到
Figure BDA0003197621850000052
项，接着通过运算放大器U3实现加法运算，将磁通量加上初始值，由乘法器U4、运算放大器U5实现除法运算得到内部状态变量x，通过乘法器U6、乘法器U7、运算放大器U8得到电导值，由乘法器U9、运算放大器U10得到电流量；
运算放大器U1、运算放大器U3采用LF347BD，运算放大器U5、运算放大器U8、运算放大器U10采用THS3001CD，乘法器U2、乘法器U4、乘法器U6、乘法器U7、乘法器U9采用AD633JN。
运算放大器U1的第一引脚与电容C的一端、乘法器U2的第一引脚连接，运算放大器U1的第二引脚与电容C的一端、电阻R1的一端连接，电阻R1的另外一端作为输入电压端，运算放大器U1的第三引脚接地，运算放大器U1的第11引脚接电源VCC，运算放大器U1的第四引脚接电源VEE，运算放大器U1与电阻R1和电容C构成积分运算电路，对输入电压V进行积分，可得U1第一引脚上的电压：
Figure BDA0003197621850000053
乘法器U2的第二引脚、第四引脚和第六引脚接地，乘法器U2的第三引脚接电压V1，乘法器U2的第七引脚连接电阻R2的一端，乘法器U2的第五引脚接电源VEE，乘法器U2的第八引脚接电源VCC，乘法器U2将运算放大器U1得到的
Figure BDA0003197621850000054
和V1电压进行相乘，得到
Figure BDA0003197621850000055
项，即乘法器U2的第七引脚输出为：
Figure BDA0003197621850000056
运算放大器U3的第三引脚接电阻R4的一端、接电阻R3的一端和电阻R2的一端，电阻R3的另一端接电压V2，电阻R4的另一端接地，运算放大器U3的第二引脚接电阻R5的一端和电阻R6的一端，电阻R5的另外一端接地，运算放大器U3的第一引脚接电阻R6的另外一端和乘法器U4的第一引脚，运算放大器U3的第四引脚接电源VCC，运算放大器U3的第11引脚接电源VEE，运算放大器U3与电阻R3、电阻R2、电阻R4、电阻R5、电阻R6组成同相加法器，将
Figure BDA0003197621850000061
加上V2初始值，即运算放大器U3第一引脚的输出电压为：
Figure BDA0003197621850000062
乘法器U4的第二引脚、第四引脚和第六引脚接地，乘法器U4的第三引脚接运算放大器U5的第六引脚，乘法器U4的第七引脚接电阻R7的一端，乘法器U4的第五引脚接电源VEE，乘法器U4的第八引脚接电源VCC，乘法器U4与运算放大器U5、电阻R7、电阻R8、电阻R9组成除法电路，用于得到忆阻器内部状态变量x，即得到运算放大器U5第六引脚的输出电压：
Figure BDA0003197621850000063
运算放大器U5的第三引脚接电阻R9的一端，电阻R9的另外一端接地，运算放大器U5的第二引脚接电阻R7的另一端，接电阻R8的一端，电阻R8的另一端接电压V3，运算放大器U5的第六引脚接乘法器U6的第一引脚和第三引脚，接乘法器U7的第一引脚和第三引脚，运算放大器U5的第四引脚接电源VEE，运算放大器U5的第七引脚接电源VCC。
乘法器U6的第二引脚和第四引脚接电压V4，乘法器U6的第六引脚接地，乘法器U6的第七引脚接电阻R10的一端，乘法器U6的第五引脚接电压VEE，乘法器U6的第八引脚接电压VCC，乘法器U6用于将内部状态变量x倍乘，即乘法器U6第七引脚的输出电压为：
Figure BDA0003197621850000064
乘法器U7的第二引脚、第四引脚和第六引脚接地，乘法器U7的第七引脚接电阻R11的一端，乘法器U7的第五引脚接电压VEE，乘法器U7的第八引脚接电压VCC，乘法器U7用于得到内部状态变量x与自身的乘积，即乘法器U7第七引脚的输出电压为：
Figure BDA0003197621850000071
运算放大器U8的第三引脚接电阻R10的另一端、电阻R11的另一端，运算放大器U8的第二引脚接电阻R12的一端和电阻R13的一端，电阻R12的另一端接地，运算放大器U8的第六引脚接电阻R13的另一端、乘法器U9的第三引脚，运算放大器U8的第四引脚接电源VEE，运算放大器U8的第七引脚接电源VCC，运算放大器U8与电阻R10、电阻R11、电阻R12、电阻R13组成同相加法器，用于产生忆阻器电导，即运算放大器U8第六引脚的输出电压为：
Figure BDA0003197621850000072
乘法器U9的第一引脚作为输入电压端，乘法器U9的第二引脚、第四引脚和第六引脚接地，乘法器U9的第七引脚接电阻R14的一端，乘法器U9的第五引脚接电压VEE，乘法器U9的第八引脚接电压VCC，乘法器U9用于将输入激励电压V与电导G相乘，即乘法器U9第七引脚输出电压：
Figure BDA0003197621850000073
运算放大器U10的第三引脚接电阻R14的另一端，运算放大器U10的第二引脚接电阻R15的一端和电阻R16的一端，电阻R15的另一端接地，运算放大器U10的第六引脚接电阻R16的另一端，同时输出最终电流量，运算放大器U10的第四引脚接电源VEE，运算放大器U10的第七引脚接电源VCC，运算放大器U10用于将乘法器U9的输出电压扩大10倍，得到最终的输出电流，即运算放大器U10第六引脚电压：
Figure BDA0003197621850000074
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种三值理想通用压控忆阻器电路模型，其特征在于：包括数学模型，且数学模型为
Figure FDA0003197621840000011
其中i和v是忆阻器的电流和电压，x是忆阻器的内部状态变量，G(x)是忆阻器的电导值，g(x)为忆阻器的内部状态变量x对磁通量
Figure FDA0003197621840000012
的导数；
具体电路结构是通过运算放大器U1对输入电压V进行积分得到
Figure FDA0003197621840000013
项，随后通过乘法器U2得到
Figure FDA0003197621840000014
项，接着通过运算放大器U3实现加法运算，将磁通量加上初始值，由乘法器U4、运算放大器U5实现除法运算得到内部状态变量x，通过乘法器U6、乘法器U7、运算放大器U8得到电导值，由乘法器U9、运算放大器U10得到电流量；
所述运算放大器U1、运算放大器U3采用LF347BD，运算放大器U5、运算放大器U8、运算放大器U10采用THS3001CD，乘法器U2、乘法器U4、乘法器U6、乘法器U7、乘法器U9采用AD633JN。
2.根据权利要求1所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述运算放大器U1的第一引脚与电容C的一端、乘法器U2的第一引脚连接，运算放大器U1的第二引脚与电容C的一端、电阻R1的一端连接，电阻R1的另外一端作为输入电压端，运算放大器U1的第三引脚接地，运算放大器U1的第11引脚接电源VCC，运算放大器U1的第四引脚接电源VEE。
3.根据权利要求2所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述乘法器U2的第二引脚、第四引脚和第六引脚接地，乘法器U2的第三引脚接电压V1，乘法器U2的第七引脚连接电阻R2的一端，乘法器U2的第五引脚接电源VEE，乘法器U2的第八引脚接电源VCC。
4.根据权利要求3所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述运算放大器U3的第三引脚接电阻R4的一端、接电阻R3的一端和电阻R2的一端，电阻R3的另一端接电压V2，电阻R4的另一端接地，运算放大器U3的第二引脚接电阻R5的一端和电阻R6的一端，电阻R5的另外一端接地，运算放大器U3的第一引脚接电阻R6的另外一端和乘法器U4的第一引脚，运算放大器U3的第四引脚接电源VCC，运算放大器U3的第11引脚接电源VEE。
5.根据权利要求4所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述乘法器U4的第二引脚、第四引脚和第六引脚接地，乘法器U4的第三引脚接运算放大器U5的第六引脚，乘法器U4的第七引脚接电阻R7的一端，乘法器U4的第五引脚接电源VEE，乘法器U4的第八引脚接电源VCC。
6.根据权利要求5所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述运算放大器U5的第三引脚接电阻R9的一端，电阻R9的另外一端接地，运算放大器U5的第二引脚接电阻R7的另一端，接电阻R8的一端，电阻R8的另一端接电压V3，运算放大器U5的第六引脚接乘法器U6的第一引脚和第三引脚，接乘法器U7的第一引脚和第三引脚，运算放大器U5的第四引脚接电源VEE，运算放大器U5的第七引脚接电源VCC。
7.根据权利要求6所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述乘法器U6的第二引脚和第四引脚接电压V4，乘法器U6的第六引脚接地，乘法器U6的第七引脚接电阻R10的一端，乘法器U6的第五引脚接电压VEE，乘法器U6的第八引脚接电压VCC。
8.根据权利要求7所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述乘法器U7的第二引脚、第四引脚和第六引脚接地，乘法器U7的第七引脚接电阻R11的一端，乘法器U7的第五引脚接电压VEE，乘法器U7的第八引脚接电压VCC。
9.根据权利要求8所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述运算放大器U8的第三引脚接电阻R10的另一端、电阻R11的另一端，运算放大器U8的第二引脚接电阻R12的一端和电阻R13的一端，电阻R12的另一端接地，运算放大器U8的第六引脚接电阻R13的另一端、乘法器U9的第三引脚，运算放大器U8的第四引脚接电源VEE，运算放大器U8的第七引脚接电源VCC。
10.根据权利要求9所述一种三值理想通用压控忆阻器电路模型，其特征在于：所述乘法器U9的第一引脚作为输入电压端，乘法器U9的第二引脚、第四引脚和第六引脚接地，乘法器U9的第七引脚接电阻R14的一端，乘法器U9的第五引脚接电压VEE，乘法器U9的第八引脚接电压VCC；
所述运算放大器U10的第三引脚接电阻R14的另一端，运算放大器U10的第二引脚接电阻R15的一端和电阻R16的一端，电阻R15的另一端接地，运算放大器U10的第六引脚接电阻R16的另一端，同时输出最终电流量，运算放大器U10的第四引脚接电源VEE，运算放大器U10的第七引脚接电源VCC。
CN202110895510.XA 2021-08-05 2021-08-05 一种三值理想通用压控忆阻器电路模型 Active CN113505559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110895510.XA CN113505559B (zh) 2021-08-05 2021-08-05 一种三值理想通用压控忆阻器电路模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110895510.XA CN113505559B (zh) 2021-08-05 2021-08-05 一种三值理想通用压控忆阻器电路模型

Publications (2)

Publication Number Publication Date
CN113505559A true CN113505559A (zh) 2021-10-15
CN113505559B CN113505559B (zh) 2024-03-29

Family

ID=78015108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110895510.XA Active CN113505559B (zh) 2021-08-05 2021-08-05 一种三值理想通用压控忆阻器电路模型

Country Status (1)

Country Link
CN (1) CN113505559B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150220484A1 (en) * 2012-10-22 2015-08-06 China University Of Mining And Technology Memristor linear modeling method for switched reluctance motor
WO2016029616A1 (zh) * 2014-08-31 2016-03-03 王忠林 基于五项最简混沌系统的无平衡点四维超混沌系统及模拟电路
CN109766643A (zh) * 2019-01-16 2019-05-17 杭州电子科技大学 三值忆阻器的电路模型
CN209168107U (zh) * 2019-01-16 2019-07-26 杭州电子科技大学 一种三值忆阻器的电路模型
CN110598371A (zh) * 2019-10-30 2019-12-20 滨州学院 一种三值局部有源忆阻器仿真器
CN111079365A (zh) * 2019-12-12 2020-04-28 杭州电子科技大学 一种反正切三角函数忆阻器电路模型
CN111400880A (zh) * 2020-03-09 2020-07-10 杭州电子科技大学 基于LTspice模型的阈值型三值忆阻器实现方法
AU2020101600A4 (en) * 2020-07-31 2020-09-10 Binzhou University A Method of Constructing Meminductor and Realizing the Circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150220484A1 (en) * 2012-10-22 2015-08-06 China University Of Mining And Technology Memristor linear modeling method for switched reluctance motor
WO2016029616A1 (zh) * 2014-08-31 2016-03-03 王忠林 基于五项最简混沌系统的无平衡点四维超混沌系统及模拟电路
CN109766643A (zh) * 2019-01-16 2019-05-17 杭州电子科技大学 三值忆阻器的电路模型
CN209168107U (zh) * 2019-01-16 2019-07-26 杭州电子科技大学 一种三值忆阻器的电路模型
CN110598371A (zh) * 2019-10-30 2019-12-20 滨州学院 一种三值局部有源忆阻器仿真器
CN111079365A (zh) * 2019-12-12 2020-04-28 杭州电子科技大学 一种反正切三角函数忆阻器电路模型
CN111400880A (zh) * 2020-03-09 2020-07-10 杭州电子科技大学 基于LTspice模型的阈值型三值忆阻器实现方法
AU2020101600A4 (en) * 2020-07-31 2020-09-10 Binzhou University A Method of Constructing Meminductor and Realizing the Circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王光义;沈书航;刘公致;李付鹏;: "基于忆阻器的乘法器电路设计", 电子与信息学报, no. 04 *
胡体玲;: "基于电流控制传输器的通用忆阻器模拟电路", 杭州电子科技大学学报(自然科学版), no. 05 *

Also Published As

Publication number Publication date
CN113505559B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
CN105681021B (zh) 一种三维广义耗散Hamilton系统的混沌电路
CN110245421B (zh) 一种对数绝对值局部有源忆阻器电路模型
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN108846165B (zh) 一种四阶局部有源忆阻器电路模型
CN106160998B (zh) 一种三阶非自治的非线性混沌电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN108234106A (zh) 一种基于忆阻器的隐藏Lü系统超混沌信号源电路
CN110222451B (zh) 三阶绝对值局部有源忆阻器电路模型
CN113505559A (zh) 一种三值理想通用压控忆阻器电路模型
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN109766643B (zh) 三值忆阻器的电路模型
CN111079365A (zh) 一种反正切三角函数忆阻器电路模型
CN108718190B (zh) 一种指数型局部有源忆阻器仿真器
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN109033602B (zh) 一种四次三维忆阻电路系统及实现电路
Sebawe Abdalla et al. Statistical properties of the even binomial state
CN112134680B (zh) 一种基于磁控忆阻器的混沌电路
CN206835110U (zh) 新型四维分数阶超混沌信号发生器
CN109743154B (zh) 一种忆阻指数混沌系统的电路模型
Ramadan et al. Performance analysis of a new variable step-size LMS algorithm with error nonlinearities
CN107506525A (zh) 一种忆感器的构建方法及其应用
CN111079363B (zh) 一种双曲正弦型忆阻器电路模型
CN110728102B (zh) 一种多稳态忆感器模拟电路
Månson Classical limit of the Heisenberg model
CN205247388U (zh) 忆容器仿真器的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant