CN113497087A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN113497087A
CN113497087A CN202110115263.7A CN202110115263A CN113497087A CN 113497087 A CN113497087 A CN 113497087A CN 202110115263 A CN202110115263 A CN 202110115263A CN 113497087 A CN113497087 A CN 113497087A
Authority
CN
China
Prior art keywords
wiring
contact electrode
conductive layer
width
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110115263.7A
Other languages
English (en)
Other versions
CN113497087B (zh
Inventor
大出裕之
野田光太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113497087A publication Critical patent/CN113497087A/zh
Application granted granted Critical
Publication of CN113497087B publication Critical patent/CN113497087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

实施方式提供能够适当地制造的半导体存储装置。实施方式的半导体存储装置具备沿第一方向排列的第一布线～第五布线和设于它们之间的多个存储器单元。另外，该半导体存储装置具备：第一接触件电极，配置于第一布线与第五布线之间，沿第一方向延伸，并电连接于第一布线以及第五布线；第二接触件电极，配置于第一接触件电极与第五布线之间，沿第一方向延伸，并电连接于第一布线以及第五布线；以及第三接触件电极，配置于第二接触件电极与第五布线之间，沿第一方向延伸，并电连接于第一布线以及第五布线。第二接触件电极在第二方向上的宽度比第一接触件电极在第二方向上的宽度大，且比第三接触件电极在第二方向上的宽度大。

Description

半导体存储装置
相关申请
本申请享受以日本专利申请2020－049030号(申请日：2020年3月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本实施方式涉及半导体存储装置。
背景技术
已知有一种半导体存储装置，其具备第一布线、与该第一布线交叉的第二布线、以及设于这些第一布线以及第二布线的交叉部的存储器单元。
发明内容
本发明将要解决的课题在于提供能够适当地制造的半导体存储装置。
一个实施方式的半导体存储装置具备：基板；第一布线，在与基板的表面交叉的第一方向上与基板分离地配置，并沿与第一方向交叉的第二方向延伸；第二布线，配置于基板与第一布线之间；第三布线，配置于基板与第二布线之间，沿第二方向延伸；第四布线，配置于基板与第三布线之间；以及第五布线，配置于基板与第四布线之间，沿第二方向延伸。另外，该半导体存储装置具备连接于第一布线以及第二布线的第一存储器单元、连接于第二布线以及第三布线的第二存储器单元、连接于第三布线以及第四布线的第三存储器单元、以及连接于第四布线以及第五布线的第四存储器单元。另外，该半导体存储装置具备：第一接触件电极，配置于第一布线与第五布线之间，沿第一方向延伸，电连接于第一布线以及第五布线；第二接触件电极，配置于第一接触件电极与第五布线之间，沿第一方向延伸，电连接于第一布线以及第五布线；以及第三接触件电极，配置于第二接触件电极与第五布线之间，沿第一方向延伸，电连接于第一布线以及第五布线。第二接触件电极在第二方向上的宽度比第一接触件电极在第二方向上的宽度大，且比第三接触件电极在第二方向上的宽度大。
一个实施方式的半导体存储装置具备：基板；第一布线，在与基板的表面交叉的第一方向上与基板分离地配置，并沿与第一方向交叉的第二方向延伸；第二布线，配置于基板与第一布线之间；第三布线，配置于基板与第二布线之间，沿第二方向延伸；第四布线，配置于基板与第三布线之间；以及第五布线，配置于基板与第四布线之间，沿第二方向延伸。另外，该半导体存储装置具备连接于第一布线以及第二布线的第一存储器单元、连接于第二布线以及第三布线的第二存储器单元、连接于第三布线以及第四布线的第三存储器单元、以及连接于第四布线以及第五布线的第四存储器单元。另外，该半导体存储装置具备：第六布线，配置于基板与第五布线之间；第一接触件电极，配置于第一布线与第六布线之间，沿第一方向延伸，电连接于第一布线以及第六布线；第二接触件电极，配置于第一接触件电极与第六布线之间，沿第一方向延伸，电连接于第一布线以及第六布线；以及第三接触件电极，配置于第五布线与第六布线之间，沿第一方向延伸，电连接于第五布线以及第六布线。第二接触件电极在第二方向上的宽度比第一接触件电极在第二方向上的宽度大。
附图说明
图1是表示第一实施方式的半导体存储装置的一部分的构成的示意性的电路图。
图2是表示该半导体存储装置的一部分的构成的示意性的立体图。
图3是表示该半导体存储装置的一部分的构成的示意性的俯视图。
图4是图3的R所示的部分的示意性的放大图。
图5是沿A－A′线将图3所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图6是沿B－B′线将图3所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图7是图5以及图6的一部分所对应的示意性的剖面图。
图8A是图4的一部分所对应的示意性的放大图。
图8B是图4的一部分所对应的示意性的放大图。
图8C是图4的一部分所对应的示意性的放大图。
图8D是图4的一部分所对应的示意性的放大图。
图9A是沿E0－E0′线将图8A所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图9B是沿F0－F0′线将图8A所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图9C是图8A的一部分所对应的示意性的放大图。
图10A是沿E1－E1′线将图8B所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图10B是沿F1－F1′线将图8B所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图10C是图8B的一部分所对应的示意性的放大图。
图11A是沿E2－E2′线将图8C所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图11B是沿F2－F2′线将图8C所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图11C是图8C的一部分所对应的示意性的放大图。
图12A是沿E3－E3′线将图8D所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图12B是沿F3－F3′线将图8D所示的构造切断并沿箭头的方向观察的示意性的剖面图。
图12C是图8D的一部分所对应的示意性的放大图。
图13是表示比较例的半导体存储装置的一部分的构成的示意性的剖面图。
图14是用于对比较例的半导体存储装置进行说明的示意性的剖面图。
图15是用于对比较例的半导体存储装置进行说明的示意性的剖面图。
图16是用于对第一实施方式的半导体存储装置进行说明的示意性的剖面图。
图17是用于对该半导体存储装置进行说明的示意性的剖面图。
图18是用于对该半导体存储装置进行说明的示意性的剖面图。
图19是用于对该半导体存储装置进行说明的示意性的剖面图。
图20是用于对第二实施方式的半导体存储装置进行说明的示意性的剖面图。
图21是用于对该半导体存储装置进行说明的示意性的剖面图。
图22是用于对该半导体存储装置进行说明的示意性的俯视图。
图23是用于对该半导体存储装置进行说明的示意性的剖面图。
图24是用于对该半导体存储装置进行说明的示意性的俯视图。
图25是用于对变形例的半导体存储装置进行说明的示意性的剖面图。
附图标记说明
100…基板，BL0、BL1、BL2…位线，WL0、WL1…字线，MC…存储器单元，BLC0、BLC1…位线接触件，WLC0、WLC1…字线接触件，V00、V01、V02、V03、V10、V11、V12、V13、V21、V22、V23、V31、V32、V42…接触件电极。
具体实施方式
接下来，参照附图详细地说明实施方式的半导体存储装置。另外，以下的实施方式只是一个例子，并不是以限定本发明的意图示出。
另外，在本说明书中，将与基板的表面平行的规定的方向称作X方向，将与基板的表面平行且与X方向垂直的方向称作Y方向，将与基板的表面垂直的方向称作Z方向。
另外，在本说明书中，将沿着规定的面的方向称作第一方向，将沿该规定的面且与第一方向交叉的方向称作第二方向，将与该规定的面交叉的方向称作第三方向。这些第一方向、第二方向以及第三方向可以与X方向、Y方向以及Z方向中的某一个对应，也可以不对应。
另外，在本说明书中，“上”、“下”等的表现以基板为基准。例如将沿上述Z方向离开基板的朝向称作上，将沿Z方向接近基板的朝向称作下。另外，在对于某一构成称作下表面、下端的情况下，指的是该构成的基板侧的面、端部，在称作上表面、上端的情况下，指的是该构成的与基板相反的一侧的面、端部。另外，将与X方向或者Y方向交叉的面称作侧面等。
以下，参照附图，对实施方式的半导体存储装置的电路构成进行说明。另外，以下的附图是示意性的，为了方便说明，有时省略一部分的构成。
[第一实施方式]
[电路构成]
首先，参照图1以及图2，对第一实施方式的半导体存储装置的电路构成进行说明。图1是表示该半导体存储装置的一部分的构成的示意性的电路图。图2是表示该半导体存储装置的一部分的构成的示意性的立体图。
本实施方式的半导体存储装置具备存储器单元阵列MCA和控制存储器单元阵列MCA的周边电路PC。
存储器单元阵列MCA例如如图2所示那样，具备沿Z方向排列的存储器簇(mat)MM0～MM3。
存储器簇MM0具备沿X方向排列并沿Y方向延伸的多个位线BL0、沿Y方向排列并沿X方向延伸的多个字线WL0、以及与位线BL0以及字线WL0对应地沿X方向以及Y方向排列的多个存储器单元MC。
存储器簇MM1具备沿Y方向排列并沿X方向延伸的多个字线WL0、沿X方向排列并沿Y方向延伸的多个位线BL1、以及与字线WL0以及位线BL1对应地沿X方向以及Y方向排列的多个存储器单元MC。
存储器簇MM2具备沿X方向排列并沿Y方向延伸的多个位线BL1、沿Y方向排列并沿X方向延伸的多个字线WL1、以及与位线BL1以及字线WL1对应地沿X方向以及Y方向排列的多个存储器单元MC。
存储器簇MM3具备沿Y方向排列并沿X方向延伸的多个字线WL1、沿X方向排列并沿Y方向延伸的多个位线BL2、以及与字线WL1以及位线BL2对应地沿X方向以及Y方向排列的多个存储器单元MC。
存储器单元MC例如如图1所示，具备阴极EC、阳极EA、电阻变化元件VR以及非线性元件NO。阴极EC连接于位线BL0、BL1、BL2中的某一个。阳极EA连接于字线WL0、WL1中的某一个。
位线BL0、BL2共同地连接于位线接触件BLC0，经由位线接触件BLC0连接于周边电路PC。位线BL1连接于位线接触件BLC1，经由位线接触件BLC1连接于周边电路PC。
字线WL0连接于字线接触件WLC0，经由字线接触件WLC0连接于周边电路PC。字线WL1连接于字线接触件WLC1，经由字线接触件WLC1连接于周边电路PC。
周边电路PC例如具备使电源电压等降压而向电压供给线输出的降压电路、使选择地址所对应的位线BL0、BL1、BL2以及字线WL0、WL1与对应的电压供给线导通的选择电路、根据位线BL0、BL1、BL2的电压或者电流而输出0或者1的数据的读出放大器电路、以及控制它们的定序器等。
[构造]
接下来，参照图3～图12C，对本实施方式的半导体存储装置的构造进行说明。
图3是表示本实施方式的半导体存储装置的构成的示意性的俯视图。图4是图3的R所示的部分的示意性的放大图。图5是沿A－A′线将图3所示的构造切断并沿箭头的方向观察的示意性的剖面图。图6是沿B－B′线将图3所示的构造切断并沿箭头的方向观察的示意性的剖面图。
如图3所示，本实施方式的半导体存储装置具备基板100。基板100例如是硅(Si)等的半导体基板。在基板100设置有存储器区域MA以及周边区域PA。另外，如图5以及图6所示，在基板100的表面设有电路层200。电路层200包含构成上述周边电路PC的一部分的多个晶体管Tr以及布线。另外，在电路层200的上方设有存储器单元阵列MCA。如图3所示，存储器单元阵列MCA沿X方向以及Y方向以矩阵状排列。另外，如图4所示，在Y方向上相邻的两个存储器单元阵列MCA之间设有位线接合(hookup)区域BLHU0或者位线接合区域BLHU1。另外，在X方向上相邻的两个存储器单元阵列MCA之间设有字线接合区域WLHU0或者字线接合区域WLHU1。
[存储器簇MM0的构成]
图7的(a)是与图5的C所示的部分对应的示意性的放大图。图7的(b)是与图6的D所示的部分对应的示意性的放大图。
如图7的(a)以及图7的(b)所示，存储器簇MM0包含导电层301、阻挡(barrier)导电层302、电极层303、硫族元素层304、电极层305、阻挡导电层306、硫族元素层307、阻挡导电层308、电极层309、阻挡导电层310、以及导电层311。
导电层301设于在电路层200设置的绝缘层204的上表面。导电层301沿Y方向延伸，作为位线BL0的一部分发挥功能。导电层301例如包含钨(W)等。
阻挡导电层302设于导电层301的上表面。阻挡导电层302沿Y方向延伸，作为位线BL0的一部分发挥功能。阻挡导电层302例如包含氮化钨(WN)等。
电极层303设于阻挡导电层302的上表面。电极层303作为存储器单元MC的阴极EC发挥功能。电极层303例如包含氮化碳(CN)等。
硫族元素层304设于电极层303的上表面。硫族元素层304作为非线性元件NO发挥功能。例如在硫族元素层304被施加了比规定的阈值低的电压的情况下，硫族元素层304为高电阻状态。若对硫族元素层304施加的电压达到规定的阈值，则硫族元素层304成为低电阻状态，流经硫族元素层304的电流增大多个数量级。若对硫族元素层304施加的电压低于规定的电压一定的时间，则硫族元素层304再次成为高电阻状态。
硫族元素层304例如包含至少1种以上的硫族元素。硫族元素层304例如可以具有作为包含硫族元素的化合物的硫族化合物。另外，硫族元素层304也可以包含从由B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sb构成的组中选择的至少1种元素。
另外，这里所说的硫族元素指的是属于周期表的第16族的元素中的除去氧(O)以外的元素。硫族元素例如包含硫磺(S)、硒(Se)、碲(Te)等。
电极层305设于硫族元素层304的上表面。电极层305作为连接于电阻变化元件VR以及非线性元件NO的电极发挥功能。电极层305例如包含碳(C)等。
阻挡导电层306设于电极层305的上表面。阻挡导电层306例如包含氮化钨(WN)等。
硫族元素层307设于阻挡导电层306的上表面。硫族元素层307作为电阻变化元件VR发挥功能。硫族元素层307例如具备结晶区域以及相变化区域。相变化区域设于比结晶区域靠阴极侧。相变化区域通过熔融温度以上的加热与迅速的冷却而成为非晶体状态(复位状态：高电阻状态)。另外，相变化区域通过比熔融温度低且比结晶化温度高的温度的过热和缓慢的冷却而成为结晶状态(置位状态：低电阻状态)。
硫族元素层307例如至少包含1种以上的硫族元素。硫族元素层307例如可以包含作为包含硫族元素的化合物的硫族化合物。硫族元素层307例如也可以是GeSbTe、GeTe、SbTe、SiTe等。另外，硫族元素层307也可以包含从锗(Ge)、锑(Sb)以及碲(Te)中选择的至少1种元素。
阻挡导电层308设于硫族元素层307的上表面。阻挡导电层308例如包含氮化钨(WN)等。
电极层309设于阻挡导电层308的上表面。电极层309作为存储器单元MC的阳极EA发挥功能。电极层309例如包含碳(C)等。
阻挡导电层310设于电极层309的上表面。阻挡导电层310沿X方向延伸，作为字线WL0的一部分发挥功能。阻挡导电层310例如包含氮化钨(WN)等。
导电层311设于阻挡导电层310的上表面。导电层311沿X方向延伸，作为字线WL0的一部分发挥功能。导电层311例如包含钨(W)等。
[存储器簇MM1的构成]
存储器簇MM1包含导电层401、阻挡导电层402、电极层403、硫族元素层404、电极层405、阻挡导电层406、硫族元素层407、阻挡导电层408、电极层409、阻挡导电层410、以及导电层411。
导电层401设于存储器簇MM0中的导电层311的上表面。导电层401沿X方向延伸，作为字线WL0的一部分发挥功能。导电层401例如包含钨(W)等。
阻挡导电层402设于导电层401的上表面。阻挡导电层402沿X方向延伸，作为字线WL0的一部分发挥功能。阻挡导电层402例如包含氮化钨(WN)等。
电极层403设于阻挡导电层402的上表面。电极层403作为存储器单元MC的阳极EA发挥功能。电极层403例如包含氮化碳(CN)等。
硫族元素层404设于电极层403的上表面。硫族元素层404与硫族元素层304相同，作为非线性元件NO发挥功能。硫族元素层404例如包含与硫族元素层304相同的材料。
电极层405设于硫族元素层404的上表面。电极层405作为与电阻变化元件VR以及非线性元件NO连接的电极发挥功能。电极层405例如包含碳(C)等。
阻挡导电层406设于电极层405的上表面。阻挡导电层406例如包含氮化钨(WN)等。
硫族元素层407设于阻挡导电层406的上表面。硫族元素层407与硫族元素层307相同，作为电阻变化元件VR发挥功能。硫族元素层407例如包含与硫族元素层307相同的材料。
阻挡导电层408设于硫族元素层407的上表面。阻挡导电层408例如包含氮化钨(WN)等。
电极层409设于阻挡导电层408的上表面。电极层409作为存储器单元MC的阴极EC发挥功能。电极层409例如包含碳(C)等。
阻挡导电层410设于电极层409的上表面。阻挡导电层410沿Y方向延伸，作为位线BL1的一部分发挥功能。阻挡导电层410例如包含氮化钨(WN)等。
导电层411设于阻挡导电层410的上表面。导电层411沿Y方向延伸，作为位线BL1的一部分发挥功能。导电层411例如包含钨(W)等。
[存储器簇MM2的构成]
存储器簇MM2与存储器簇MM0相同地构成。但是，存储器簇MM2中的导电层301设于存储器簇MM1中的导电层411的上表面而非设置在电路层200所设置的绝缘层204的上表面。另外，存储器簇MM2中的导电层301以及阻挡导电层302并非作为位线BL0而是作为位线BL1的一部分发挥功能。另外，存储器簇MM2中的阻挡导电层310以及导电层311并非作为字线WL0而是作为字线WL1的一部分发挥功能。
[存储器簇MM3的构成]
存储器簇MM3与存储器簇MM1相同地构成。但是，存储器簇MM3中的导电层401设于存储器簇MM2中的导电层311的上表面而非存储器簇MM0中的导电层311的上表面。另外，存储器簇MM3中的导电层401以及阻挡导电层402并非作为字线WL0而是作为字线WL1的一部分发挥功能。另外，存储器簇MM2中的阻挡导电层410以及导电层411并非作为位线BL1而是作为位线BL2的一部分发挥功能。
[字线接合区域WLHU0的构成]
如图8A所示，在字线接合区域WLHU0设有与在X方向上相邻的两个存储器单元阵列MCA对应的多个字线WL0的一部分。这多个字线WL0沿X方向延伸，并沿Y方向排列。
另外，如图8A所示，在字线接合区域WLHU0设有沿X方向以及Y方向排列的多个字线接触件WLC0。如图5所示，多个字线WL0经由这多个字线接触件WLC0连接于电路层200中的晶体管Tr。在图8A的例子中，从Y方向的一侧数起，第3nA(nA是自然数)个字线WL0所连接的多个字线接触件WLC0的X方向的位置、第3nA+1个字线WL0所连接的多个字线接触件WLC0的X方向的位置、以及第3nA+2个字线WL0所连接的多个字线接触件WLC0的X方向的位置相互不同。
如图9A所示，字线接触件WLC0具备设于电路层200的接触件电极V00和设于存储器簇MM0所对应的高度位置的接触件电极V10。
接触件电极V00例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V00沿Z方向延伸，经由设于下方的接触件电极SV(图5)而连接于周边电路PC。接触件电极V00的上表面的高度位置与存储器簇MM0中的导电层301的下表面的高度位置一致。
接触件电极V10例如具备氮化钛等阻挡导电层和钨等金属层的层叠膜。接触件电极V10沿Z方向延伸，在下端连接于接触件电极V00的上表面。另外，在上端连接于存储器簇MM0中的阻挡导电层310的下表面。接触件电极V10的上表面的高度位置与存储器簇MM0中的阻挡导电层310的下表面的高度位置一致。
在图9C中，将字线WL0的Y方向的宽度设为WWL0Y，将在Y方向上相邻的两个字线WL0间的距离设为DWL0Y。在图9C的例子中，接触件电极V00的Y方向的宽度WV00Y比WWL0Y+2DWL0Y大。另外，接触件电极V10的Y方向的宽度WV10Y比WWL0Y大，比WWL0Y+2DWL0Y小。另外，例如在图9B所示的例子中，接触件电极V10的上端部V10c的Y方向的宽度与字线WL0的Y方向的宽度(图9C的WWL0Y)一致。但是，也有接触件电极V10的上端部V10c的Y方向的宽度比字线WL0的Y方向的宽度(图9C的WWL0Y)小的情况。另外，在图9C的例子中，接触件电极V00的X方向的宽度WV00X为与Y方向的宽度WV00Y相同的程度。另外，接触件电极V10的X方向的宽度WV10X比接触件电极V10的Y方向的宽度WV10Y大，比接触件电极V00的X方向的宽度WV00X小。
[字线接合区域WLHU1的构成]
如图8B所示，在字线接合区域WLHU1设有与在X方向上相邻的两个存储器单元阵列MCA对应的多个字线WL1的一部分。这多个字线WL1沿X方向延伸，沿Y方向排列。
另外，如图8B所示，在字线接合区域WLHU1设有沿X方向以及Y方向排列的多个字线接触件WLC1。如图5所示，多个字线WL1经由这多个字线接触件WLC1而连接于电路层200中的晶体管Tr。在图8B的例子中，从Y方向的一侧数起，第3nB(nB是自然数)个字线WL1所连接的多个字线接触件WLC1的X方向的位置、第3nB+1个字线WL0所连接的多个字线接触件WLC1的X方向的位置、以及第3nB+2个字线WL1所连接的多个字线接触件WLC1的X方向的位置相互不同。
如图10A所示，字线接触件WLC1具备设于电路层200的接触件电极V01、设于存储器簇MM0所对应的高度位置的接触件电极V11、设于存储器簇MM1所对应的高度位置的接触件电极V21、以及设于存储器簇MM2所对应的高度位置的接触件电极V31。
接触件电极V01例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V01沿Z方向延伸，经由设于下方的接触件电极SV(图5)而连接于周边电路PC。接触件电极V01的上表面的高度位置与存储器簇MM0中的导电层301的下表面的高度位置一致。
接触件电极V11例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V11沿Z方向延伸，在下端连接于接触件电极V01的上表面。接触件电极V11的上表面的高度位置与存储器簇MM0中的阻挡导电层310的下表面的高度位置一致。
接触件电极V21例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V21沿Z方向延伸，在下端连接于接触件电极V11的上表面。接触件电极V21的上表面的高度位置与存储器簇MM1中的阻挡导电层410的下表面的高度位置一致。
接触件电极V31例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V31沿Z方向延伸，在下端连接于接触件电极V21的上表面。另外，在上端连接于存储器簇MM2中的阻挡导电层310的下表面。接触件电极V31的上表面的高度位置与存储器簇MM2中的阻挡导电层310的下表面的高度位置一致。
在图10C中，将字线WL1的Y方向的宽度设为WWL1Y，将在Y方向上相邻的两个字线WL1间的距离设为DWL1Y。在图10C的例子中，接触件电极V01、V11、V21的Y方向的宽度WV21Y比WWL1Y+2DWL1Y大。另外，接触件电极V31的Y方向的宽度WV31Y比WWL1Y大，比WWL1Y+2DWL1Y小。另外，例如在图10B所示的例子中，接触件电极V31的上端部V31c的Y方向的宽度与字线WL1的Y方向的宽度(图10C的WWL1Y)一致。但是，也有接触件电极V31的上端部V31c的Y方向的宽度比字线WL1的Y方向的宽度(图10C的WWL1Y)小的情况。另外，在图10C的例子中，接触件电极V01、V11、V21的X方向的宽度WV21X为与Y方向的宽度WV21Y相同的程度。另外，接触件电极V31的X方向的宽度WV31X比接触件电极V31的Y方向的宽度WV31Y大，比接触件电极V01、V11、V21的X方向的宽度WV21X小。
[位线接合区域BLHU0的构成]
如图8C所示，在位线接合区域BLHU0设有与在Y方向上相邻的两个存储器单元阵列MCA对应的多个位线BL0、BL2的一部分。这多个位线BL0、BL2沿Y方向延伸，沿X方向排列。
另外，如图8C所示，在位线接合区域BLHU0设有沿X方向以及Y方向排列的多个位线接触件BLC0。如图6所示，多个位线BL0、BL2经由这多个位线接触件BLC0而连接于电路层200中的晶体管Tr。在图8C的例子中，从X方向的一侧数起，第3nC(nC是自然数)个位线BL0、BL2所连接的多个位线接触件BLC0的Y方向的位置、第3nC+1个位线BL0、BL2所连接的多个位线接触件BLC0的Y方向的位置、以及第3nC+2个位线BL0、BL2所连接的多个位线接触件BLC0的Y方向的位置相互不同。
如图11A所示，位线接触件BLC0具备设于电路层200的接触件电极V02、设于存储器簇MM0所对应的高度位置的接触件电极V12、设于存储器簇MM1所对应的高度位置的接触件电极V22、设于存储器簇MM2所对应的高度位置的接触件电极V32、以及设于存储器簇MM3所对应的高度位置的接触件电极V42。
接触件电极V02例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V02沿Z方向延伸，经由设于下方的接触件电极SV(图6)而连接于周边电路PC。另外，在上端连接于存储器簇MM0中的导电层301的下表面。接触件电极V02的上表面的高度位置与存储器簇MM0中的导电层301的下表面的高度位置一致。
接触件电极V12例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V12沿Z方向延伸，在下端连接于阻挡导电层302的上表面。接触件电极V12的上表面的高度位置与存储器簇MM0中的阻挡导电层310的下表面的高度位置一致。
接触件电极V22例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V22沿Z方向延伸，在下端连接于接触件电极V12的上表面。接触件电极V22的上表面的高度位置与存储器簇MM1中的阻挡导电层410的下表面的高度位置一致。
接触件电极V32例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V32沿Z方向延伸，在下端连接于接触件电极V22的上表面。接触件电极V32的上表面的高度位置与存储器簇MM2中的阻挡导电层310的下表面的高度位置一致。
接触件电极V42例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V42沿Z方向延伸，在下端连接于接触件电极V32的上表面。另外，在上端连接于存储器簇MM3中的阻挡导电层410的下表面。接触件电极V42的上表面的高度位置与存储器簇MM3中的阻挡导电层410的下表面的高度位置一致。
在图11C中，将位线BL0、BL2的X方向的宽度设为WBL2X，将在X方向上相邻的两个位线BL0、BL2间的距离设为DBL2X。在图11C的例子中，接触件电极V22、V32的X方向的宽度WV32X比WBL2X+2DBL2X大。另外，接触件电极V12、V42的X方向的宽度WV42X比WBL2X大，比WBL2X+2DBL2X小。另外，例如在图11B所示的例子中，接触件电极V42的上端部V42c的X方向的宽度与位线BL0、BL2的X方向的宽度(图11C的WBL2X)一致。但是，也有接触件电极V42的上端部V42c的X方向的宽度比位线BL0、BL2的X方向的宽度(图11C的WBL2X)小的情况。另外，在图11C的例子中，接触件电极V22、V32的Y方向的宽度WV32Y为与X方向的宽度WV32X相同的程度。另外，接触件电极V12、V42的Y方向的宽度WV42Y比接触件电极V42的X方向的宽度WV42X大，比接触件电极V22、V32的Y方向的宽度WV32Y小。
[位线接合区域BLHU1的构成]
如图8D所示，在位线接合区域BLHU1设有与在Y方向上相邻的两个存储器单元阵列MCA对应的多个位线BL1的一部分。这多个位线BL1沿Y方向延伸，沿X方向排列。
如图8D所示，在位线接合区域BLHU1设有沿X方向以及Y方向排列的多个位线接触件BLC1。如图6所示，多个位线BL1经由这多个位线接触件BLC1而连接于电路层200中的晶体管Tr。在图8D的例子中，从X方向的一侧数起，第3nD(nD是自然数)个位线BL1所连接的多个位线接触件BLC1的Y方向的位置、第3nD+1个位线BL1所连接的多个位线接触件BLC1的Y方向的位置、以及第3nD+2个位线BL1所连接的多个位线接触件BLC1的Y方向的位置相互不同。
如图12A所示，位线接触件BLC1具备设于电路层200的接触件电极V03、设于存储器簇MM0所对应的高度位置的接触件电极V13、以及设于存储器簇MM1所对应的高度位置的接触件电极V23。
接触件电极V03例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V03沿Z方向延伸，经由设于下方的接触件电极SV(图6)而连接于周边电路PC。接触件电极V03的上表面的高度位置与存储器簇MM0中的导电层301的下表面的高度位置一致。
接触件电极V13例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V13沿Z方向延伸，在下端连接于接触件电极V03的上表面。接触件电极V13的上表面的高度位置与存储器簇MM0中的阻挡导电层310的下表面的高度位置一致。
接触件电极V23例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V23沿Z方向延伸，在下端连接于接触件电极V13的上表面。另外，在上端连接于存储器簇MM1中的阻挡导电层410的下表面。接触件电极V23的上表面的高度位置与存储器簇MM1中的阻挡导电层410的下表面的高度位置一致。
在图12C中，将位线BL1的X方向的宽度设为WBL1X，将在X方向上相邻的两个位线BL1间的距离设为DBL1X。在图12C的例子中，接触件电极V03、V13的X方向的宽度WV13X比WBL1X+2DBL1X大。另外，接触件电极V23的X方向的宽度WV23X比WBL1X大，比WBL1X+2DBL1X小。另外，例如在图12B所示的例子中，接触件电极V23的上端部V23c的X方向的宽度与位线BL1的X方向的宽度(图12C的WBL1X)一致。但是，也有接触件电极V23的上端部V23c的X方向的宽度比位线BL1的X方向的宽度(图12C的WBL1X)小的情况。另外，在图12C的例子中，接触件电极V03、V13的Y方向的宽度WV13Y为与X方向的宽度WV13X相同的程度。另外，接触件电极V23的Y方向的宽度WV23Y比接触件电极V23的X方向的宽度WV23X大，比接触件电极V03、V13的Y方向的宽度WV13Y小。
[效果]
例如如参照图2所说明的那样，本实施方式的半导体存储装置具备沿Z方向排列的多个存储器簇MM0～MM3。另外，这多个存储器簇MM0～MM3具备沿Y方向延伸且沿X方向排列的多个位线BL0、BL1、BL2和沿X方向延伸且沿Y方向排列的多个字线WL0、WL1。
在具有这样的构成的半导体存储装置中，为了缩小电路面积，考虑将位线BL0与位线BL2连接。因此例如如图13所例示，也考虑利用沿Z方向延伸的单一的接触件电极V50来将位线BL0与位线BL2连接。
这里，在欲形成这样的接触件电极V50的情况下，例如如图14所例示的那样，需要形成将从存储器簇MM0所对应的高度位置到存储器簇MM3所对应的高度位置的绝缘层贯通的接触孔CH0。这里，出于细微化的观点，位线BL0、BL2的X方向的宽度以及间隔优选为较小。在这样的情况下，认为接触孔CH0的纵横比变大。若接触孔CH0的纵横比大，则例如如图15所例示的那样，有接触孔CH0未到达位线BL0的上表面的情况。另外，有X方向上的位置偏移的余量较小、不能适当地将位线BL0、BL2连接的情况。
因此，在本实施方式中，并非利用一个接触件电极将位线BL0、BL2连接，而是例如如参照图11A等说明的那样，利用多个接触件电极V12、V22、V32、V42将位线BL0、BL2连接。根据这样的构成，在形成位线接触件BLC0时，无需形成纵横比大的接触孔CH0。
另外，在本实施方式中，例如如参照图11C说明的那样，将接触件电极V22、V32的X方向上的宽度形成为比接触件电极V12、V42的X方向的宽度大。根据这样的构成，能够增大X方向上的位置偏移的余量而适当地将位线BL0、BL2连接。另外，根据这样的构成，能够增大接触件电极V22、V32之间的接触面积而形成低电阻的位线接触件BLC0。
另外，在本实施方式中，例如如参照图11C说明的那样，将接触件电极V42的X方向上的宽度形成为比位线BL2的X方向的宽度大。根据这样的构成，能够减小接触件电极V42所对应的接触孔CH1的纵横比。
另外，在形成这样的接触件电极V42时，例如如图16所示，形成与位线BL2相比X方向的宽度更大的接触孔CH1。另外，如图17所示，在该接触孔CH1中形成接触件电极V42。另外，如图18所示，在该构造的上表面形成阻挡导电层410′以及导电层411′。另外，如图19所示，加工这些阻挡导电层410′以及导电层411′而形成位线BL2。另外，此时，去除接触件电极V42′的上端附近的一部分。
[第二实施方式]
接下来，参照图20～图24，对第二实施方式的半导体存储装置进行说明。图20以及图21是本实施方式的半导体存储装置的示意性的剖面图，分别示出了与图5以及图6对应的部分的剖面。另外，图20以及图21是示意性的图，并非表示各构成的具体构成的剖面。例如图21所示的布线D11、D12沿Y方向延伸，连接于沿Y方向排列的多个接触件电极SV。然而，如参照图22进行说明的那样，布线D11的与接触件电极SV的连接部以及沿Y方向延伸的部分有不在相同的YZ剖面中表示的情况。
如图20以及图21所示，本实施方式的半导体存储装置基本上构成为与第一实施方式的半导体存储装置相同。但是，本实施方式的半导体存储装置取代字线接合区域WLHU1以及位线接合区域BLHU0、BLHU1而具备字线接合区域WLHU1′以及位线接合区域BLHU0′、BLHU1′。
字线接合区域WLHU1′例如如图20所示，基本上构成为与字线接合区域WLHU1相同。但是，字线接合区域WLHU1′取代字线接触件WLC1而具备字线接触件WLC1′。字线接触件WLC1′基本上构成为与字线接触件WLC1相同。但是，字线接触件WLC1′取代接触件电极V11、V21、V31而具备接触件电极V31′。
接触件电极V31′例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V31′沿Z方向延伸，在下端连接于接触件电极V01的上表面。另外，在上端连接于存储器簇MM2中的阻挡导电层310的下表面。接触件电极V31′的上表面的高度位置与存储器簇MM2中的阻挡导电层310的下表面的高度位置一致。
位线接合区域BLHU1′例如如图21所示，基本上构成为与位线接合区域BLHU1相同。但是，位线接合区域BLHU1′取代位线接触件BLC1而具备位线接触件BLC1′。位线接触件BLC1′基本上构成为与位线接触件BLC1相同。但是，位线接触件BLC1′取代接触件电极V13、V23而具备接触件电极V23′。
接触件电极V23′例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V23′沿Z方向延伸，在下端连接于接触件电极V03的上表面。另外，在上端连接于存储器簇MM1中的阻挡导电层410的下表面。接触件电极V23′的上表面的高度位置与存储器簇MM1中的阻挡导电层410的下表面的高度位置一致。
接下来，参照图21～图23，对本实施方式的位线接合区域BLHU0′的构成进行说明。图22是表示位线接合区域BLHU0′的一部分的构成的示意性的俯视图。但是，在图22中省略了位线BL2。图23是沿G0－G0′将图22所示的构造切断并沿箭头的方向观察的示意性的剖面图。但是，在图22中，未省略位线BL2。
如图6所示，在第一实施方式中，在Y方向上相邻的两个存储器单元阵列MCA具备共用的位线BL0、BL2。
这里，如图21所示，在本实施方式中，在Y方向上相邻的两个存储器单元阵列MCA也具备共用的位线BL2。另一方面，在本实施方式中，在Y方向上相邻的两个存储器单元阵列MCA所对应的两个位线BL0在位线接合区域BLHU0′中被物理切断。另外，这两个位线BL0经由位线接触件BLC00以及电路层200中的布线D11、D12相互电导通。另外，这两个位线BL0经由位线接触件BLC00、电路层200中的布线D11、以及位线接触件BLC02而与位线BL2电导通。
如图22所示，在位线接合区域BLHU0′设有沿X方向以及Y方向排列的多个位线接触件BLC02。另外，如图22所示，在位线接合区域BLHU0′设有在Y方向上相邻的两个存储器单元阵列MCA所对应的多个位线BL0的一部分。这多个位线BL0沿Y方向延伸，沿X方向排列。另外，这多个位线BL0中的设于位线接触件BLC02所对应的位置的部分如上述那样被物理切断。另外，在这些位线BL0的切断部分附近设有连接于这些位线BL0的位线接触件BLC00和连接于这些位线接触件BLC00的布线D11、D12。
如图23所示，位线接触件BLC00具备接触件电极V02。另外，位线接触件BLC02具备接触件电极V32′与接触件电极V42。
接触件电极V32′例如具备氮化钛等阻挡导电层与钨等金属层的层叠膜。接触件电极V32′沿Z方向延伸，在下端连接于接触件电极SV的上表面。另外，在上端连接于接触件电极V42的下表面。接触件电极V32′的上表面的高度位置与存储器簇MM2中的阻挡导电层310的下表面的高度位置一致。
在图24中，将位线BL0、BL2的X方向的宽度设为WBL0X，将在X方向上相邻的两个位线BL0、BL2间的距离设为DBL0X。在图24的例子中，接触件电极V32′的X方向的宽度WV32X′比2WBL0X+DBL0X大。另外，接触件电极V42的X方向的宽度WV42X比WBL0X大，比WBL0X+2DBL0X小。另外，在图24的例子中，接触件电极V32′的Y方向的宽度WV32Y′为与X方向的宽度WV32X′相同的程度。另外，接触件电极V42的Y方向的宽度WV42Y比接触件电极V32′的Y方向的宽度WV32Y′小。
如图22所示，布线D11具备沿X方向延伸且沿Y方向排列的两个部分D111、沿X方向延伸且设于这两个部分D111之间的部分D112、以及沿Y方向延伸且与这两个部分D111以及部分D121连接的部分D113。如图23所示，部分D111分别经由接触件电极SV而连接于位线接触件BLC00中的接触件电极V02的下端。另外，部分D112经由接触件电极SV而连接于位线接触件BLC02中的接触件电极V32′的下端。
如图22所示，布线D12具备沿X方向延伸且沿Y方向排列的两个部分D121、以及沿Y方向延伸且与这两个部分D121连接的部分D122。如图23所示，部分D121分别经由接触件电极SV而连接于两个位线接触件BLC00中的接触件电极V02的下端。
[效果]
在本实施方式中，与位线BL2连接的位线接触件BL02包含接触件电极V32′，该接触件电极V32′的X方向上的宽度WV32X′(图24)比位线BL0、BL2的X方向上的宽度WBL0X(图24)大。因而，无需形成纵横比大的接触孔CH0。另外，能够形成低电阻的位线接触件BL02。
[其他实施方式]
以上，说明了第一实施方式以及第二实施方式的半导体存储装置。然而，这些实施方式的半导体存储装置只是例示，具体构成、动作等能够适当调整。
例如在第一实施方式以及第二实施方式中，位线接触件BLC0、BLC1、BLC00、BLC02等包含多个接触件电极。另外，字线接触件WLC0、WLC1等包含多个接触件电极。这里，构成位线接触件BLC0、BLC1、BLC00、BLC02等的接触件电极的数量等能够适当调整。例如图25所例示的位线接触件BLC02′中的接触件电极V32′不经由接触件电极SV而是直接连接于布线D11的一部分D112的上表面。
[其他]
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。

Claims (7)

1.一种半导体存储装置，具备：
基板；
第一布线，在与所述基板的表面交叉的第一方向上与所述基板分离地配置，并在与所述第一方向交叉的第二方向上延伸；
第二布线，配置于所述基板与所述第一布线之间；
第三布线，配置于所述基板与所述第二布线之间，在所述第二方向上延伸；
第四布线，配置于所述基板与所述第三布线之间；
第五布线，配置于所述基板与所述第四布线之间，在所述第二方向上延伸；
第一存储器单元，连接于所述第一布线以及所述第二布线；
第二存储器单元，连接于所述第二布线以及所述第三布线；
第三存储器单元，连接于所述第三布线以及所述第四布线；
第四存储器单元，连接于所述第四布线以及所述第五布线；
第一接触件电极，配置于所述第一布线与所述第五布线之间，在所述第一方向上延伸，电连接于所述第一布线以及所述第五布线；
第二接触件电极，配置于所述第一接触件电极与所述第五布线之间，在所述第一方向上延伸，电连接于所述第一布线以及所述第五布线；以及
第三接触件电极，配置于所述第二接触件电极与所述第五布线之间，在所述第一方向上延伸，电连接于所述第一布线以及所述第五布线，
所述第二接触件电极在所述第二方向上的宽度，大于所述第一接触件电极在所述第二方向上的宽度，且大于所述第三接触件电极在所述第二方向上的宽度。
2.根据权利要求1所述的半导体存储装置，
所述第一接触件电极在所述第二方向上的宽度，比所述第一接触件电极在与所述第一方向以及所述第二方向交叉的第三方向上的宽度大。
3.根据权利要求1或2所述的半导体存储装置，
所述第一接触件电极在与所述第一方向以及所述第二方向交叉的第三方向上的宽度，比所述第一布线在所述第三方向上的宽度大。
4.根据权利要求3所述的半导体存储装置，
所述第一接触件电极的所述第一方向的一端部连接于所述第一布线，
所述第一接触件电极的所述第一方向的一端部在所述第三方向上的宽度，为所述第一布线在所述第三方向上的宽度以下。
5.一种半导体存储装置，具备：
基板；
第一布线，在与所述基板的表面交叉的第一方向上与所述基板分离地配置，并在与所述第一方向交叉的第二方向上延伸；
第二布线，配置于所述基板与所述第一布线之间；
第三布线，配置于所述基板与所述第二布线之间，在所述第二方向上延伸；
第四布线，配置于所述基板与所述第三布线之间；
第五布线，配置于所述基板与所述第四布线之间，在所述第二方向上延伸；
第一存储器单元，连接于所述第一布线以及所述第二布线；
第二存储器单元，连接于所述第二布线以及所述第三布线；
第三存储器单元，连接于所述第三布线以及所述第四布线；
第四存储器单元，连接于所述第四布线以及所述第五布线；
第六布线，配置于所述基板与所述第五布线之间；
第一接触件电极，配置于所述第一布线与所述第六布线之间，在所述第一方向上延伸，电连接于所述第一布线以及所述第六布线；
第二接触件电极，配置于所述第一接触件电极与所述第六布线之间，在所述第一方向上延伸，电连接于所述第一布线以及所述第六布线；以及
第三接触件电极，配置于所述第五布线与所述第六布线之间，在所述第一方向上延伸，电连接于所述第五布线以及所述第六布线，
所述第二接触件电极在所述第二方向上的宽度，大于所述第一接触件电极在所述第二方向上的宽度。
6.根据权利要求5所述的半导体存储装置，具备：
第七布线，在所述第二方向上与所述第五布线分离地配置，并在所述第二方向上延伸；以及
第四接触件电极，配置于所述第七布线与所述第六布线之间，在所述第一方向上延伸，电连接于所述第七布线以及所述第六布线，
所述第二接触件电极在所述第二方向上设于所述第五布线与所述第七布线之间。
7.根据权利要求6所述的半导体存储装置，具备：
第八布线，在与所述第一方向以及所述第二方向交叉的第三方向上与所述第五布线相邻，并在所述第二方向上延伸；以及
第九布线，在所述第三方向上与所述第七布线相邻，并在所述第二方向上延伸，
所述第二接触件电极在所述第二方向上设于所述第八布线与所述第九布线之间。
CN202110115263.7A 2020-03-19 2021-01-28 半导体存储装置 Active CN113497087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-049030 2020-03-19
JP2020049030A JP2021150493A (ja) 2020-03-19 2020-03-19 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN113497087A true CN113497087A (zh) 2021-10-12
CN113497087B CN113497087B (zh) 2023-10-10

Family

ID=77746835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110115263.7A Active CN113497087B (zh) 2020-03-19 2021-01-28 半导体存储装置

Country Status (4)

Country Link
US (3) US11349073B2 (zh)
JP (1) JP2021150493A (zh)
CN (1) CN113497087B (zh)
TW (1) TWI770707B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711926B2 (en) * 2020-09-18 2023-07-25 Macronix International Co., Ltd. Memory array and memory structure

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
US9263501B1 (en) * 2014-09-30 2016-02-16 Kabushiki Kaisha Toshiba Memory device and method of manufacturing the same
US20160093674A1 (en) * 2014-09-30 2016-03-31 Kabushiki Kaisha Toshiba Memory device
US20160293841A1 (en) * 2015-03-30 2016-10-06 Kabushiki Kaisha Toshiba Memory device
US20160322375A1 (en) * 2015-04-30 2016-11-03 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
US9633741B1 (en) * 2016-03-23 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor memory device
CN107615482A (zh) * 2015-06-10 2018-01-19 索尼半导体解决方案公司 存储设备和存储系统
CN107818981A (zh) * 2016-09-07 2018-03-20 东芝存储器株式会社 半导体存储装置
CN108573959A (zh) * 2017-03-07 2018-09-25 东芝存储器株式会社 存储装置
US20190287989A1 (en) * 2018-03-13 2019-09-19 Toshiba Memory Corporation Semiconductor device
CN110277395A (zh) * 2018-03-13 2019-09-24 东芝存储器株式会社 存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026867A (ja) 2007-07-18 2009-02-05 Toshiba Corp 半導体集積回路装置
JP5550239B2 (ja) 2009-01-26 2014-07-16 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2011018838A (ja) 2009-07-10 2011-01-27 Hitachi Ulsi Systems Co Ltd メモリセル
JP4945619B2 (ja) 2009-09-24 2012-06-06 株式会社東芝 半導体記憶装置
JP5656192B2 (ja) * 2011-03-28 2015-01-21 株式会社Ｎｔｔドコモ ソフトマテリアルのマイクロアレイ作製方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
US9263501B1 (en) * 2014-09-30 2016-02-16 Kabushiki Kaisha Toshiba Memory device and method of manufacturing the same
US20160093674A1 (en) * 2014-09-30 2016-03-31 Kabushiki Kaisha Toshiba Memory device
US20160293841A1 (en) * 2015-03-30 2016-10-06 Kabushiki Kaisha Toshiba Memory device
US20160322375A1 (en) * 2015-04-30 2016-11-03 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
CN107615482A (zh) * 2015-06-10 2018-01-19 索尼半导体解决方案公司 存储设备和存储系统
US9633741B1 (en) * 2016-03-23 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor memory device
CN107818981A (zh) * 2016-09-07 2018-03-20 东芝存储器株式会社 半导体存储装置
CN108573959A (zh) * 2017-03-07 2018-09-25 东芝存储器株式会社 存储装置
US20190287989A1 (en) * 2018-03-13 2019-09-19 Toshiba Memory Corporation Semiconductor device
CN110277395A (zh) * 2018-03-13 2019-09-24 东芝存储器株式会社 存储装置

Also Published As

Publication number Publication date
US11889777B2 (en) 2024-01-30
TW202137412A (zh) 2021-10-01
CN113497087B (zh) 2023-10-10
US20240138274A1 (en) 2024-04-25
US20210296583A1 (en) 2021-09-23
JP2021150493A (ja) 2021-09-27
TWI770707B (zh) 2022-07-11
US11349073B2 (en) 2022-05-31
US20220263021A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
JP4554991B2 (ja) 相変換メモリ装置
KR101775248B1 (ko) 3차원 메모리 어레이 아키텍처
US7560724B2 (en) Storage device with reversible resistance change elements
US7453716B2 (en) Semiconductor memory device with stacked control transistors
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7943965B2 (en) Multi-bit phase-change memory device
US7259038B2 (en) Forming nonvolatile phase change memory cell having a reduced thermal contact area
US6774387B2 (en) Programmable resistance memory element
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US8173990B2 (en) Memory array with a selector connected to multiple resistive cells
US8686411B2 (en) Methods of self-aligned growth of chalcogenide memory access device
US20100123114A1 (en) Nonvolatile memory device
US20240138274A1 (en) Semiconductor memory device
US7365354B2 (en) Programmable resistance memory element and method for making same
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
CN111613724A (zh) 半导体存储装置
US10818730B2 (en) Semiconductor memory device
US20230403955A1 (en) Semiconductor memory device
KR20230162444A (ko) 상변화 재료를 포함하는 메모리 장치
TW202113823A (zh) 半導體記憶裝置
JP2023127115A (ja) 半導体記憶装置
KR20090110557A (ko) 상 변화 메모리 장치 및 그 형성 방법
CN112447902A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant