CN113488531A - P型氮化镓基器件、其欧姆接触系统、及其电极制备方法 - Google Patents

P型氮化镓基器件、其欧姆接触系统、及其电极制备方法 Download PDF

Info

Publication number
CN113488531A
CN113488531A CN202110795701.9A CN202110795701A CN113488531A CN 113488531 A CN113488531 A CN 113488531A CN 202110795701 A CN202110795701 A CN 202110795701A CN 113488531 A CN113488531 A CN 113488531A
Authority
CN
China
Prior art keywords
layer
gallium nitride
hydrogen
type gallium
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110795701.9A
Other languages
English (en)
Inventor
卢宏浩
唐楚滢
汪青
于洪宇
王祥
潘晓冬
杜方洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Shenzhen Zhixin Microelectronics Technology Co Ltd
Original Assignee
Southwest University of Science and Technology
Shenzhen Zhixin Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology, Shenzhen Zhixin Microelectronics Technology Co Ltd filed Critical Southwest University of Science and Technology
Priority to CN202110795701.9A priority Critical patent/CN113488531A/zh
Publication of CN113488531A publication Critical patent/CN113488531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例公开了一种P型氮化镓基器件、其欧姆接触系统、及其电极制备方法。该欧姆接触系统包括：P型氮化镓层以及位于所述P型氮化镓层一侧的电极，电极包括势垒层以及吸氢合金层；其中，势垒层的功函数大于预设功函数阈值，吸氢合金层的吸氢能力大于P型氮化镓中镁的吸氢能力。本发明实施例提供的P型氮化镓基器件的电极制备技术方案，用于P型氮化镓基器件的源极和漏极，既可以降低欧姆接触的势垒高度，同时还能减薄势垒厚度，并且还解决了接触系统的外扩散、退化等问题，提高了接触的稳定性，降低欧姆接触电阻率，提高了P型氮化镓基器件的性能。

Description

P型氮化镓基器件、其欧姆接触系统、及其电极制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种P型氮化镓基器件、其欧姆接触系统、及其电极制备方法。
背景技术
氮化镓(GaN)作为宽带隙(Eg＝3.39eV)材料的代表，具有优异的物理和化学性质，如击穿场强高，热导率大，电子饱和漂移速度快，化学稳定性好等。凭借这些优良的性质，GaN可以用来制造比硅(Si)更加耐高压、高温和高频的器件。20世纪90年代以来，人们已经开发了很多类型的Ⅲ-Ⅴ族氮化物基电子器件，例如发光二极管、激光二极管、异质结双极管、金属-半导体场效应管等。GaN器件的发展及生产使得P型GaN的欧姆接触成为一个研究焦点，欧姆接触是器件与外部电路连接的桥梁，进行电信号的传输。所以，不论是对于N型GaN器件还是P型GaN器件，人们都希望欧姆接触能够尽可能的小，这样能够降低能量的损耗。
在现有的P型GaN欧姆接触方案中，镍/金(Ni/Au)双层体系形成的欧姆接触系统最常使用，但Ni/Au双层体系也存在缺点，Au的内扩散造成反向特性变差，退火温度升到超过700℃时，漏电流明显增加，这是由于Au在高温下扩散到有源区，尤其在GaN材料有位错的地方发生内扩散。Au和镓(Ga)的电负性差大于Ni和Ga的电负性值，而Ni更容易发生氧化，因此，Ni会向外扩散，Au会向内扩散，形成Au-Ni固溶体和NiO。P型GaN/Au接触的肖特基势垒高度大于P型GaN/Ni接触的肖特基势垒高度，因此，在热处理过程中的扩散会降低Ni/Au组合的欧姆接触特性，提高欧姆接触阻值。
然而，目前P型GaN的高欧姆接触电阻率严重影响了器件的性能，因此，制备出低接触电阻率的P型GaN欧姆接触是十分有必要的。
发明内容
本发明提供一种P型氮化镓基器件、其欧姆接触系统、及其电极制备方法，以提供低接触电阻率的P型GaN欧姆接触。
第一方面，本发明实施例提供了一种P型氮化镓基器件的欧姆接触系统，包括：
P型氮化镓层以及位于所述P型氮化镓层一侧的电极；
所述电极包括势垒层以及吸氢合金层；其中，所述势垒层的功函数大于预设功函数阈值，所述吸氢合金层的吸氢能力大于所述P型氮化镓中镁的吸氢能力。
可选地，所述势垒层位于所述吸氢合金层朝向所述P型氮化镓层的一侧，所述势垒层为势垒合金层；或者，所述势垒层位于所述吸氢合金层背离所述P型氮化镓层的一侧；
沿垂直于所述P型氮化镓所在平面的方向，所述势垒层的厚度范围为5～50nm，所述吸氢合金层的厚度范围为5～50nm。
可选地，所述势垒层以及所述吸氢合金层位于同一层；
所述势垒层和所述吸氢合金层所在层的厚度范围为10～100nm。
可选地，所述势垒层的材料包括镍、钯、铂、锇、铜、铱、金中的至少一种；
所述吸氢合金层的材料包括钛、钽、铷、镧、银、锗、铅、锆、钒、铪中的至少两种。
可选地，所述欧姆接触系统还包括：
扩散阻挡层，位于所述势垒层以及所述吸氢合金层背离所述P型氮化镓层的一侧。
可选地，所述欧姆接触系统还包括：
帽层，位于所述势垒层以及所述吸氢合金层背离所述P型氮化镓层的一侧。
可选地，所述欧姆接触系统还包括：
重掺杂氮化镓层，位于所述势垒层以及所述吸氢合金层朝向所述P型氮化镓层的一侧；其中，所述重掺杂氮化镓层的掺杂浓度大于预设掺杂浓度阈值。
第二方面，本发明实施例还提供了一种P型氮化镓基器件，该半导体器件包括第一方面所述的任一P型氮化镓基器件的欧姆接触系统。
第三方面，本发明实施例还提供了一种P型氮化镓基器件的电极制备方法，包括：
在所述P型氮化镓层一侧设置覆盖层，并图案化所述覆盖层以裸露出电极设置区；
进行真空热处理；
沉积所述势垒层和所述吸氢合金层；
剥离所述覆盖层以及位于所述势垒层和所述吸氢合金层位于所述覆盖层上的部分。
可选地，所述沉积所述势垒层和所述吸氢合金层包括：
采用真空磁溅射沉积势垒层材料形成所述势垒层后，采用真空磁溅射沉积吸氢合金层材料形成所述吸氢合金层；或者，
采用真空磁溅射沉积所述吸氢合金层材料形成所述吸氢合金层后，采用真空磁溅射沉积所述势垒层材料形成所述势垒层；或者，
采用真空磁溅射同时沉积述吸氢合金层材料和所述势垒层材料形成所述势垒层和所述吸氢合金层。
本发明实施例提供的欧姆接触系统，通过设置势垒层的功函数大于预设功函数阈值(即势垒层采用高功函数材料)、以及设置吸氢合金层的吸氢能力大于P型GaN中镁的吸氢能力，使得高功函数材料与P型GaN形成欧姆接触，降低高功函数材料与P型GaN形成的肖特基势垒高度，同时，吸氢合金层可以发挥吸氢材料的优势，将P型GaN中的镁-氢(Mg-H)键中的H吸收出来，提高Mg的浓度，从而减少高功函数材料和P型GaN形成的肖特基势垒的厚度，如此，可降低欧姆接触系统的接触电阻率，解决现有的P型GaN欧姆接触系统的接触电阻率高的问题，实现降低P型GaN欧姆接触系统的接触电阻率，进而达到降低信号传输损耗的效果。
附图说明
图1是本发明实施例提供的一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图2是本发明实施例提供的一种器件的结构示意图；
图3是本发明实施例提供的另一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图4是本发明实施例提供的又一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图5是本发明实施例提供的再一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图6是本发明实施例提供的一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图7是本发明实施例提供的另一种P型氮化镓基器件的欧姆接触结构的结构示意图；
图8是本发明实施例提供的又一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图9是本发明实施例提供的再一种P型氮化镓基器件的欧姆接触系统的结构示意图；
图10是本发明实施例提供的一种电极制备方法的流程图；
图11是本发明实施例提供的一种裸露出电极设置区的结构示意图；
图12是本发明实施例提供的一种形成势垒层和吸氢合金层后的结构示意图；
图13是本发明实施例提供的另一种形成势垒层和吸氢合金层后的结构示意图；
图14是本发明实施例提供的又一种形成势垒层和吸氢合金层后的结构示意图；
图15是本发明实施例提供的一种剥离遮挡层以及其上势垒层和吸氢合金层后的结构示意图；
图16是本发明实施例提供的另一种剥离遮挡层以及其上势垒层和吸氢合金层后的结构示意图；
图17是本发明实施例提供的又一种剥离遮挡层以及其上势垒层和吸氢合金层后的结构示意图；
图18是本发明实施例提供的另一种器件的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
有鉴于背景技术中提到的问题，申请人经研究发现，P型GaN的欧姆接触的接触电阻率主要与两方面有关，一个是金属和P型GaN形成的肖特基势垒的高度，另一个是金属和P型GaN形成的肖特基势垒的厚度。其中，肖特基势垒的高度主要与金属的功函数有关，一般来说，金属的功函数越大，金属与P型GaN接触形成的肖特基势垒越低，载流子越容易进行热发射越过肖特基势垒，形成良好的欧姆接触。肖特基势垒的厚度主要与P型GaN的掺杂浓度有关，P型GaN的掺杂浓度越高，金属与P型GaN接触形成的肖特基势垒越薄，载流子越容易发生隧穿，穿过肖特基势垒，形成良好的欧姆接触。基于此，本发明实施例提供了一种欧姆接触系统。该欧姆接触系统包括：P型氮化镓层以及位于P型氮化镓层一侧的电极；电极包括势垒层以及吸氢合金层；其中，势垒层的功函数大于预设功函数阈值，吸氢合金层的吸氢能力大于P型氮化镓中镁的吸氢能力。采用上述技术方案，设置势垒层的功函数大于预设功函数阈值(即势垒层采用高功函数材料)、以及设置吸氢合金层的吸氢能力大于P型GaN中镁的吸氢能力，使得高功函数材料与P型GaN形成欧姆接触，降低高功函数材料与P型GaN形成的肖特基势垒高度，同时，吸氢合金层可以发挥吸氢材料的优势，将P型GaN中的Mg-H键中的H吸收出来，提高Mg的浓度，从而减少高功函数材料和P型GaN形成的肖特基势垒的厚度，如此，可降低欧姆接触系统的接触电阻率，解决现有的P型GaN欧姆接触系统的接触电阻率高的问题，实现降低P型GaN欧姆接触系统的接触电阻率，进而降低信号传输损耗的效果。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的一种P型氮化镓基器件的欧姆接触系统的结构示意图。图2是本发明实施例提供的一种器件的结构示意图。参见图1和图2，该欧姆接触系统包括：P型氮化镓层11以及位于P型氮化镓层11一侧的电极20；电极20包括势垒层21以及吸氢合金层22；其中，势垒层21的功函数大于预设功函数阈值，吸氢合金层22的吸氢能力大于P型氮化镓中镁的吸氢能力。
具体的，本申请所述的P型氮化镓基器件的欧姆接触系统应用在何种半导体器件上本领域技术人员可根据实际情况设置，此处不作限定。示例性的，如图2所示，该半导体器件还包括衬底和外延结构，外延结构包括该P型氮化镓层11，衬底13的材料示例性的可以包括蓝宝石、硅或碳化硅中的任意一种或两种的组合。本申请所述的P型氮化镓基器件的欧姆接触系统中的电极20为半导体器件的源极和漏极。需要说明的是，图1和后续的图18所示的器件中还可以包括其它本领域技术人员可知的结构或膜层，此处不作限定，本领域技术人员可根据实际情况设置。
具体的，势垒层21的材料、预设功函数阈值的具体值本领域技术人员可根据实际情况设置，此处不作限定。可选地，势垒层21的材料包括镍(Ni)、钯(Pd)、铂(Pt)、锇(Os)、铜(Cu)、铱(Ir)、金(Au)中的至少一种。可选地，预设功函数阈值为4.3ev。具体的，吸氢合金层22的材料本领域技术人员可根据实际情况设置，此处不作限定，吸氢合金层22中X-H(X为吸取H的元素)的形成焓比P型GaN中Mg-H的形成焓更负，即吸氢合金层22的吸氢能力大于P型GaN中镁的吸氢能力即可。可选地，吸氢合金层22的材料包括钛(Ti)、钽(Ta)、铷(Rb)、镧(La)、银(Ag)、锗(Ge)、铅(Pb)、锆(Zr)、钒(V)、铪(Hf)中的至少两种。
具体的，P型GaN中Mg-H键断裂后，能够提高Mg的激活率，增加P型GaN中载流子的浓度，载流子更容易发生隧穿，形成良好的欧姆接触。
可以理解的是，当势垒层21的功函数大于预设功函数阈值时表示势垒层21为高功函数材料，高功函数材料与P型GaN形成欧姆接触，可降低势垒层21与P型GaN形成的肖特基势垒的高度。当吸氢合金层22的吸氢能力大于P型GaN中Mg的吸氢能力时，吸氢合金层22比Mg更容易与H成键，能够将P型GaN中的Mg-H键的H吸收出来，提高Mg的浓度，增加P型GaN中载流子的浓度，载流子更容易发生隧穿，从而减少势垒层21与P型GaN形成的肖特基势垒的厚度。因此，通过设置欧姆接触系统包括功函数大于预设功函数阈值的势垒层21以及吸氢能力大于Mg的吸氢合金层22，既可降低肖特基势垒的高度，又可减小肖特基势垒的厚度，进而达到降低欧姆接触系统的接触电阻率的效果。
本发明实施例提供的欧姆接触系统，通过设置势垒层21的功函数大于预设功函数阈值(即势垒层21采用高功函数材料)、以及设置吸氢合金层22的吸氢能力大于P型GaN中镁的吸氢能力，使得高功函数材料与P型GaN形成欧姆接触，降低高功函数材料与P型GaN的肖特基势垒高度，同时，吸氢合金层22可以发挥吸氢材料的优势，将P型GaN中的Mg-H键中的H吸收出来，提高Mg的浓度，从而减少高功函数材料和P型GaN肖特基势垒的厚度，如此，可降低欧姆接触系统的接触电阻率，解决现有的P型GaN欧姆接触系统的接触电阻率高的问题，实现降低P型GaN欧姆接触系统的接触电阻率，进而降低信号传输损耗的效果。
具体的，势垒层21和吸氢合金层22的具体相对位置关系有多种，下面就典型示例进行说明。
继续参见图1，可选地，势垒层21位于吸氢合金层22朝向P型氮化镓层11的一侧，势垒层21为势垒合金层。
具体的，吸氢合金层22和势垒层21的厚度本领域技术人员可根据实际情况设置，此处不作限定。可选地，沿垂直于P型氮化镓所在平面的方向，势垒层21的厚度范围可以为5～50nm，吸氢合金层22的厚度范围可以为5～50nm。
可以理解的是，当吸氢合金层22的吸氢能力较强时，例如吸氢合金层22的材料包括Ti、Ta、Rb、La、Pb、Zr、V、Hf中的至少两种时，即使将势垒层21设置于吸氢合金层22朝向P型GaN的一侧，吸氢合金层22也能够将P型GaN中的Mg-H键的H吸收出来，提高Mg的浓度，增加P型GaN中载流子的浓度，同时，势垒层21与P型GaN直接接触，更有利于降低势垒层21与P型GaN形成的肖特基势垒的高度。
图3是本发明实施例提供的另一种P型氮化镓基器件的欧姆接触系统的结构示意图。参见图3，可选地，势垒层21位于吸氢合金层22背离P型氮化镓层11的一侧。
具体的，吸氢合金层22和势垒层21的厚度本领域技术人员可根据实际情况设置，此处不作限定。可选地，沿垂直于P型氮化镓所在平面的方向，势垒层21的厚度范围可以为5～50nm，吸氢合金层22的厚度范围可以为5～50nm。
可以理解的是，当吸氢合金层22的吸氢能力相对较弱，例如吸氢合金层22中的材料包括Ag或者Ge时，将势垒层21设置于吸氢合金层22背离P型氮化镓层11的一侧，吸氢合金层22和P型GaN之间的距离较短，吸氢合金层22更容易将P型GaN中的Mg-H键的H吸收出来，提高Mg的浓度，增加P型GaN中载流子的浓度，如此，更有利于降低欧姆接触的势垒厚度。
图4是本发明实施例提供的又一种P型氮化镓基器件的欧姆接触系统的结构示意图。参见图4可选地，势垒层21以及吸氢合金层22位于同一层。
这里所述的势垒层21以及吸氢合金层22位于同一层指的是，将势垒层21的材料以及吸氢合金层22的材料混合后设置在P型GaN背离衬底的一侧。如此，势垒层21和吸氢合金层22可通过同一道制备工序制备形成，有利于简化欧姆接触系统的制备工序，提高其制备效率，降低成本。
具体的，吸氢合金层22和势垒层21所在层的总厚度本领域技术人员可根据实际情况设置，此处不作限定。可选地，沿垂直于P型氮化镓所在平面的方向，势垒层21和吸氢合金层22所在层的厚度范围可以为10～100nm。
图5是本发明实施例提供的再一种P型氮化镓基器件的欧姆接触系统的结构示意图。图6是本发明实施例提供的一种P型氮化镓基器件的欧姆接触系统的结构示意图。参见图5和图6，可选地，该欧姆接触系统还包括：扩散阻挡层23，位于势垒层21以及吸氢合金层22背离P型氮化镓层11的一侧。
具体的，扩散阻挡层23的材料本领域技术人员可根据实际情况设置，此处不作限定。可选地，扩散阻挡层23的材料可以包括Pt、Pd等。
可选地，沿垂直于P型氮化镓所在平面的方向，扩散阻挡层23的厚度范围可以为5～50nm。
可以理解的是，通过设置欧姆接触系统包括阻挡层，可防止势垒层21和吸氢合金层22的原子向外扩散，进而避免扩散带来的欧姆接触阻值增大的问题，如此，有利于提高欧姆接触系统的稳定性。示例性的，如果存在势垒层21或吸氢合金层22容易发生原子向外扩散的问题，例如势垒层21包括Ni或吸氢合金层22包括Pd等时，则可以增加一层覆盖阻挡层来解决势垒层21或吸氢合金层22中发生原子扩散导致的欧姆接触不稳定的问题。
继续参见图5和图6，可选地，欧姆接触系统还包括：帽层24，位于势垒层21以及吸氢合金层22背离P型氮化镓层11的一侧。
可选地，沿垂直于P型氮化镓所在平面的方向，帽层24的厚度范围可以为50～100nm。
具体的，帽层24的材料本领域技术人员可根据实际情况设置，此处不作限定。可选地，帽层24的材料可以包括Au等稳定的元素。
可以理解的是，通过设置欧姆接触系统包括帽层24，可防止势垒层21和吸氢合金层22被氧化，进而避免由于势垒层21和吸氢合金层22氧化导致欧姆接触退化的问题。如果势垒层21或吸氢合金层22具有较强的氧化倾向，还可以设置欧姆接触系统包括多层帽层24，各层帽层24的材料可以相同也可以不同，此处不作限定。示例性的，如果存在势垒层21或吸氢合金层22具有很强的氧化倾向，例如势垒层21包括Cu或吸氢合金层22包括Ti、Ta、等时，则可以增加一层或多层的帽层24来解决势垒层21或吸氢合金层22氧化导致的欧姆接触退化的问题。
示例性的，图7是本发明实施例提供的另一种P型氮化镓基器件的欧姆接触结构的结构示意图。参见图7，该欧姆接触系统的势垒层21选用Pd，吸氢合金层22选用TaxTi1-x，扩散阻挡层23选用Pt，帽层24选用Au。首先，Pd是具有高功函数(5.22eV)的金属，相比其它低功函数的金属，其与P型GaN接触后形成的肖特基势垒更低，且能与P型GaN中的Ga发生反应，形成Pd-Ga，使得Ga向外扩散，形成Ga空位(VGa)，Ga空位的产生能够捕获电子，从而增加P型GaN的净空穴浓度，减少肖特基势垒厚度，进而降低欧姆接触的接触电阻率。并且，Pd对于Mg掺杂原子的激活也有帮助。其次，TaxTi1-x合金层的作用是用来吸取P型GaN中Mg-H键的H。由于Ti-H，Ta-H的形成焓比Mg-H的形成焓更负，因此在TaxTi1-x合金层的作用下，能够断裂P型GaN中的Mg-H键并抽走H，这使得Mg被激活，载流子的浓度变高，降低肖特基势垒厚度，进而降低欧姆接触的接触电阻率。此外，由两种金属构成的金属合金可以在P型GaN的附近产生大功函数金属合金，因此，也能产生更低接触的欧姆接触电阻率。再次，Pt作为扩散阻挡层23，不仅可以阻止P型GaN中N原子向外扩散形成N空位，以避免P型GaN变成N型GaN，Pt还可以促进P型GaN中Ga与Pd、TaxTi1-x的固相化学反应，产生Ga空位，以使防止金属(Pd)与P型GaN界面处的Ga空位浓度的降低，Pt还可以阻止Au向内扩散，防止了金属电极20材料(Au)扩散带来的肖特基势垒高度增加。最后，在最上层设置Au为帽层24，使得整个欧姆接触系统的总自由能减小，避免由于吸氢合金层22氧化导致欧姆接触退化，解决了吸氢合金层22易氧化造成的不稳定性问题，确保了系统的稳定性以及可靠性。可见，图6所示的欧姆接触系统，不仅降低了P型GaN欧姆接触的肖特基势垒的高度和厚度，还保证了接触的稳定性以及可靠性。预计图6所示的欧姆接触系统的电阻率可达到10-6Ω·cm2～10-7Ω·cm2，达到与P型GaN器件相同甚至更好的欧姆接触，使得P型GaN基器件能够满足人们的需求，促进微电子科技的进步。
示例性的，图7所示的P型氮化镓基器件的欧姆接触结构中，沿垂直于P型氮化镓所在平面的方向，电极20的厚度范围可以为65～200nm，势垒层21(Pd层)的厚度范围可以为5～50nm，吸氢合金层22(TaxTi1-x层)的厚度范围可以为5～50nm，扩散阻挡层23(Pt层)的厚度范围可以为5～50nm，帽层24(Au层)的厚度范围可以为50～100nm。在本发明中，电极的总厚度不能过厚，最好各层厚度相加后，电极的总厚度不超过200nm。电极过厚会导致非电极区域的金属不能完全剥离脱落。同时也不能过薄，过薄会导致造成电极的稳定性差。
图8是本发明实施例提供的又一种P型氮化镓基器件的欧姆接触系统的结构示意图。图9是本发明实施例提供的再一种P型氮化镓基器件的欧姆接触系统的结构示意图。参见图8和图9，可选地，欧姆接触系统还包括：重掺杂氮化镓层25，位于势垒层21以及吸氢合金层22朝向P型氮化镓层11的一侧；其中，重掺杂氮化镓层25的掺杂浓度大于预设掺杂浓度阈值。
具体的，预设掺杂浓度阈值的具体值本领域技术人员可根据实际情况设置，此处不作限定。示例性的，预设掺杂浓度阈值可以为1x1019cm2。
可选地，沿垂直于P型氮化镓所在平面的方向，重掺杂氮化镓层25的厚度范围可以为10～100nm。
具体的，当P型氮化镓基器件的欧姆接触结构包括P型氮化镓层11、势垒层21、吸氢合金层22、扩散阻挡层23、帽层24以及重掺杂氮化镓层25，且势垒层21和吸氢合金层22不位于同一层时，沿垂直于P型氮化镓所在平面的方向，电极20的厚度范围可以为75～200nm，重掺杂氮化镓层25的厚度范围可以为10～100nm，势垒层21的厚度范围可以为5～50nm，吸氢合金层22的厚度范围可以为5～50nm，扩散阻挡层23的厚度范围可以为5～50nm，帽层24的厚度范围可以为50～100nm。当P型氮化镓基器件的欧姆接触结构包括P型氮化镓层11、势垒层21、吸氢合金层22、扩散阻挡层23、帽层24以及重掺杂氮化镓层25，且势垒层21和吸氢合金层22位于同一层时，沿垂直于P型氮化镓所在平面的方向，电极20的厚度范围可以为75～200nm，重掺杂氮化镓层25的厚度范围可以为10～100nm，势垒层21和吸氢合金层22所在膜层的厚度范围可以为10～100nm，扩散阻挡层23的厚度范围可以为5～50nm，帽层24的厚度范围可以为50～100nm。在本发明中，电极的总厚度不能过厚，最好各层厚度相加后，电极的总厚度不超过200nm。电极过厚会导致非电极区域的金属不能完全剥离脱落。
可以理解的是，通过设置欧姆接触系统还包括重掺杂氮化镓层25，可以降低欧姆接触的势垒高度，从而降低欧姆接触电阻率。
基于同上的发明构思，本发明实施例还提供了一种器件，该器件包括上述所述的任一种P型氮化镓基器件的欧姆接触系统，因而该器件具备相应的功能和有益效果。示例性的，该器件可以为发光二极管、激光二极管、异质结双极管、金属-半导体场效应管等。
基于同上的发明构思，本发明实施例还提供了一种电极制备方法。图10是本发明实施例提供的一种电极制备方法的流程图。参见图10，该电极制备方法具体包括如下步骤：
S110、在P型氮化镓层一侧设置遮挡层，并图案化遮挡层以裸露出电极设置区。
具体的，遮挡层的材料、设置在P型氮化镓层上的方式、图案化的方式本领域技术人员均可根据实际情况设置，此处不作限定。可选地，通过在P型氮化镓层上旋涂光刻胶形成光刻胶层，即形成遮挡层，然后，通过曝光显影的方式图案化光刻胶层暴露出电极设置区。示例性的，图11是本发明实施例提供的一种裸露出电极设置区的结构示意图。参见图11，遮挡层30暴露出的电极设置区EA的数量为两个，但不限于此。
S120、进行真空热处理。
具体的，真空热处理的具体实施方式本领域技术人员可根据实际情况设置，此处不作限定。示例性的，将图11所示的结构放入真空磁控溅射设备腔中以50～200℃的温度进行热处理20～60min。
S130、沉积势垒层和吸氢合金层。
可选的，S130具体包括：采用真空磁溅射沉积势垒层材料形成势垒层后，采用真空磁溅射沉积吸氢合金层材料形成吸氢合金层。示例性的，图12是本发明实施例提供的一种形成势垒层和吸氢合金层后的结构示意图。参见图12，势垒层21位于吸氢合金层22朝向P型氮化镓层11的一侧，势垒层21为势垒合金层。
可选的，S130具体包括：采用真空磁溅射沉积吸氢合金层材料形成吸氢合金层后，采用真空磁溅射沉积势垒层材料形成势垒层。示例性的，图13是本发明实施例提供的另一种形成势垒层和吸氢合金层后的结构示意图。参见图13，势垒层21位于吸氢合金层22背离P型氮化镓层11的一侧。
可选的，S130具体包括：采用真空磁溅射同时沉积述吸氢合金层材料和势垒层材料形成势垒层和吸氢合金层。示例性的，图14是本发明实施例提供的又一种形成势垒层和吸氢合金层后的结构示意图。参见图14，势垒层21以及吸氢合金层22位于同一层。
S140、剥离遮挡层以及位于其上的膜层。
具体的，这里所述的位于遮挡层30上的膜层指的是覆盖遮挡层30且位于遮挡层30背离P型氮化镓层11一侧的膜层。
示例性的，图15是本发明实施例提供的一种剥离遮挡层以及其上势垒层和吸氢合金层后的结构示意图。参见图12和图15，将图12所示结构上的遮挡层30以及势垒层21和吸氢合金层22位于遮挡层30上的部分剥离后如图15所示。
示例性的，图16是本发明实施例提供的另一种剥离遮挡层30以及其上势垒层和吸氢合金层后的结构示意图。参见图13和图16，将图13所示结构上的遮挡层30以及势垒层21和吸氢合金层22位于遮挡层30上的部分剥离后如图16所示。
示例性的，图17是本发明实施例提供的又一种剥离遮挡层以及其上势垒层和吸氢合金层后的结构示意图。参见图13和图17，将图14所示结构上的遮挡层30以及势垒层21和吸氢合金层22位于遮挡层30上的部分剥离后如图17所示。
在上述技术方案的基础上，可选的，S140之前还包括：采用真空磁溅射在势垒层以及吸氢合金层背离P型氮化镓层的一侧沉积形成扩散阻挡层。
可选的，S140之前还包括：采用真空磁溅射在势垒层以及吸氢合金层背离P型氮化镓层的一侧沉积形成帽层。
可选的，S130之前还包括：采用真空磁溅射在P型氮化镓层的一侧沉积形成重掺杂氮化镓层。
示例性的，图7中的电极20的具体制备方法如下：
步骤一、在P型氮化镓层11上旋涂一层光刻胶，然后经过曝光显影后，露出P型氮化镓层11基器件的源极和漏极区域。
步骤二、将经过步骤一处理后的样品放入科特莱思科的型号为Lab18的真空磁控溅射设备的进样室内，先在真空度为10-7Pa，温度为100℃的条件下，对样品加热40min。
步骤三、步骤二加热结束后，在原有进样室内，依然在真空度为10-7Pa条件下，在P型氮化镓基器件的源极和漏极区域上，依次沉积Pd层，TaxTi1-x层，Pt层和Au层。
步骤四、用DMSO(二甲基乙枫)溶液，在90℃水浴下，进行金属剥离，得到所述的P型氮化镓基器件的电极20，如图18所示，图18是本发明实施例提供的另一种器件的结构示意图，参见图18，该器件包括源极S和漏极D。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种P型氮化镓基器件的欧姆接触系统，其特征在于，包括：
P型氮化镓层以及位于所述P型氮化镓层一侧的电极；
所述电极包括势垒层以及吸氢合金层；其中，所述势垒层的功函数大于预设功函数阈值，所述吸氢合金层的吸氢能力大于所述P型氮化镓中镁的吸氢能力。
2.根据权利要求1所述的P型氮化镓基器件的欧姆接触系统，其特征在于，
所述势垒层位于所述吸氢合金层朝向所述P型氮化镓层的一侧，所述势垒层为势垒合金层；或者，所述势垒层位于所述吸氢合金层背离所述P型氮化镓层的一侧；
沿垂直于所述P型氮化镓所在平面的方向，所述势垒层的厚度范围为5～50nm，所述吸氢合金层的厚度范围为5～50nm。
3.根据权利要求1所述的P型氮化镓基器件的欧姆接触系统，其特征在于，
所述势垒层以及所述吸氢合金层位于同一层；
所述势垒层和所述吸氢合金层所在层的厚度范围为10～100nm。
4.根据权利要求1所述的P型氮化镓基器件的欧姆接触系统，其特征在于，
所述势垒层的材料包括镍、钯、铂、锇、铜、铱、金中的至少一种；
所述吸氢合金层的材料包括钛、钽、铷、镧、银、锗、铅、锆、钒、铪中的至少两种。
5.根据权利要求1所述的P型氮化镓基器件的欧姆接触系统，其特征在于，所述欧姆接触系统还包括：
扩散阻挡层，位于所述势垒层以及所述吸氢合金层背离所述P型氮化镓层的一侧。
6.根据权利要求1所述的P型氮化镓基器件的欧姆接触系统，其特征在于，所述欧姆接触系统还包括：
帽层，位于所述势垒层以及所述吸氢合金层背离所述P型氮化镓层的一侧。
7.根据权利要求1所述的P型氮化镓基器件的欧姆接触系统，其特征在于，所述欧姆接触系统还包括：
重掺杂氮化镓层，位于所述势垒层以及所述吸氢合金层朝向所述P型氮化镓层的一侧；其中，所述重掺杂氮化镓层的掺杂浓度大于预设掺杂浓度阈值。
8.一种P型氮化镓基器件，其特征在于，包括权利要求1-7任一项所述的P型氮化镓基器件的欧姆接触系统。
9.一种P型氮化镓基器件的电极制备方法，用于制备权利要求1-7任一项所述的电极，其特征在于，包括：
在所述P型氮化镓层一侧设置覆盖层，并图案化所述覆盖层以裸露出电极设置区；
进行真空热处理；
沉积所述势垒层和所述吸氢合金层；
剥离所述覆盖层以及位于所述势垒层和所述吸氢合金层位于所述覆盖层上的部分。
10.根据权利要求9所述的P型氮化镓基器件的电极制备方法，其特征在于，所述沉积所述势垒层和所述吸氢合金层包括：
采用真空磁溅射沉积势垒层材料形成所述势垒层后，采用真空磁溅射沉积吸氢合金层材料形成所述吸氢合金层；或者，
采用真空磁溅射沉积所述吸氢合金层材料形成所述吸氢合金层后，采用真空磁溅射沉积所述势垒层材料形成所述势垒层；或者，
采用真空磁溅射同时沉积述吸氢合金层材料和所述势垒层材料形成所述势垒层和所述吸氢合金层。
CN202110795701.9A 2021-07-14 2021-07-14 P型氮化镓基器件、其欧姆接触系统、及其电极制备方法 Pending CN113488531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110795701.9A CN113488531A (zh) 2021-07-14 2021-07-14 P型氮化镓基器件、其欧姆接触系统、及其电极制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110795701.9A CN113488531A (zh) 2021-07-14 2021-07-14 P型氮化镓基器件、其欧姆接触系统、及其电极制备方法

Publications (1)

Publication Number Publication Date
CN113488531A true CN113488531A (zh) 2021-10-08

Family

ID=77939406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110795701.9A Pending CN113488531A (zh) 2021-07-14 2021-07-14 P型氮化镓基器件、其欧姆接触系统、及其电极制备方法

Country Status (1)

Country Link
CN (1) CN113488531A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004225A1 (en) * 2002-07-08 2004-01-08 Arima Optoelectronics Corp. Light emitting diode and manufacturing method thereof
US20050087758A1 (en) * 2003-10-27 2005-04-28 Samsung Electronics Co., Ltd. GaN-based III - V group compound semiconductor device and p-type electrode for the same
CN101442094A (zh) * 2007-11-20 2009-05-27 三菱电机株式会社 氮化物半导体发光元件的制造方法
JP2015060854A (ja) * 2013-09-17 2015-03-30 沖電気工業株式会社 窒化物半導体発光ダイオード、及びその製造方法
CN111900624A (zh) * 2020-08-06 2020-11-06 中国科学院半导体研究所 具有非对称In组分InGaN波导层的氮化镓基激光器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004225A1 (en) * 2002-07-08 2004-01-08 Arima Optoelectronics Corp. Light emitting diode and manufacturing method thereof
US20050087758A1 (en) * 2003-10-27 2005-04-28 Samsung Electronics Co., Ltd. GaN-based III - V group compound semiconductor device and p-type electrode for the same
CN101442094A (zh) * 2007-11-20 2009-05-27 三菱电机株式会社 氮化物半导体发光元件的制造方法
JP2015060854A (ja) * 2013-09-17 2015-03-30 沖電気工業株式会社 窒化物半導体発光ダイオード、及びその製造方法
CN111900624A (zh) * 2020-08-06 2020-11-06 中国科学院半导体研究所 具有非对称In组分InGaN波导层的氮化镓基激光器

Similar Documents

Publication Publication Date Title
US11315845B2 (en) Semiconductor devices comprising getter layers and methods of making and using the same
CN110809826B (zh) 氧化物半导体装置以及氧化物半导体装置的制造方法
JP6199342B2 (ja) Ｉｉｉ−ｖ族半導体装置の導電性の改善
CN109478571B (zh) 半导体装置及半导体装置的制造方法
US5075763A (en) High temperature metallization system for contacting semiconductor materials
US9035395B2 (en) Semiconductor devices comprising getter layers and methods of making and using the same
US6531383B1 (en) Method for manufacturing a compound semiconductor device
US8994118B2 (en) Semiconductor devices comprising getter layers and methods of making and using the same
US4607270A (en) Schottky barrier diode with guard ring
WO2003023838A1 (fr) Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
US6462362B1 (en) Heterojunction bipolar transistor having prevention layer between base and emitter
US20200381254A1 (en) Method for manufacturing semiconductor device with metallization structure
CN111656532A (zh) 电力用半导体装置
JP2004087587A (ja) 窒化物半導体装置およびその製造方法
JP3812366B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004047930A (ja) 発光ダイオードおよびその製造方法
CN113488531A (zh) P型氮化镓基器件、其欧姆接触系统、及其电极制备方法
JP5757746B2 (ja) 窒化物半導体装置
JP3866149B2 (ja) 半導体装置の製造方法
US6586328B1 (en) Method to metallize ohmic electrodes to P-type group III nitrides
US20060267128A1 (en) Schottky barrier diode and method of producing the same
JPS62298167A (ja) 半導体集積回路装置
JP3858693B2 (ja) 半導体素子の製造方法
JP2000311902A (ja) 化合物半導体装置及びその製造方法
JP2005079233A (ja) ショットキーダイオードとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211008

RJ01 Rejection of invention patent application after publication