CN113487996A - 像素驱动电路、显示面板及显示设备 - Google Patents

Abstract

本发明提供一种像素驱动电路，包括驱动晶体管，驱动晶体管用于驱动发光元件发光，复位模块用于响应第一控制信号，对驱动晶体管的电压进行复位；阈值提取模块用于响应第二控制信号，以提取驱动晶体管的阈值电压；数据写入模块用于响应第三控制信号，将数据电压写入，并对驱动晶体管的阈值电压进行补偿；发光控制模块用于响应第四控制信号，使发光元件发光，且流过驱动晶体管及所述发光元件的电流相同，电流与阈值电压及输入驱动晶体管的电源电压无关。本发明还提供一种显示面板及显示设备。本发明提供的像素驱动电路、显示面板及显示设备，提高了显示的均一性，提高了发光元件的寿命。

Description

像素驱动电路、显示面板及显示设备

【技术领域】

本发明涉及像素驱动技术领域，尤其涉及一种像素驱动电路、显示面板及显示设备。

【背景技术】

近年来，显示器不断向着薄型化、轻型化和柔性化方向发展，其中微型电致发光(Micro LED)在这些方面具有天然的优势。对于Micro LED发光元件，其发光亮度与施加的电压、电流均成正相关关系，采用电压驱动方式，由于发光亮度与电压的关系会受到环境温度、使用时间等因素的影响而发生变化，会发生亮度不均、稳定差的现象，而发光元件的发光亮度和电流的关系不易受其他因素的干扰。因此，Micro LED发光元通常采用电流驱动型设计。

图1为现有技术的像素驱动电路，其包括开关TFT11、驱动TFT12和存储电容C，开关TFT11受扫描信号Scan控制将数据信号Vdata输入到驱动TFT12的栅极通路端，驱动TFT12受栅极通路端的电压控制，在电源PVDD作用下，输出驱动电流，电流流经发光元件LED发光。存储电容C连接驱动TFT12的栅极通路端和电源PVDD，用于维持驱动TFT12的栅极通路端的电压，防止其在一个刷新周期内因漏电而发生变化。

然而，由于制程的均一性和使用时间的延长，TFT的特性(包括阈值电压Vth、迁移率mobility)会发生偏差和漂移，现有的像素驱动电路未对TFT的特性进行补偿，会造成驱动电流偏差和漂移，影响显示均一性和寿命。并且，像素电路中电源PVDD由于驱动loading(下载)而产生电压降(IR drop)问题，也会使得发光元件发光不稳定。

鉴于此，实有必要提供一种新型的像素驱动电路、显示面板及显示设备以克服上述缺陷。

【发明内容】

本发明的目的是提供一种像素驱动电路、显示面板及显示设备，驱动晶体管的阈值电压及输入驱动晶体管的电源电压不会影响流过发光元件的驱动电流，提高了显示的均一性，提高了发光元件的寿命。

为了实现上述目的，第一方面，本发明提供一种像素驱动电路，包括驱动晶体管，所述驱动晶体管用于驱动发光元件发光，所述像素驱动电路还包括复位模块、阈值提取模块、数据写入模块及发光控制模块；所述复位模块用于响应第一控制信号，对所述驱动晶体管的电压进行复位；所述阈值提取模块用于响应第二控制信号，以提取所述驱动晶体管的阈值电压；所述数据写入模块用于响应第三控制信号，将数据电压写入，并对所述驱动晶体管的阈值电压进行补偿；所述发光控制模块用于响应第四控制信号，使所述发光元件发光，且流过所述驱动晶体管及所述发光元件的电流相同，所述电流与所述阈值电压及输入所述驱动晶体管的电源电压无关。

在一个优选实施方式中，所述复位模块包括第一晶体管及第二电容，所述阈值提取模块包括第三晶体管、第四晶体管、第五晶体管及第一电容，所述数据写入模块包括第六晶体管，所述发光控制模块包括第七晶体管及第八晶体管。

在一个优选实施方式中，当所述复位模块响应所述第一控制信号时，所述第一晶体管导通，接入所述第一晶体管的参考电压写入所述第二电容的第一端、所述驱动晶体管的控制端及所述发光元件的阳极，进而实现对所述驱动晶体管的控制端的电压进行复位。

在一个优选实施方式中，当所述阈值提取模块响应所述第二控制信号时，所述第三晶体管、第四晶体管、第五晶体管导通，参考电压写入所述第一电容的第一端，所述电源电压写入所述驱动晶体管的第一极，所述驱动晶体管的第二极连通所述驱动晶体管的控制端，进而使所述驱动晶体管的控制端的电位升高直至所述驱动晶体管截止，进而提取所述驱动晶体管的阈值电压。

在一个优选实施方式中，当所述数据写入模块响应第三控制信号时，所述第六晶体管导通，所述数据电压写入所述第一电容的第一端，通过所述第一电容的耦合作用实现对所述驱动晶体管的阈值电压进行补偿。

在一个优选实施方式中，当所述发光控制模块响应所述第四控制信号时，所述第七晶体管及第八晶体管导通，使流过所述驱动晶体管及所述发光元件的电流相同，且所述电流与所述阈值电压及输入所述驱动晶体管的电源电压无关。

在一个优选实施方式中，所述第一晶体管的控制端接入所述第一控制信号，所述第一晶体管的第一极接入参考电压，所述第一晶体管的第二极连接所述驱动晶体管的控制端，所述第一晶体管的第二极还连接所述第二电容的第一端，所述第二电容的第二端接入所述电源电压的正极端，所述第一晶体管的第二极还连接所述发光元件的阳极，所述发光元件的阴极连接所述电源电压的负极端；所述第三晶体管的控制端接入所述第二控制信号，所述第三晶体管的第一极连接所述第一晶体管的第一极，所述第三晶体管的第二极连接所述第一电容的第一端，所述第一电容的第二端连接所述驱动晶体管的控制端；所述第四晶体管的控制端接入所述第二控制信号，所述第四晶体管的第一极连接所述驱动晶体管的控制端，所述第四晶体管的第二极连接驱动晶体管的第二极；所述第五晶体管的控制端接入所述第二控制信号，所述第五晶体管的第一极连接所述电源电压的正极端，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述第六晶体管的控制端接入所述第三控制信号，所述第六晶体管的第一极接入所述数据电压，所述第六晶体管的第二极连接所述第一电容的第一端；所述第七晶体管的控制端接入所述第四控制信号，所述第七晶体管的第一极连接所述电源电压的正极端，所述第七晶体管的第二极连接所述驱动晶体管的第一极；所述第八晶体管的控制端接入所述第四控制信号，所述第八晶体管的第一极连接所述驱动晶体管的第二极，所述第八晶体管的第二极连接所述发光元件的阳极。

第二方面，本发明还提供一种显示面板，包括上述任意一项所述的像素驱动电路。

在一个优选实施方式中，还包括复位信号线、第一扫描信号线、第二扫描信号线及发光控制信号线；所述复位信号线连接所述像素驱动电路的复位模块，所述复位信号线输出第一控制信号；所述第一扫描信号线连接所述像素驱动电路的阈值提取模块，所述第一扫描信号线输出第二控制信号；所述第二扫描信号线连接所述像素驱动电路的数据写入模块，所述第二扫描信号线输出第三控制信号；所述发光控制信号线连接所述像素驱动电路的发光控制模块，所述发光控制信号线输出第四控制信号。

第三方面，本发明还提供一种显示设备，包括上述任意一项所述的显示面板。

相比于现有技术，本发明提供的像素驱动电路、显示面板及显示设备，复位模块能够对驱动晶体管的电压进行复位，即驱动晶体管的控制端的电压可以在每个发光周期的开始被复位，可降低上一发光周期对驱动晶体管的电压的影响，降低相邻两周期之间信号的影响。阈值提取模块能够提取驱动晶体管的阈值电压，数据写入模块能够将数据电压写入，并对驱动晶体管的阈值电压进行补偿，发光控制模块能够使发光元件发光，且保证流过驱动晶体管及发光元件的电流相同，使所述电流与所述阈值电压及输入驱动晶体管的电源电压无关，即驱动晶体管的阈值电压及输入驱动晶体管的电源电压不会影响流过发光元件的驱动电流，避免了由于驱动晶体管的特性造成的驱动电流偏差、漂移的问题，也避免了由于电源电压产生电压降对驱动电流的影响，提高了显示的均一性，提高了发光元件的寿命。

为使发明的上述目的、特征和优引脚能更明显易懂，下文特举本发明较佳实施例，并配合所附附图，作详细说明如下。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有技术的像素驱动电路的电路图；

图2为本发明提供的像素驱动电路的原理框图；

图3为本发明提供的像素驱动电路的电路图；

图4为本发明提供的像素驱动电路对应的工作信号波形图。

【具体实施方式】

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图2，本发明提供一种像素驱动电路100，包括驱动晶体管T2，驱动晶体管T2用于驱动发光元件101发光。进一步地，像素驱动电路100还包括复位模块10、阈值提取模块20、数据写入模块30及发光控制模块40。

复位模块10用于响应第一控制信号X1，对驱动晶体管T2的电压进行复位；阈值提取模块20用于响应第二控制信号X2，以提取驱动晶体管T2的阈值电压；数据写入模块30用于响应第三控制信号X3，将数据电压Vdata写入，并对驱动晶体管T2的阈值电压进行补偿；发光控制模块40用于响应第四控制信号X4，使发光元件101发光，且流过驱动晶体管T2及发光元件101的电流相同，所述电流与所述阈值电压及输入驱动晶体管T2的电源电压无关。

本发明提供的像素驱动电路100，复位模块10能够对驱动晶体管T2的电压进行复位，即驱动晶体管T2的控制端的电压可以在每个发光周期的开始被复位，可降低上一发光周期对驱动晶体管T2的电压的影响，降低相邻两周期之间信号的影响。阈值提取模块20能够提取驱动晶体管T2的阈值电压，数据写入模块30能够将数据电压Vdata写入，并对驱动晶体管T2的阈值电压进行补偿，发光控制模块40能够使发光元件101发光，且保证流过驱动晶体管T2及发光元件101的电流相同，使所述电流与所述阈值电压及输入驱动晶体管T2的电源电压无关，即驱动晶体管T2的阈值电压及输入驱动晶体管T2的电源电压不会影响流过发光元件101的驱动电流，避免了由于驱动晶体管T2的特性造成的驱动电流偏差、漂移的问题，也避免了由于电源电压产生电压降对驱动电流的影响，提高了显示的均一性，提高了发光元件101的寿命。

请一并参阅图2及图3，复位模块10包括第一晶体管T1及第二电容C2，阈值提取模块20包括第三晶体管T3、第四晶体管T4、第五晶体管T5及第一电容C1，数据写入模块30包括第六晶体管T6，发光控制模块40包括第七晶体管T7及第八晶体管T8。

进一步地，当复位模块10响应第一控制信号X1时，第一晶体管T1导通，接入第一晶体管T1的参考电压Vint写入第二电容C2的第一端、驱动晶体管T2的控制端及发光元件LED的阳极，进而实现对驱动晶体管T2的控制端的电压进行复位。

当阈值提取模块20响应第二控制信号X2时，第三晶体管T3、第四晶体管T4、第五晶体管T5导通，参考电压Vint写入第一电容C1的第一端，电源电压写入驱动晶体管T2的第一极，驱动晶体管T2的第二极连通驱动晶体管T3的控制端，进而使驱动晶体管T2的控制端的电位升高直至驱动晶体管T2截止，进而提取驱动晶体管T2的阈值电压。

当数据写入模块30响应第三控制信号X3时，第六晶体管T6导通，数据电压Vdata写入第一电容C1的第一端，通过第一电容C1的耦合作用实现对驱动晶体管T2的阈值电压进行补偿。

当发光控制模块40响应第四控制信号X4时，第七晶体管T7及第八晶体管T8导通，使流过驱动晶体管T2及发光元件LED的电流相同，且所述电流与所述阈值电压及输入驱动晶体管T2的电源电压无关。

下面结合图2及图3对本发明提供的像素驱动电路100的连接关系及工作原理进行详细介绍。本实施方式中，第一控制信号X1为复位信号Reset，第二控制信号X2为第一扫描信号Scan(n-1)，第三控制信号X3为第二扫描信号Scan(n)，第四控制信号X4为发光控制信号EMIT。发光元件LED为micro LED。

第一晶体管T1的控制端接入第一控制信号X1，第一晶体管T1的第一极接入参考电压Vint，第一晶体管T1的第二极连接驱动晶体管T2的控制端，第一晶体管T2的第二极还连接第二电容C2的第一端，第二电容C2的第二端接入电源电压的正极端PVDD，第一晶体管T1的第二极还连接发光元件LED的阳极，发光元件LED的阴极连接电源电压的负极端PVEE。

第三晶体管T3的控制端接入第二控制信号X2，第三晶体管T3的第一极连接第一晶体管T1的第一极，第三晶体管T3的第二极连接第一电容C1的第一端，第一电容C1的第二端连接驱动晶体管T2的控制端。第四晶体管T4的控制端接入第二控制信号X2，第四晶体管T4的第一极连接驱动晶体管T2的控制端，第四晶体管T4的第二极连接驱动晶体管T2的第二极。第五晶体管T5的控制端接入所述第二控制信号X2，第五晶体管T5的第一极连接所述电源电压的正极端PVDD，第五晶体管T5的第二极连接驱动晶体管T2的第一极。

第六晶体管T6的控制端接入第三控制信号X3，第六晶体管T6的第一极接入数据电压Vdata，第六晶体管T6的第二极连接第一电容C1的第一端。

第七晶体管T7的控制端接入第四控制信号X4，第七晶体管T7的第一极连接所述电源电压的正极端PVDD，第七晶体管T7的第二极连接驱动晶体管T2的第一极。第八晶体管T8的控制端接入第四控制信号X4，第八晶体管T8的第一极连接驱动晶体管T2的第二极，第八晶体管T8的第二极连接发光元件LED的阳极。

可以理解地，本实施方式中，第一晶体管T1、驱动晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8均为P型晶体管，即TFT的控制端(栅极)为低电压导通。具体的，电源电压和参考电压Vint均为直流信号，工作时，电源电压的正极端PVDD输入直流高电平，电源电压的负极端PVEE和参考电压Vint输入直流低电平。第一扫描信号Scan(n-1)、第二扫描信号Scan(n)时钟脉冲信号。

本像素驱动电路100的工作过程包括4个阶段，分别为T10复位阶段、T20阈值提取阶段、T30数据电压写入阶段、T40发光阶段；T10复位阶段、T20阈值提取阶段、T30数据电压写入阶段、T40发光阶段构成发光元件LED的一个发光周期。

T10复位阶段：复位信号Reset为低电平，第一扫描信号Scan(n-1)、第二扫描信号Scan(n)、发光控制信号EMIT均为高电平，第一晶体管T1打开，参考电压Vint写入第二电容C2的第一端、驱动晶体管T2的控制端(即N1节点)和发光元件LED的阳极(即N4节点)，实现了对N1节点和N4节点的电压进行复位，且N1节点电压由第二电容C2保持。

T20阈值提取阶段：第一扫描信号Scan(n-1)为低电平，复位信号Reset、第二扫描信号Scan(n)、发光控制信号EMIT均为高电平，第三晶体管T3、第四晶体管T4、第五晶体管T5导通，电源电压的正极端PVDD写入驱动晶体管T2的第一极(即N3节点)，由于第四晶体管T4导通，驱动晶体管T2的第二极(即N5节点)连通驱动晶体管T2的控制端，驱动晶体管T2的栅极和源极短接在一起，驱动晶体管T2相当于一个二极管接法。由于T10复位阶段的N1节点电压为参考电压Vint，驱动晶体管T2打开，此阶段电源电压的正极端PVDD、N3节点和N5节点形成通路。由于发光控制信号EMIT为高电平，第八晶体管T8关闭,电荷在N5节点积累，使得N1结点电位升高，直至使驱动晶体管T2不能打开，即驱动晶体管T2截止，截止时，N1结点电压为：V＝PVDD-Vth，Vth为驱动晶体管T2的阈值电压，完成对驱动晶体管T2阈值电压的提取。

进一步地，第一扫描信号Scan(n-1)为低电平，第三晶体管T3打开，参考电压Vint电压写入第一电容C1的第一端(即N2节点)，N2节点电压为Vint，由于N1节点电压同N5节点在变化，第一电容C1的第二端，即N1节点不是floating(漂移)，故N1节点电压不会受N2节点电压影响。

T30数据电压写入阶段：第二扫描信号Scan(n)为低电平，复位信号Reset、第一扫描信号Scan(n-1)、发光控制信号EMIT均为高电平，第六晶体管T6导通，数据电压Vdata写入N2节点，N2节点电压变化为：△VN2＝Vdata-Vint，由第一电容C1的耦合作用，第一电容C1电容右侧的N1结点的电压变化为：(Vdata-Vint)*C1/(C1+C2)，依据为：电容串联后，每个电容所带的电量相等，并等于串联后的等效电容上的电量，总电压等于各个电容电压之和，即第一电容C1与第二电容C2之间的电压为[C1/(C1+C2)]*U，第二电容C2与地的电压为[C2/(C1+C2)]*U，两者相加就是电源电压。因此，当前阶段N1结点的电压为：V＝PVDD-Vth+(Vdata-Vint)*C1/(C1+C2)，实现了对阈值电压Vth的补偿。

T40发光阶段：发光控制信号EMIT为低电平，复位信号Reset、第一扫描信号Scan(n-1)、第二扫描信号Scan(n)均为高电平，第七晶体管T7及第八晶体管T8导通，电源电压的正极端PVDD、N3节点、N4节点、电源电压的负极端PVEE形成通路，流过驱动晶体管T2及发光元件LED的电流I相同。

现有的电流公式为：I＝0.5μCox(W/L)(Vdg-Vth)^2；其中μ为等效电子迁移率，Cox为栅绝缘层的电容值，W是T2的沟道宽度，L是T2的沟道长度，Vdg是T2的漏极-栅极电压，Vth是T2的阈值。

其中，Vg＝PVDD-Vth+(Vdata-Vint)*C1/(C1+C2)，Vd＝PVDD；则Vdg＝Vd-Vg＝PVDD-(PVDD-|Vth|+(Vdata-Vint)*C1/(C1+C2))＝Vth-(Vdata-Vint)*C1/(C1+C2)。再将Vdg带入电流公式，且定义k＝0.5μCox(W/L)，则：I＝k(Vth-(Vdata-Vint)*C1/(C1+C2)-Vth)^2。因此，最终的电流计算公式为：I＝k*(Vint-Vdata)*C1/(C1+C2)^2，由此可以看出，流过发光元件LED的电流仅与参考电压Vint、数据电压Vdata、第一电容C1及第二电容C2有关，而与电源电压PVDD、阈值电压Vth无关，避免了由于驱动晶体管T2的特性造成的驱动电流偏差、漂移的问题，也避免了由于电源电压产生电压降对驱动电流的影响，提高了显示的均一性，提高了发光元件101的寿命。

本发明还提供一种显示面板，包括上述任意一项所述的像素驱动电路100。具体的，显示面板包括复位信号线、第一扫描信号线、第二扫描信号线及发光控制信号线。复位信号线连接像素驱动电路100的复位模块10，复位信号线输出第一控制信号X1；第一扫描信号线连接像素驱动电路100的阈值提取模块20，第一扫描信号线输出第二控制信号X2；第二扫描信号线连接像素驱动电路100的数据写入模块30，第二扫描信号线输出第三控制信号X4；发光控制信号线连接像素驱动电路100的发光控制模块40，发光控制信号线输出第四控制信号X4。

本发明还提供一种显示设备，包括上述实施例所述的显示面板。可以理解，本发明提供的显示设备可以为，但不限于手机、平板电脑、笔记本电脑等，本发明提供的像素驱动电路100的所有实施例均适用于本发明提供的显示面板、显示设备，且均能够达到相同或相似的有益效果。

综上，本发明提供的像素驱动电路100、显示面板及显示设备，复位模块10能够对驱动晶体管T2的电压进行复位，即驱动晶体管T2的控制端的电压可以在每个发光周期的开始被复位，可降低上一发光周期对驱动晶体管T2的电压的影响，降低相邻两周期之间信号的影响。阈值提取模块20能够提取驱动晶体管T2的阈值电压，数据写入模块30能够将数据电压Vdata写入，并对驱动晶体管T2的阈值电压进行补偿，发光控制模块40能够使发光元件101发光，且保证流过驱动晶体管T2及发光元件101的电流相同，使所述电流与所述阈值电压及输入驱动晶体管T2的电源电压无关，即驱动晶体管T2的阈值电压及输入驱动晶体管T2的电源电压不会影响流过发光元件101的驱动电流，避免了由于驱动晶体管T2的特性造成的驱动电流偏差、漂移的问题，也避免了由于电源电压产生电压降对驱动电流的影响，提高了显示的均一性，提高了发光元件101的寿命。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种像素驱动电路，包括驱动晶体管，所述驱动晶体管用于驱动发光元件发光，其特征在于，所述像素驱动电路还包括复位模块、阈值提取模块、数据写入模块及发光控制模块；

所述复位模块用于响应第一控制信号，对所述驱动晶体管的电压进行复位；所述阈值提取模块用于响应第二控制信号，以提取所述驱动晶体管的阈值电压；所述数据写入模块用于响应第三控制信号，将数据电压写入，并对所述驱动晶体管的阈值电压进行补偿；所述发光控制模块用于响应第四控制信号，使所述发光元件发光，且流过所述驱动晶体管及所述发光元件的电流相同，所述电流与所述阈值电压及输入所述驱动晶体管的电源电压无关。

2.如权利要求1所述的像素驱动电路，其特征在于，所述复位模块包括第一晶体管及第二电容，所述阈值提取模块包括第三晶体管、第四晶体管、第五晶体管及第一电容，所述数据写入模块包括第六晶体管，所述发光控制模块包括第七晶体管及第八晶体管。

3.如权利要求2所述的像素驱动电路，其特征在于，当所述复位模块响应所述第一控制信号时，所述第一晶体管导通，接入所述第一晶体管的参考电压写入所述第二电容的第一端、所述驱动晶体管的控制端及所述发光元件的阳极，进而实现对所述驱动晶体管的控制端的电压进行复位。

4.如权利要求2所述的像素驱动电路，其特征在于，当所述阈值提取模块响应所述第二控制信号时，所述第三晶体管、第四晶体管、第五晶体管导通，参考电压写入所述第一电容的第一端，所述电源电压写入所述驱动晶体管的第一极，所述驱动晶体管的第二极连通所述驱动晶体管的控制端，进而使所述驱动晶体管的控制端的电位升高直至所述驱动晶体管截止，进而提取所述驱动晶体管的阈值电压。

5.如权利要求2所述的像素驱动电路，其特征在于，当所述数据写入模块响应第三控制信号时，所述第六晶体管导通，所述数据电压写入所述第一电容的第一端，通过所述第一电容的耦合作用实现对所述驱动晶体管的阈值电压进行补偿。

6.如权利要求2所述的像素驱动电路，其特征在于，当所述发光控制模块响应所述第四控制信号时，所述第七晶体管及第八晶体管导通，使流过所述驱动晶体管及所述发光元件的电流相同，且所述电流与所述阈值电压及输入所述驱动晶体管的电源电压无关。

7.如权利要求2所述的像素驱动电路，其特征在于，所述第一晶体管的控制端接入所述第一控制信号，所述第一晶体管的第一极接入参考电压，所述第一晶体管的第二极连接所述驱动晶体管的控制端，所述第一晶体管的第二极还连接所述第二电容的第一端，所述第二电容的第二端接入所述电源电压的正极端，所述第一晶体管的第二极还连接所述发光元件的阳极，所述发光元件的阴极连接所述电源电压的负极端；

所述第三晶体管的控制端接入所述第二控制信号，所述第三晶体管的第一极连接所述第一晶体管的第一极，所述第三晶体管的第二极连接所述第一电容的第一端，所述第一电容的第二端连接所述驱动晶体管的控制端；所述第四晶体管的控制端接入所述第二控制信号，所述第四晶体管的第一极连接所述驱动晶体管的控制端，所述第四晶体管的第二极连接驱动晶体管的第二极；所述第五晶体管的控制端接入所述第二控制信号，所述第五晶体管的第一极连接所述电源电压的正极端，所述第五晶体管的第二极连接所述驱动晶体管的第一极；

所述第六晶体管的控制端接入所述第三控制信号，所述第六晶体管的第一极接入所述数据电压，所述第六晶体管的第二极连接所述第一电容的第一端；

所述第七晶体管的控制端接入所述第四控制信号，所述第七晶体管的第一极连接所述电源电压的正极端，所述第七晶体管的第二极连接所述驱动晶体管的第一极；所述第八晶体管的控制端接入所述第四控制信号，所述第八晶体管的第一极连接所述驱动晶体管的第二极，所述第八晶体管的第二极连接所述发光元件的阳极。

8.一种显示面板，其特征在于，包括如1-7任意一项所述的像素驱动电路。

9.如权利要求8所述的显示面板，其特征在于，还包括复位信号线、第一扫描信号线、第二扫描信号线及发光控制信号线；所述复位信号线连接所述像素驱动电路的复位模块，所述复位信号线输出第一控制信号；所述第一扫描信号线连接所述像素驱动电路的阈值提取模块，所述第一扫描信号线输出第二控制信号；所述第二扫描信号线连接所述像素驱动电路的数据写入模块，所述第二扫描信号线输出第三控制信号；所述发光控制信号线连接所述像素驱动电路的发光控制模块，所述发光控制信号线输出第四控制信号。

10.一种显示设备，其特征在于，包括权利要求8或9所述的显示面板。

Images