CN113485069A - 掩膜版、半导体器件的制造方法 - Google Patents

掩膜版、半导体器件的制造方法 Download PDF

Info

Publication number
CN113485069A
CN113485069A CN202110716663.3A CN202110716663A CN113485069A CN 113485069 A CN113485069 A CN 113485069A CN 202110716663 A CN202110716663 A CN 202110716663A CN 113485069 A CN113485069 A CN 113485069A
Authority
CN
China
Prior art keywords
patterns
mask
semiconductor device
substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110716663.3A
Other languages
English (en)
Inventor
李寒骁
陈金星
马霏霏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110716663.3A priority Critical patent/CN113485069A/zh
Publication of CN113485069A publication Critical patent/CN113485069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种掩膜版、半导体器件的制造方法。掩膜版用于半导体器件的光刻，半导体器件包括依次层叠的衬底、堆叠结构及光阻层，衬底包括器件区及位于器件区外围的切割道区。掩膜版设有多个第一图案，第一图案用于在器件区的光阻层内形成开口，掩膜版还设有多个第二图案，第二图案用于在切割道区的光阻层内形成开口。其中，每一第一图案和每一第二图案的形状、大小相同，多个第一图案的排布密度大于多个第二图案的排布密度。当以光刻后的光阻层为掩膜对半导体器件的堆叠结构进行刻蚀时，通过监测第二图案对应的开口是否缩小至小于预设阈值，即可实现对刻蚀副产物的监控，有利于提高半导体器件的生产良率。

Description

掩膜版、半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种掩膜版以及半导体器件的制造方法。
背景技术
在半导体器件的生产制造中，刻蚀工艺是必不可少的，但在刻蚀过程中会产生副产物。当副产物较多(即副产物异常)时，不仅会阻挡半导体器件的进一步刻蚀，还容易使刻蚀形成的图案出现桥连缺陷，进而影响半导体器件的电学性能，导致半导体器件的生产良率降低。因此，在刻蚀过程中需要严格监控副产物的生成量是否异常。然而，目前还没有方法能够直接监控刻蚀过程中产生的副产物的生成量，等到发现副产物的生成量异常时已经对半导体器件的生产良率造成了影响。
发明内容
有鉴于此，本发明提出一种掩膜版以及半导体器件的制造方法，能够实现对刻蚀副产物的生成量的监控，从而在影响半导体器件的生产良率之前及时发现副产物异常的问题，有利于提高半导体器件的生产良率。
为了实现上述目的，本发明一方面提供一种掩膜版，用于半导体器件的光刻，所述半导体器件包括依次层叠的衬底、堆叠结构及光阻层，所述衬底包括器件区及位于所述器件区外围的切割道区；
所述掩膜版设有多个第一图案，所述第一图案用于在所述器件区的光阻层内形成开口，所述掩膜版还设有多个第二图案，所述第二图案用于在所述切割道区的光阻层内形成开口；
其中，每一所述第一图案和每一所述第二图案的形状、大小相同，所述多个第一图案的排布密度大于所述多个第二图案的排布密度。
本发明另一方面提供一种半导体器件的制造方法，包括如下步骤：
提供衬底，并在所述衬底的上方依次形成堆叠结构和光阻层，所述衬底包括器件区及位于所述器件区外围的切割道区；
在所述光阻层远离所述堆叠结构的一侧设置掩膜版，所述掩膜版对应所述器件区的部分设有多个第一图案，所述掩膜版对应所述切割道区的部分设有多个第二图案，其中，每一所述第一图案和每一所述第二图案的形状、大小相同，所述多个第一图案的排布密度大于所述多个第二图案的排布密度；
以所述掩膜版为掩膜进行刻蚀，以在所述光阻层中形成与所述多个第一图案及所述多个第二图案一一对应的多个开口；
以光刻后的所述光阻层为掩膜，通过所述光阻层的多个开口刻蚀所述堆叠结构，以在所述堆叠结构中形成沿垂直于所述堆叠结构的方向延伸的沟道孔；以及
在监测到至少一所述第二图案对应的开口的尺寸缩小至小于预设阈值时，判定所述堆叠结构刻蚀产生的副产物异常，停止对所述堆叠结构的刻蚀。
与现有技术相比，本发明具有的有益效果为：所述掩膜版通过在对应所述半导体器件的不同区域的部分分别设置多个第一图案和多个第二图案，所述多个第一图案和所述多个第二图案被配置为形状、大小相同、且所述多个第一图案的排布密度大于所述第二图案的排布密度，使得通过所述掩膜版对所述半导体器件的光阻层进行光刻后，所述光阻层能够在不同区域对应形成排布密度不同的多个开口，进而使得通过所述多个开口对所述半导体器件进行刻蚀的过程中，通过监测所述第二图案对应的开口尺寸是否缩小至小于预设阈值，即可实现对刻蚀副产物的监控，从而在影响所述半导体器件的生产良率之前及时发现副产物异常的问题，有利于提高所述半导体器件的生产良率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是本发明提供的掩膜版用于半导体器件的光刻时掩膜版与半导体器件的部分结构的剖视图。
图2是图1所示掩膜版在一实施例中的部分结构的俯视示意图。
图3是图1所示半导体器件的光阻层通过光刻形成多个开口的示意图。
图4是图3所示半导体器件的堆叠结构通过刻蚀形成多个沟道孔的示意图。
图5是图4所示半导体器件在一实施例中的俯视示意图。
图6是本发明提供的一种半导体器件的制造方法的流程示意图。
主要元件符号说明：
掩膜版 1
第一掩膜区域 11
第二掩膜区域 12
第一图案 111
第二图案 121
半导体器件 2
衬底 21
堆叠结构 22
光阻层 23
器件区 211
切割道区 212
沟道孔 221
开口 231
第一切割道区 2121
第二切割道区 2122
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内侧”、“外侧”等指示的方位或者位置关系为基于附图所示的方位或者位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
请参阅图1，本发明提供一种掩膜版1，用于半导体器件2的光刻。所述掩膜版1包括第一掩膜区域11及第二掩膜区域12，所述半导体器件2包括依次层叠的衬底21、堆叠结构22及光阻层23，所述衬底21包括器件区211及位于所述器件区211外围的切割道区212。当所述掩膜版1用于所述半导体器件2的光刻时，所述掩膜版1设于所述光阻层23远离所述堆叠结构22的一侧，所述第一掩膜区域11与所述器件区211对应，所述第二掩膜区域12则与所述切割道区212对应。可以理解的是，所述器件区211和所述切割道区212也即所述半导体器件2的器件区和切割道区。
具体地，如图1所示，所述第一掩膜区域11设有多个第一图案111，所述第一图案111用于在所述器件区211的光阻层23内形成开口；所述第二掩膜区域12设有多个第二图案121，所述第二图案121用于在所述切割道区212的光阻层23内形成开口。其中，所述第一图案111和所述第二图案121的形状、大小相同，所述多个第一图案111的排布密度大于所述多个第二图案121的排布密度。需要说明的是，本发明的实施例中，所述多个第一图案111的排布密度大于所述多个第二图案121的排布密度是指：单位面积内所述第一图案111的数量大于所述第二图案121的数量。
请参阅图2，一实施例中，所述第一掩膜区域11设有呈多行多列阵列排布的多个所述第一图案111，所述第二掩膜区域12设有呈多行多列阵列排布的多个所述第二图案121，其中，所述第一图案111的行方向和列方向分别与所述第二图案121的行方向和列方向相同，任意相邻的两个所述第一图案111之间的距离相同，任意相邻的两个所述第二图案121之间的距离也相同，且所述第一图案111和所述第二图案121均为圆形。本实施例中，单位面积内所述第一图案111的数量大于所述第二图案121的数量，且任意相邻的两个所述第一图案111之间的距离小于任意相邻的两个所述第二图案121之间的距离。
在其他实施例中，多个所述第一图案111和多个所述第二图案121可以不呈阵列排布，任意相邻的两个所述第一图案111之间的距离、任意相邻的两个所述第二图案121之间的距离不作限定，只要单位面积内所述第一图案111的数量大于所述第二图案121的数量即可。
请参阅图3，所述多个第一图案111及所述多个第二图案121均用于在所述光阻层23中光刻形成多个开口231。具体地，一实施例中，所述光阻层23为正向光阻层，所述第一图案111和所述第二图案121用于通过曝光光源，所述掩膜版1除设有所述第一图案111和所述第二图案121以外的部分用于遮挡曝光光源，由此，经过显影后，所述光阻层23与所述多个第一图案111及所述多个第二图案121对应的部分溶解于显影液中，从而光刻形成与所述多个第一图案111及所述多个第二图案121一一对应的多个开口231。
在其他实施例中，所述光阻层23也可以为负向光阻层，所述第一图案111和所述第二图案121用于遮挡曝光光源，所述掩膜版1除设有所述第一图案111和所述第二图案121以外的部分用于通过曝光光源，由此，经过显影后，所述光阻层23与所述多个第一图案111及所述多个第二图案121对应的部分同样可以溶解于显影液中，从而光刻形成与所述多个第一图案111及所述多个第二图案121一一对应的多个开口231。需要说明的是，所述光阻层23的光刻工艺包括但不限于曝光、显影等步骤，其具体的步骤与现有的光刻工艺的步骤相同，对此不作赘述。
其中，一实施例中，所述掩膜版1可以由透明的基板及设于所述基板上的遮光层构成，设有所述遮光层的基板部分用于遮挡曝光光源，未设有所述遮光层的基板部分用于通过曝光光源。
在其他实施例中，所述掩膜版1也可以由不透光的基板构成，所述掩膜版1需要通过曝光光源的部分进行镂空处理即可。
可以理解的是，所述多个开口231与所述多个第一图案111及所述多个第二图案121一一对应，因此，对应于所述多个第一图案111的多个开口231的排布密度大于对应于所述多个第二图案121的多个开口231的排布密度。换言之，相比于所述光阻层23对应所述器件区211的部分在单位面积内包含的开口231的数量，所述光阻层23对应所述切割道区212的部分在单位面积内包含的开口231的数量更少。此外，由于所述光阻层23各部分的厚度一般相同，但所述光阻层23对应所述衬底21的不同区域的部分在单位面积内的所述开口231数量的不同，因此，所述光阻层23对应所述衬底21的不同区域的部分在单位面积内的体积不同，具体而言，所述光阻层23对应所述器件区211的部分在单位面积内的体积较小、所述光阻层23对应所述切割道区212的部分在单位面积内的体积较大。
请参阅图4，以光刻后的所述光阻层23为掩膜，通过所述多个开口231刻蚀所述堆叠结构22，即可在所述堆叠结构22中形成沿垂直于所述堆叠结构22的方向延伸的多个沟道孔221，所述多个开口231与所述多个沟道孔221一一对应。需要说明的是，所述堆叠结构22对应所述衬底21的器件区211的部分，其包含的所述沟道孔221用于形成所述半导体器件2的沟道结构，所述沟道结构即为所述半导体器件2的存储结构；所述堆叠结构22对应所述衬底21的切割道区212的部分，其包含的所述沟道孔221可以形成沟道结构以起到对所述半导体器件2的支撑作用，并在所述半导体器件2制造完成后去除，当然也可以不形成所述沟道结构。
众所周知，在刻蚀过程中会产生副产物，所述副产物包括所述堆叠结构22通过所述开口231外露的部分与刻蚀剂反应生成的第一类副产物，还包括所述光阻层23与刻蚀剂反应生成的第二类副产物，所述光阻层23在刻蚀过程中为消耗品。其中，所述第一类副产物一般沉积在所述沟道孔221的侧壁和/或所述开口231的侧壁，所述第二类副产物则一般沉积在所述光阻层23的表面、所述开口231的侧壁和/或所述沟道孔221的侧壁。当所述副产物较多时，一方面，所述副产物会填充于所述沟道孔221和/或所述开口231的侧壁，进而影响刻蚀的进一步进行，会导致所述沟道孔221的刻蚀深度不足，进而不能穿通所述堆叠结构22至所述衬底21；另一方面，所述副产物还可能会同时沉积所述光阻层23的表面、所述开口231的侧壁及所述沟道孔221的侧壁，使得相邻的所述开口231及其对应的所述沟道孔221中的副产物粘连于一体，进而使相邻的所述沟道孔221对应形成的所述沟道结构桥连，会导致所述半导体器件2的电学性能出现问题。
本发明的实施例中，所述第一图案111和所述第二图案121的形状、大小相同，因此，每一所述开口231的形状、大小相同，所述堆叠结构22通过每一所述开口231外露的部分的面积相同。可以理解的是，所述堆叠结构22通过每一所述开口231外露的部分的面积相同时，同一刻蚀工艺中，每一所述开口231及其对应的所述沟道孔221中沉积的所述第一类副产物的平均量相同。
进一步的，如前所述，本发明的实施例中，所述光阻层23对应于所述器件区211的部分在单位面积内的体积小、所述光阻层23对应于所述切割道区212的部分在单位面积内的体积大，因此，同一刻蚀工艺中，所述光阻层23对应于所述器件区211的部分刻蚀产生的所述第二类副产物的总量较少、而所述光阻层23对应于所述切割道区212的部分刻蚀产生的所述第二类副产物的总量较多。此外，如前所述，所述光阻层23对应所述器件区211的部分在单位面积内包含的所述开口231的数量多、所述光阻层23对应所述切割道区212的部分在单位面积内包含的所述开口231的数量少，因此，结合所述第二类副产物的总量及所述开口231的数量，可以明确得出：所述光阻层23对应所述器件区211的部分包含的每一所述开口231及其对应的沟道孔221中沉积的所述第二类副产物的平均量，要小于所述光阻层23对应所述切割道区212的部分包含的每一所述开口231及其对应的沟道孔221中沉积的所述第二类副产物的平均量。
从而，本发明的实施例中，所述半导体器件2进行刻蚀时，所述光阻层23对应所述器件区211的部分包含的每一所述开口231及其对应的沟道孔221沉积的所述副产物(包括第一类副产物和第二类副产物)的平均量，要小于所述光阻层23对应所述切割道区212的部分包含的每一所述开口231及其对应的沟道孔221沉积的所述副产物的平均量。基于此，可以推断得到：当刻蚀产生的所述副产物异常时(即总量较多时)，相比于所述光阻层23对应所述切割道区212的部分包含的所述开口231及其对应的所述沟道孔221，所述光阻层23对应所述切割道区212的部分包含的所述开口231及其对应的所述沟道孔221更容易被沉积的所述副产物填充而出现缩小的现象。即，对应于所述第二图案121的开口231比对应于所述第一图案111的开口231更容易在所述副产物异常时出现缩小的现象。需要说明的是，现有技术中，当所述开口231的尺寸小于一预设阈值时，通过所述开口231对所述堆叠结构22进行刻蚀而形成的沟道孔221将存在刻蚀深度不足的缺陷，即所述沟道孔221不会穿通所述堆叠结构22至所述衬底21。其中，通过任一所述开口231刻蚀形成穿通所述堆叠结构22的沟道孔221时，该开口231具有一个最小直径值，所述最小直径值即为所述预设阈值。可以理解的是，对于不同厚度的堆叠结构22而言，为了形成穿通所述堆叠结构22的沟道孔221，其开口231对应的预设阈值会不同。具体地，所述堆叠结构22的厚度越大，用于形成穿通所述堆叠结构22的沟道孔221的开口231对应的预设阈值越大，所述预设阈值与所述堆叠结构22之间的对应关系可以通过实验获得，对此不作赘述。
由上述内容反推可知，在所述半导体器件2的刻蚀过程中，相比于监测所述第一图案111对应的开口231是否缩小至小于所述预设阈值，通过监测所述第二图案121对应的开口231是否缩小至小于所述预设阈值，可以更早地发现所述副产物异常的问题，也即发现刻蚀产生的沟道孔221深度不足的缺陷。此外，根据发明人的实验表明，在刻蚀过程中，缩小至小于所述预设阈值的所述开口231的数量与刻蚀产生的所述副产物的异常量呈正比，即刻蚀产生的所述副产物越多，缩小至小于所述预设阈值的所述开口231的数量越多。
综上所述，本发明提供的所述掩膜版1，通过在对应所述半导体器件2的器件区211的部分设置多个第一图案111、以及在对应所述半导体器件2的切割道区212的部分设置多个第二图案121，所述多个第一图案111和所述多个第二图案121被配置为形状、大小相同、且所述多个第一图案111的排布密度大于所述第二图案121的排布密度，使得通过所述掩膜版1对所述半导体器件2的光阻层23进行光刻后，所述光阻层23能够在不同区域对应形成排布密度不同的多个开口231，进而使得所述光阻层23作为掩膜对所述半导体器件2进行刻蚀的过程中，通过监测所述第二图案121对应的开口231是否缩小至小于预设阈值，即可实现对刻蚀副产物的监控，从而在影响所述半导体器件2的生产良率之前及时发现副产物异常的问题，有利于提高所述半导体器件2的生产良率。
可以理解的是，在刻蚀过程中，所述副产物是逐渐增多的，因此，所述第二图案121对应的开口231是逐渐缩小的，通过将所述开口231的尺寸值与所述预设阈值进行对比，可以避免在所述第二图案121对应的开口231缩小程度较小而不影响最终的刻蚀效果时误判所述副产物异常，从而保证所述半导体器件2的正常刻蚀，有利于进一步提高所述半导体器件2的生产良率。
请参阅图5，一实施例中，所述衬底21包括呈多行多列阵列分布的多个所述器件区211，所述切割道区212包括沿第一方向延伸且沿第二方向间隔的多个第一切割道区2121、以及沿所述第二方向延伸且沿所述第一方向间隔的多个第二切割道区2122。具体地，如图5所示，所述第一方向为图5所示的横向，所述第二方向为图5所示的纵向，所述第一方向与所述第二方向垂直；所述多个第一切割道区2121和所述多个第二切割道区2122呈垂直交叉分布，每一所述器件区211呈矩形，相邻的所述器件区211之间通过一所述第一切割道区2121或者一所述第二切割道区2122间隔开。显然，在其他实施例中，所述第一方向可以与所述第二方向呈一定夹角但不垂直，所述多个第一切割道区2121和所述多个第二切割道区2122呈倾斜交叉分布，每一所述器件区211呈平行四边形。
其中，所述衬底21通常为圆形，因此，每行或者每列排布的所述器件区211的数量可能会有所不同；此外，所述衬底21的大小不同时，所述器件区211的总数量也会不同，对此不作限定。需要说明的是，每一所述器件区211用于设置器件结构(包括但不限于所述堆叠结构22)，以在每一所述器件区211制造一存储芯片；所述切割道区212用于分割相邻的所述器件区211，以使相邻的存储芯片相互分离。所述器件区211用于制造存储芯片的具体方法可以采用本领域已知的存储芯片的制造方法，对此不作赘述；所述切割道区212可以通过激光切割、机械切割、刻蚀等本领域常用的方法来分割相邻的所述器件区211，对此也不作赘述。
当然，在其他实施例中，所述衬底21也可以根据实际需要而设置一个所述器件区211，所述器件区211具有较大的面积，从而能够在所述器件区211制造出体积较大的存储芯片。
可以理解的是，当所述器件区211为多个时，所述第一掩膜区域11也为多个，二者的数量对应相等。本发明的实施例中，由于每一所述器件区211均用于制造一存储芯片，每一所述芯片均设有前述沟道结构，因此，所述掩膜版1对应每一所述器件区211的部分(即每一所述第一掩膜区域11)均设有多个所述第一图案111，以用于在所述光阻层23对应每一所述器件区211的部分通过光刻形成多个所述开口231，进而在所述堆叠结构22对应于每一所述器件区211的部分通过刻蚀形成多个所述沟道孔221，从而在后续工序中形成每一所述存储芯片的沟道结构。
如前所述，所述掩膜版1对应所述切割道区212的部分(即前述第二掩膜区域12)设有多个所述第二图案121。具体地，一实施例中，所述掩膜版1对应每一所述第一切割道区2121的部分设有至少一图案阵列区，多个所述图案阵列区分布于所述掩膜版1的不同位置，每一所述图案阵列区设有多个所述第二图案121。优选地，本实施例中，多个所述图案阵列区在所述衬底21上的正投影与所述衬底21的圆心分别具有不同的距离，其中，多个所述图案阵列区的正投影可以沿所述衬底21的同一径向分布，也可以沿所述衬底21的不同径向分布。当然，在其他实施例中，所述掩膜版1可以在对应每一所述器件区211的部分均相邻设置有一所述图案阵列区。可以理解的是，所述掩膜版1对应所述衬底21的不同位置设有多个所述图案阵列区时，每一所述第一掩膜区域11均对应有与其最为邻近的一所述图案阵列区，通过监测所述最为邻近的图案阵列区内的所述第二图案121对应的开口231是否缩小至小于预设阈值，以判定该图案阵列区邻近的所述第一掩膜区域11对应的半导体器件2的部分在刻蚀过程中产生的所述副产物是否异常，其判定结果的可靠性更高。
显然，在其他实施例中，多个所述图案阵列区也可以分布于所述掩膜版1对应所述第二切割道区2122的部分，且沿所述衬底21的径向分布于所述掩膜版1的不同位置。
在其他实施例中，多个所述图案阵列区还可以同时分布于所述掩膜版1对应所述第一切割道区2121和所述第二切割道区2122的部分，且沿所述衬底21的径向分布于于所述掩膜版1的不同位置。
在其他实施例中，所述图案阵列区也可以为一个，所述图案阵列区分布于所述掩膜版1对应同一所述第一切割道区2121的部分或者对应同一所述第二切割道区2122的部分。
请参阅图6，本发明还提供一种半导体器件的制造方法，具体包括以下步骤。
S1，如图3中所示，提供衬底21，并在所述衬底21的上方依次形成堆叠结构22和光阻层23，所述衬底21包括器件区211及位于所述器件区211外围的切割道区212。
其中，所述衬底21可以由半导体材料或者非导电材料制成，所述半导体材料包括但不限于硅、锗、硅锗、砷化镓、绝缘体上硅或者绝缘体上锗，所述非导电材料包括但不限于玻璃、塑料或者蓝宝石，优选采用半导体硅衬底。所述堆叠结构22包括沿远离所述衬底21的方向交替层叠的隔离层(未标示)和牺牲层(未标示)，所述隔离层的材料包括但不限于氧化硅或者碳化硅，所述牺牲层的材料包括但不限于氮化硅或者氮氧化硅，所述隔离层和所述牺牲层可以通过化学气相沉积、物理气相沉积、原子层沉积等本领域常用的方法形成，对此不作赘述。
S2，如图3所示，在所述光阻层23远离所述堆叠结构22的一侧设置掩膜版1，所述掩膜版1对应所述器件区211的部分设有多个第一图案111，所述掩膜版1对应所述切割道区212的部分设有多个第二图案121，其中，每一所述第一图案111和每一所述第二图案121的形状、大小相同，所述多个第一图案111的排布密度大于所述多个第二图案121的排布密度。
其中，需要说明的是，本发明的实施例中，所述多个第一图案111的排布密度大于所述多个第二图案121的排布密度是指：单位面积内所述第一图案111的数量大于所述第二图案121的数量。
具体地，请一并参阅图1及图2，一实施例中，所述第一掩膜区域11设有呈多行多列阵列排布的多个所述第一图案111，所述第二掩膜区域12设有多行多列阵列排布的多个所述第二图案121，其中，所述第一图案111的行方向和列方向分别与所述第二图案121的行方向和列方向相同，任意相邻的两个所述第一图案111之间的距离相同，任意相邻的两个所述第二图案121之间的距离也相同，且所述第一图案111和所述第二图案121均为圆形。本实施例中，单位面积内所述第一图案111的数量大于所述第二图案121的数量，且任意相邻的两个所述第一图案111之间的距离小于任意相邻的两个所述第二图案121之间的距离。
在其他实施例中，多个所述第一图案111和多个所述第二图案121可以不呈阵列排布，任意相邻的两个所述第一图案111之间的距离、任意相邻的两个所述第二图案121之间的距离不作限定，只要单位面积内所述第一图案111的数量大于所述第二图案121的数量即可。
S3，如图3所示，以所述掩膜版1为掩膜进行刻蚀，以在所述光阻层23中形成与所述多个第一图案111及所述多个第二图案121一一对应的多个开口231。
具体地，一实施例中，所述光阻层23为正向光阻层，所述第一图案111和所述第二图案121用于通过曝光光源，所述掩膜版1除设有所述第一图案111和所述第二图案121以外的部分用于遮挡曝光光源，由此，经过显影后，所述光阻层23与所述多个第一图案111及所述多个第二图案121对应的部分溶解于显影液中，从而光刻形成与所述多个第一图案111及所述多个第二图案121一一对应的多个开口231。显然，在其他实施例中，所述光阻层23也可以为负向光阻层，所述第一图案111和所述第二图案121用于遮挡曝光光源，所述掩膜版1除设有所述第一图案111和所述第二图案121以外的部分用于通过曝光光源，由此，经过显影后，所述光阻层23与所述多个第一图案111及所述多个第二图案121对应的部分同样可以溶解于显影液中，从而光刻形成与所述多个第一图案111及所述多个第二图案121一一对应的多个开口231。需要说明的是，所述光阻层23的光刻工艺包括但不限于曝光、显影等步骤，其具体的步骤与现有的光刻工艺的步骤相同，对此不作赘述。
其中，一实施例中，所述掩膜版1可以由透明的基板及设于所述基板上的遮光层构成，设有所述遮光层的基板部分用于遮挡曝光光源，未设有所述遮光层的基板部分用于通过曝光光源。显然，在其他实施例中，所述掩膜版1也可以由不透光的基板构成，所述掩膜版1需要通过曝光光源的部分进行镂空处理即可。
可以理解的是，所述多个开口231与所述多个第一图案111及所述多个第二图案121一一对应，因此，对应于所述多个第一图案111的多个开口231的排布密度大于对应于所述多个第二图案121的多个开口231的排布密度。换言之，相比于所述光阻层23对应所述器件区211的部分在单位面积内包含的开口231的数量，所述光阻层23对应所述切割道区212的部分在单位面积内包含的开口231的数量更少。此外，由于所述光阻层23各部分的厚度一般相同，但所述光阻层23对应所述衬底21的不同区域的部分在单位面积内的所述开口231数量的不同，因此，所述光阻层23对应所述衬底21的不同区域的部分在单位面积内的体积不同，具体而言，所述光阻层23对应所述器件区211的部分在单位面积内的体积较小、所述光阻层23对应所述切割道区212的部分在单位面积内的体积较大。
S4，以光刻后的所述光阻层23为掩膜，通过所述光阻层23的多个开口231刻蚀所述堆叠结构22，以在所述堆叠结构22中形成沿垂直于所述堆叠结构22的方向延伸的沟道孔221。
其中，需要说明的是，所述堆叠结构22对应所述衬底21的器件区211的部分，其包含的所述沟道孔221用于形成所述半导体器件2的沟道结构，所述沟道结构即为所述半导体器件2的存储结构；所述堆叠结构22对应所述衬底21的切割道区212的部分，其包含的所述沟道孔221可以形成沟道结构以起到对所述半导体器件2的支撑作用，并在所述半导体器件2制造完成后去除，当然也可以不形成所述沟道结构。
S5，在监测到至少一所述第二图案121对应的开口231的尺寸缩小至小于预设阈值时，判定所述堆叠结构22刻蚀产生的副产物异常，停止对所述堆叠结构22的刻蚀。
可以理解的是，所述堆叠结构22进行刻蚀时，所述光阻层23对应所述器件区211的部分包含的每一所述开口231及其对应的沟道孔221沉积的副产物的平均量，要小于所述光阻层23对应所述切割道区212的部分包含的每一所述开口231及其对应的沟道孔221沉积的所述副产物的平均量。基于此，可以推断得到：当刻蚀产生的所述副产物异常时(即总量较多时)，相比于所述光阻层23对应所述切割道区212的部分包含的所述开口231及其对应的所述沟道孔221，所述光阻层23对应所述切割道区212的部分包含的所述开口231及其对应的所述沟道孔221更容易被沉积的所述副产物填充而先一步缩小至小于所述预设阈值的现象。即，对应于所述第二图案121的开口231比对应于所述第一图案111的开口231更容易在所述副产物异常时出现缩小的现象。由此，可以反向推导出：在所述半导体器件2的刻蚀过程中，相比于监测所述第一图案111对应的开口231是否缩小，通过监测所述第二图案121对应的开口231是否缩小至小于所述预设阈值，可以更早地发现所述副产物异常的问题，因此，通过监测所述第二图案121对应的开口231是否缩小至小于所述预设阈值即可实现对刻蚀副产物的监控。更详细的推论描述，请参见前述掩膜版1的相关描述内容，对此不再赘述。
进一步的，根据发明人的实验表明，在所述堆叠结构22的刻蚀过程中，缩小至小于预设阈值的所述开口231的数量与刻蚀产生的所述副产物的异常量呈正比，即刻蚀产生的所述副产物越多，缩小的所述开口231的数量越多。
综上所述，本发明提供的所述半导体器件的制造方法中，通过在所述掩膜版1对应所述半导体器件2的器件区211的部分设置多个第一图案111、以及在对应所述半导体器件2的切割道区212的部分设置多个第二图案121，所述多个第一图案111和所述多个第二图案121被配置为形状、大小相同、且所述多个第一图案111的排布密度大于所述第二图案121的排布密度，使得通过所述掩膜版1对所述半导体器件2的光阻层23进行光刻后，所述光阻层23能够在不同区域对应形成排布密度不同的多个开口231，进而使得所述光阻层23作为掩膜对所述半导体器件2进行刻蚀的过程中，通过监测所述第二图案121对应的开口231是否缩小至小于预设阈值，即可实现对刻蚀副产物的监控，从而在影响所述半导体器件2的生产良率之前及时发现副产物较多的问题，有利于提高所述半导体器件2的生产良率。
其中，通过任一所述开口231刻蚀形成穿通所述堆叠结构22的沟道孔221时，该开口231具有一个最小直径值，所述最小直径值即为所述预设阈值。可以理解的是，对于不同厚度的堆叠结构22而言，为了形成穿通所述堆叠结构22的沟道孔221，其开口231对应的预设阈值会不同。具体地，所述堆叠结构22的厚度越大，用于形成穿通所述堆叠结构22的沟道孔221的开口231对应的预设阈值越大，所述预设阈值与所述堆叠结构22之间的对应关系可以通过实验获得，对此不作赘述。
可以理解的是，在刻蚀过程中，所述副产物是逐渐增多的，因此，所述第二图案121对应的开口231是逐渐缩小的，通过将所述开口231的尺寸值与所述预设阈值进行对比，可以避免在所述第二图案121对应的开口231缩小程度较小而不影响最终的刻蚀效果时误判所述副产物异常，从而保证所述半导体器件2的正常刻蚀，有利于进一步提高所述半导体器件2的生产良率。
需要说明的是，采用上述制造方法所制成的半导体器件还具备与前述半导体器件2相同的其他功能和特征，更具体的描述可参考前述半导体器件2的相关内容，此处不再赘述。
进一步的，本发明还提供一种半导体器件，所述半导体器件采用上述半导体器件的制造方法制成，所述半导体器件具备前述半导体器件2的所有功能和特征，具体描述可参考前述半导体器件2的相关内容，此处也不再赘述。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种掩膜版，用于半导体器件的光刻，其特征在于，所述半导体器件包括依次层叠的衬底、堆叠结构及光阻层，所述衬底包括器件区及位于所述器件区外围的切割道区；
所述掩膜版设有多个第一图案，所述第一图案用于在所述器件区的光阻层内形成开口，所述掩膜版还设有多个第二图案，所述第二图案用于在所述切割道区的光阻层内形成开口；
其中，所述第一图案和所述第二图案的形状、大小相同，所述多个第一图案的排布密度大于所述多个第二图案的排布密度。
2.如权利要求1所述的掩膜版，其特征在于，所述衬底包括阵列分布的多个所述器件区，所述切割道区包括交叉分布的多个第一切割道区和多个第二切割道区，所述第一切割道区沿第一方向延伸，所述第二切割道区沿第二方向延伸；
所述掩膜版对应至少一所述第一切割道区的部分和/或对应至少一所述第二切割道区的部分设有至少一图案阵列区，每一所述图案阵列区设有所述多个第二图案。
3.如权利要求2所述的掩膜版，其特征在于，所述掩膜版对应每一所述器件区的部分均相邻设置有一所述图案阵列区；或者
所述衬底呈圆形，所述掩膜版设有多个所述图案阵列区，且所述多个图案阵列区在所述衬底上的正投影与所述衬底的圆心分别具有不同的距离，所述多个图案阵列区的正投影沿所述衬底的同一径向分布或者沿所述衬底的不同径向分布。
4.如权利要求1-3任一项所述的掩膜版，其特征在于，多个所述第一图案和多个所述第二图案均呈多行多列阵列分布，所述第一图案的行方向和列方向分别与所述第二图案的行方向和列方向相同，其中，相邻两个所述第一图案之间的间距小于相邻两个所述第二图案之间的间距。
5.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，并在所述衬底的上方依次形成堆叠结构和光阻层，所述衬底包括器件区及位于所述器件区外围的切割道区；
在所述光阻层远离所述堆叠结构的一侧设置掩膜版，所述掩膜版对应所述器件区的部分设有多个第一图案，所述掩膜版对应所述切割道区的部分设有多个第二图案，其中，每一所述第一图案和每一所述第二图案的形状、大小相同，所述多个第一图案的排布密度大于所述多个第二图案的排布密度；
以所述掩膜版为掩膜进行刻蚀，以在所述光阻层中形成与所述多个第一图案及所述多个第二图案一一对应的多个开口；
以光刻后的所述光阻层为掩膜，通过所述光阻层的多个开口刻蚀所述堆叠结构，以在所述堆叠结构中形成沿垂直于所述堆叠结构的方向延伸的沟道孔；以及
在监测到至少一所述第二图案对应的开口的尺寸缩小至小于预设阈值时，判定所述堆叠结构刻蚀产生的副产物异常，停止对所述堆叠结构的刻蚀。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述副产物异常时，所述沟道孔未穿通所述堆叠结构。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，缩小至小于所述预设阈值的所述开口的数量与所述副产物的异常量呈正比。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述衬底包括阵列分布的多个所述器件区，所述切割道区包括沿第一方向延伸且沿第二方向间隔的多个第一切割道区、以及沿所述第二方向延伸且沿所述第一方向间隔的多个第二切割道区，所述多个第一切割道区和所述多个第二切割道区交叉分布；
所述掩膜版对应至少一所述第一切割道区的部分和/或对应至少一所述第二切割道区的部分包括至少一图案阵列区，每一所述图案阵列区设有所述多个第二图案。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述掩膜版对应每一所述器件区的部分均相邻设置有一所述图案阵列区。
10.如权利要求8所述的半导体器件的制造方法，其特征在于，所述掩膜版设有多个所述图案阵列区，且所述多个图案阵列区位于所述掩膜版对应所述衬底沿径向的不同位置。
CN202110716663.3A 2021-06-26 2021-06-26 掩膜版、半导体器件的制造方法 Pending CN113485069A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110716663.3A CN113485069A (zh) 2021-06-26 2021-06-26 掩膜版、半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110716663.3A CN113485069A (zh) 2021-06-26 2021-06-26 掩膜版、半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN113485069A true CN113485069A (zh) 2021-10-08

Family

ID=77937250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110716663.3A Pending CN113485069A (zh) 2021-06-26 2021-06-26 掩膜版、半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113485069A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457650A (zh) * 2023-12-21 2024-01-26 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903011A (en) * 1996-07-29 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device having monitor pattern formed therein
US20030136762A1 (en) * 2001-10-16 2003-07-24 Yan Zhao Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US20060234496A1 (en) * 2001-11-21 2006-10-19 Yan Zhao Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US8890084B1 (en) * 2013-09-03 2014-11-18 United Microelectronics Corp. Method for analyzing circuit pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903011A (en) * 1996-07-29 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device having monitor pattern formed therein
US20030136762A1 (en) * 2001-10-16 2003-07-24 Yan Zhao Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US20060234496A1 (en) * 2001-11-21 2006-10-19 Yan Zhao Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US8890084B1 (en) * 2013-09-03 2014-11-18 United Microelectronics Corp. Method for analyzing circuit pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457650A (zh) * 2023-12-21 2024-01-26 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制造方法
CN117457650B (zh) * 2023-12-21 2024-04-05 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制造方法

Similar Documents

Publication Publication Date Title
KR101881857B1 (ko) 계단형 패턴 형성 방법
US8822285B2 (en) Nonvolatile memory device and method of manufacturing the same
US10332785B2 (en) Semiconductor devices and methods of manufacturing the same
US5702567A (en) Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US20140027838A1 (en) Semiconductor device and method for manufacturing the same
KR20150061429A (ko) 수직형 메모리 장치 및 그 제조 방법
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
US11908730B2 (en) Vertical semiconductor device and method for fabricating the same
CN113485069A (zh) 掩膜版、半导体器件的制造方法
US8623772B2 (en) Method of forming patterns of semiconductor device
KR102515409B1 (ko) 수직형 반도체 소자
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
KR102483456B1 (ko) 수직형 메모리 장치 및 이의 제조 방법
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
KR100629269B1 (ko) 라인 패턴의 측부에 트랜치를 갖는 반도체 장치들 및 그형성방법들
KR970010569B1 (ko) 반도체 장치의 제조 방법
CN113488450B (zh) 半导体器件及其制造方法
US20230411207A1 (en) Vertical semiconductor device and method for fabricating the same
US20240096690A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10950443B2 (en) Method for forming patterns
KR20140061879A (ko) 계단형 패턴 형성 방법
JP4932134B2 (ja) 集積回路の製造における位置合わせ精度条件を緩和する方法
US9741739B2 (en) Semiconductor manufacturing method and semiconductor device
CN113903708B (zh) 存储器的形成方法及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211008