KR20140061879A - 계단형 패턴 형성 방법 - Google Patents

계단형 패턴 형성 방법 Download PDF

Info

Publication number
KR20140061879A
KR20140061879A KR1020120129045A KR20120129045A KR20140061879A KR 20140061879 A KR20140061879 A KR 20140061879A KR 1020120129045 A KR1020120129045 A KR 1020120129045A KR 20120129045 A KR20120129045 A KR 20120129045A KR 20140061879 A KR20140061879 A KR 20140061879A
Authority
KR
South Korea
Prior art keywords
photoresist
film
pattern
forming
stepped
Prior art date
Application number
KR1020120129045A
Other languages
English (en)
Other versions
KR101966894B1 (ko
Inventor
김철호
강문종
김봉철
박초롱
이대엽
이상호
이재한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120129045A priority Critical patent/KR101966894B1/ko
Publication of KR20140061879A publication Critical patent/KR20140061879A/ko
Application granted granted Critical
Publication of KR101966894B1 publication Critical patent/KR101966894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

계단형 패턴 형성 방법으로, 기판 상에 식각 대상막을 형성한다. 상기 식각 대상막 상에 서로 다른 감광 특성을 갖는 포토레지스트 패턴들이 번갈아 적층되고, 가장자리 부위가 계단 형상을 갖는 포토레지스트 구조물을 형성한다. 상기 포토레지스트 구조물을 식각 마스크로 사용하여 상기 식각 대상막을 식각하여 계단형 패턴을 형성한다. 상기 방법에 의하면, 식각 공정을 수행하는 횟수가 감소되어 간단한 공정으로 계단형 패턴을 형성할 수 있다.

Description

계단형 패턴 형성 방법{Method of forming a step shape pattern}
본 발명은 계단형 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 수직형 메모리 소자에 사용될 수 있는 계단형 패턴 형성 방법에 관한 것이다.
최근에는 반도체 소자의 고집적화를 위하여 기판 표면에 대해 수직한 방향으로 셀들을 적층시키는 기술이 개발되고 있다. 상기 수직형 반도체 소자의 경우, 셀들 뿐 아니라 이들과 연결되는 배선들도 수직 적층된 구조로 형성된다. 상기 수직 방향으로 적층되는 각 배선들에 독립적으로 전기적 신호를 인가하기 위하여, 상기 각 배선들의 가장자리에는 콘택 연결을 위한 패드로써 계단형 패턴이 포함되어야 한다. 상기 계단형 패턴을 형성하기 위하여, 수 회의 사진 및 식각 공정이 요구된다. 이와같이, 수 회의 사진 및 식각 공정을 수행하는데 따른 공정 비용이 증가된다.
본 발명의 목적은 공정 횟수를 감소시키면서 계단형 패턴을 형성하는 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 계단형 패턴 형성 방법으로, 기판 상에 식각 대상막을 형성한다. 상기 식각 대상막 상에 서로 다른 감광 특성을 갖는 포토레지스트 패턴들이 번갈아 적층되고, 가장자리 부위가 계단 형상을 갖는 포토레지스트 구조물을 형성한다. 상기 포토레지스트 구조물을 식각 마스크로 사용하여 상기 식각 대상막을 식각하여 계단형 패턴을 형성한다.
본 발명의 일 실시예에서, 상기 포토레지스트 구조물을 형성하기 위하여, 상기 식각 대상막 상에 제1 감광 특성을 갖는 제1 포토레지스트막을 형성한다. 상기 제1 포토레지스트막을 사진 공정에 의해 패터닝하여 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴 및 식각 대상막 상에 상기 제1 감광 특성과 다른 제2 감광 특성을 갖는 제2 포토레지스트막을 형성한다. 상기 제2 포토레지스트막을 사진 공정에 의해 패터닝하여, 상기 제1 포토레지스트 패턴 상에 구비되고 상기 제1 포토레지스트 패턴 가장자리 부위를 일부 노출하는 상기 제2 포토레지스트 패턴을 형성한다. 또한, 상기 설명한 것과 동일한 방법으로 포토레지스트 패턴들을 형성하는 공정들을 반복 수행하여, 상기 제2 포토레지스트 패턴 상에 계단 형상을 가지면서 서로 다른 감광 특성을 갖는 포토레지스트 패턴들을 형성한다.
상기 제1 감광 특성을 갖는 제1 포토레지스트막은 네거티브 포토레지스트를 사용하여 형성될 수 있고, 상기 제2 감광 특성을 갖는 제2 포토레지스트막은 포지티브 포토레지스트를 사용하여 형성될 수 있다.
이 경우, 상기 제1 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제1 포토레지스트막에서 패턴이 형성되지 않을 부위를 선택적으로 노광하고, 상기 제2 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제2 포토레지스트막에서 패턴이 형성될 부위를 선택적으로 노광할 수 있다.
이와는 다르게, 상기 제1 감광 특성을 갖는 제1 포토레지스트막은 포지티브 포토레지스트를 사용하여 형성될 수 있고, 상기 제2 감광 특성을 갖는 제2 포토레지스트막은 네거티브 포토레지스트를 사용하여 형성될 수 있다.
이 경우, 상기 제1 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제1 포토레지스트막에서 패턴이 형성될 부위를 선택적으로 노광하고, 상기 제2 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제2 포토레지스트막에서 패턴이 형성되지 않을 부위를 선택적으로 노광할 수 있다.
본 발명의 일 실시예에서, 상기 포토레지스트 구조물은 형성하고자 하는 목표한 계단형 패턴의 층수와 동일한 층수의 계단 형상을 갖도록 형성할 수 있다.
본 발명의 일 실시예에서, 상기 포토레지스트 구조물에서 각 층의 가장자리의 노출 부위는 형성하고자 하는 목표한 계단형 패턴에서 각 층의 가장자리 노출 부위와 동일한 형상을 갖도록 형성할 수 있다.
본 발명의 일 실시예에서, 상기 식각 대상막은 층간 절연막 및 희생막을 반복하여 적층하여 형성할 수 있다.
본 발명의 일 실시예에서, 상기 식각 대상막은 층간 절연막 및 도전막을 반복하여 적층하여 형성할 수 있다.
설명한 것과 같이, 본 발명에 의하면 1회의 식각 공정만으로도 계단형 패턴을 형성할 수 있다. 이와같이, 상기 계단형 패턴을 형성하기 위한 식각 공정의 횟수가 매우 감소되기 때문에, 저 비용으로 반도체 소자를 제조할 수 있다.
도 1a 내지 도 1h는 본 발명의 실시예 1에 따른 계단형 패턴의 형성 방법을 나타내는 단면도들이다.
도 2a 내지 도 2f는 본 발명의 실시예 2에 따른 수직형 반도체 소자의 제조 방법을 나타내는 단면도이다.
도 3a 내지 도 3c는 본 발명의 실시예 2에 따른 수직형 반도체 소자의 제조 방법을 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예 1
도 1a 내지 도 1h는 본 발명의 실시예 1에 따른 계단형 패턴의 형성 방법을 나타내는 단면도들이다.
도 1a를 참조하면, 기판(100) 상에 계단형 패턴으로 형성되기 위한 식각 대상막(105)을 형성한다. 상기 식각 대상막(105)은 2층의 물질막이 반복 적층되는 형상을 가질 수 있다. 이와는 다른 예로, 상기 식각 대상막(105)은 하나의 물질막으로 형성될 수도 있다. 또다른 예로, 상기 식각 대상막이 별도로 구비되지 않고, 상기 기판(100)이 식각 대상막이 될 수도 있다. 그러나, 상기 식각 대상막(105)으로 사용되는 물질 및 구조는 이에 한정되는 것은 아니다.
일 예로, 도시된 것과 같이, 상기 식각 대상막(105)은 층간 절연막(102a~102c) 및 희생막(104a,104b)이 순차적으로 반복 적층된 구조를 가질 수 있다. 또한, 상기 식각 대상막(105)의 최상부 층에는 층간 절연막(102c)이 형성될 수 있다.
상기 층간 절연막(102a~102c)은 실리콘 산화물을 증착시켜 형성할 수 있다. 상기 희생막(104a, 104b)은 상기 층간 절연막(102a~102c)과 식각 선택비를 갖는 물질로 형성한다. 일 예로, 상기 희생막(104a, 104b)은 실리콘 질화물 또는 폴리실리콘으로 형성할 수 있다. 이하에서, 상기 희생막(104a, 104b)은 실리콘 질화물인 것으로 설명한다. 상기 층간 절연막(102a~102c) 및 희생막(104a, 104b)이 적층되는 수는 한정되지 않는다. 본 실시예에서는, 기판(100) 표면으로부터 제1 내지 제3 층간 절연막(102a~102c)과 제1 및 제2 희생막(104a, 104b)이 각각 교대로 적층되는 것으로 설명한다.
도 1b를 참조하면, 상기 식각 대상막(105) 상에 제1 감광 특성을 갖는 제1 포토레지스트막(106)을 형성한다. 예를들어, 상기 제1 포토레지스트막(106)은 네거티브 포토레지스트와 포지티브 포토레지스트 중 어느 하나를 사용하여 형성할 수 있다. 이하에서는, 상기 제1 포토레지스트막(106)을 네거티브 포토레지스트를 사용하는 것으로 설명한다.
도 1c를 참조하면, 상기 제1 포토레지스트막(106)에 대해 사진 공정을 수행하여 제1 포토레지스트 패턴(106a)을 형성한다. 상기 제1 포토레지스트 패턴(106a)은 계단형 패턴의 최하층을 형성하기 위한 식각 마스크 패턴으로 제공된다. 본 실시예의 경우, 최종적으로 형성하고자하는 계단형 패턴에서 하나의 층에는 하나의 층간 절연막 패턴과 하나의 희생막 패턴을 포함할 수 있다. 상기 제1 포토레지스트 패턴(106a)이 형성되지 않은 부위에는 상기 식각 대상막(105)의 상부면이 노출된다.
이하에서, 상기 제1 포토레지스트 패턴(106a)을 형성하는 과정을 설명한다.
본 실시예에서는, 상기 제1 포토레지스트막(106)으로 네거티브 포토레지스트를 사용하였다. 그러므로, 상기 제1 포토레지스트막(106)에서 상기 제1 포토레지스트 패턴(106a)으로 형성될 부위를 선택적으로 1차 노광한다. 상기 제1 포토레지스트막(106)에서 노광된 부위는 가교결합(cross linking)되어 현상액에 대해 불용성을 갖게된다. 반면에, 상기 노광되지 않은 부위는 현상액에 의해 쉽게 용해된다. 상기 1차 노광 공정을 수행한 다음, 상기 제1 포토레지스트막(106)을 현상하여 제1 포토레지스트 패턴(106a)을 형성한다.
상기 설명한 것과는 다른 예로, 제1 포토레지스트막(106)으로 포지티브 포토레지스트를 사용할 수도 있다. 이 경우에는, 상기 제1 포토레지스트 패턴(106a)이 형성되지 않을 부위를 노광한 다음 현상 공정을 진행할 수 있다.
도 1d를 참조하면, 상기 제1 포토레지스트 패턴(106a) 및 식각 대상막(105)의 상부 표면 상에 상기 제1 감광 특성과 다른 제2 감광 특성을 갖는 제2 포토레지스트막(108)을 형성한다. 즉, 상기 제2 포토레지스트막(108)으로 사용되는 포토레지스트는 상기 제1 포토레지스트막(106)으로 사용되는 포토레지스트에 따라 다르게 선택될 수 있다.
예를들어, 상기 설명한 것과 같이, 상기 제1 포토레지스트막(106)이 네거티브 포토레지스트로 형성된 경우, 상기 제2 포토레지스트막(108)은 포지티브 포토레지스트로 형성될 수 있다. 다른 예로, 상기 제1 포토레지스트막(106)이 포지티브 포토레지스트로 형성된 경우, 상기 제2 포토레지스트막(108)은 네거티브 포토레지스트로 형성될 수 있다. 이하에서, 상기 제2 포토레지스트막(108)은 포지티브 포토레지스트로 형성된 것으로 주로 설명한다.
도 1e를 참조하면, 상기 제2 포토레지스트막(108)에 대해 노광 공정을 수행하여, 상기 제1 포토레지스트 패턴(106a) 상에 예비 제2 포토레지스트 패턴(108a)을 형성한다. 상기 노광 공정은 계단형 패턴의 하부로부터 2번째 층의 패턴을 형성하기 위한 식각 마스크인 제2 포토레지스트 패턴을 형성하기 위한 공정이다. 그러므로, 상기 제2 포토레지스트 패턴은 상기 제1 포토레지스트 패턴(106a) 상에만 위치하게 된다. 또한, 상기 제2 포토레지스트 패턴이 형성되지 않은 부위에는 상기 제1 포토레지스트 패턴(106a)의 가장자리 부위와 상기 식각 대상막(105)의 상부면이 각각 노출될 수 있다. 이 때, 상기 제1 포토레지스트 패턴(106a)의 가장자리의 노출 부위는 형성하고자 하는 목표한 계단형 패턴에서 각 층의 가장자리 노출 부위와 동일한 형상을 가질 수 있다.
본 실시예에서는, 상기 제2 포토레지스트막(108)으로 포지티브 포토레지스트를 사용하였다. 그러므로, 상기 제2 포토레지스트막(108)에서 제2 포토레지스트 패턴으로 형성되지 않을 부위를 선택적으로 노광한다. 상기 제2 포토레지스트막(108)에서 노광된 부위는 현상액에 대해 쉽게 용해된다. 반면에, 상기 노광되지 않은 부위는 현상액에 대해 불용성을 갖는다. 상기 노광 공정에서, 상기 제1 포토레지스트 패턴(106a)의 가장자리 부위도 함께 노광될 수 있다. 그러나, 상기 제1 포토레지스트 패턴(106a)은 이전의 1차 노광 공정을 통해 가교결합된 상태이고, 네거티브 포토레지스트로 형성되므로, 추가적으로 광이 조사되더라도 패턴의 형상이 그대로 유지된다.
상기 설명한 것과는 다른 예로, 상기 제1 포토레지스트막(106)으로 포지티브 포토레지스트를 사용하고, 상기 제2 포토레지스트막(108)으로 네거티브 포토레지스트로 사용할 수도 있다. 이 경우에는, 상기 제2 포토레지스트 패턴이 형성될 부위를 노광할 수 있다.
도 1f를 참조하면, 상기 예비 제2 포토레지스트 패턴(108a)을 현상하여, 상기 제1 포토레지스트 패턴(106a) 상에 제2 포토레지스트 패턴(108b)을 형성한다. 상기 제2 포토레지스트 패턴(108b)은 계단형 패턴의 하부로 부터 2번째 층의 패턴을 형성하기 위한 식각 마스크 패턴이다. 그러므로, 상기 제2 포토레지스트 패턴(108b)은 상기 제1 포토레지스트 패턴(106a) 상부면에만 위치하게 된다. 또한, 상기 제2 포토레지스트 패턴(108b)이 형성되지 않은 부위에는 상기 제1 포토레지스트 패턴(106a)의 가장자리 부위와 상기 식각 대상막(105)의 상부면이 각각 노출된다.
상기 공정을 수행하여, 서로 다른 감광 특성을 갖는 포토레지스트 패턴들이 적층되는 구조의 계단 형상의 포토레지스트 적층 구조물(110)이 형성된다.
본 실시예에서는, 상기 포토레지스트 적층 구조물(110)이 2층의 계단형 패턴 형상을 갖는다. 그러나, 형성하고자 하는 계단형 패턴의 층 수에 따라 상기 포토레지스트 적층 구조물(110)에 포함되는 포토레지스트 패턴의 층수를 증감할 수 있다. 즉, 상기 제1 및 제2 포토레지스트 패턴(106a, 108b) 상에 계속하여 제3 내지 제 n 포토레지스트 패턴을 형성하여 포토레지스트 적층 구조물을 형성할 수 있다. 상기 제3 내지 제n 포토레지스트 패턴을 형성하는 방법은 상기 제1 및 제2 포토레지스트 패턴(106a, 108b)을 형성하는 방법과 동일할 수 있다. 그러므로, 상기 포토레지스트 적층 구조물에 포함되는 홀수층의 포토레지스트 패턴들은 상기 제1 감광 특성을 갖는 포토레지스트를 사용하여 형성되고, 짝수층의 포토레지스트 패턴은 상기 제1 감광 특성과는 다른 상기 제2 감광 특성을 갖는 포토레지스트를 사용하여 형성된다. 다만, 상기 제1 내지 제n 포토레지스트 패턴의 적층 구조가 계단 형상을 갖도록 각층의 포토레지스트 막에서 노광되는 부위만이 달라진다.
도 1g 및 도 1h를 참조하면, 상기 계단 형상의 포토레지스트 적층 구조물(110)을 식각 마스크로 사용하여, 상기 식각 대상막(105)을 이방성 식각한다.
상기 식각 공정을 수행하면, 도 1g에 도시된 것과 같이, 상기 포토레지스트 적층 구조물(110)의 가장자리 부위 노출 부위의 식각 대상막(105)이 먼저 식각된다. 즉, 상기 노출 부위의 제3 층간 절연막(102c)을 식각하고, 계속하여 제2 희생막(104b)을 식각한다.
상기 식각 공정이 수행되면서, 상기 포토레지스트 적층 구조물(110)도 일부 두께 만큼 제거되어 상기 포토레지스트 적층 구조물(110)의 높이가 감소하게 되고 그 형상도 변하게 된다. 따라서, 상기 식각 공정이 진행될수록 상기 포토레지스트 적층 구조물(110)의 가장자리 노출 부위가 점차 증가하게 된다. 따라서, 상기 제2 희생막을 식각하고 나면 상기 제1 포토레지스트 패턴(106b)의 가장자리 부위가 추가적으로 더 제거됨으로써 상기 제3 층간 절연막(102c)의 일부가 다시 노출될 수 있다.
또한, 도 1h에 도시된 것과 같이, 상기 노출된 제3 층간 절연막(102c) 및 제2 층간 절연막(102b)을 함께 식각한다. 그리고, 상기 제2 희생막(104b) 및 제1 희생막(104a)을 식각한다. 상기 공정을 수행하면, 계단형 패턴(120)이 완성된다.
본 실시예에 따르면, 상기 계단형 패턴을 형성할 때, 계단 형상을 갖는 포토레지스트 적층 구조물을 식각 마스크로 사용한다. 그러므로, 수 회의 식각 공정을 반복하여 수행하지 않고, 1회의 식각 공정만으로 상기 계단형 패턴을 형성할 수 있다. 그러므로, 상기 계단형 패턴 형성 공정이 매우 단순해진다.
이하에서는, 상기 계단형 패턴 형성 방법은 수직형 반도체 소자의 제조하는데 사용될 수 있다. 이하에서는, 수직형 반도체 소자의 제조 방법을 간단하게 설명한다.
실시예 2
도 2a 내지 도 2f는 본 발명의 실시예 2에 따른 수직형 반도체 소자의 제조 방법을 나타내는 단면도이다.
도 2a를 참조하면, 메모리 셀들이 형성되는 셀 영역을 포함하는 반도체 기판(200)을 마련한다. 상기 셀 영역 내에는 메모리 셀들이 형성되는 셀 형성 영역 및 상기 메모리 셀들을 전기적으로 연결하는 배선들이 형성되는 연결 영역이 포함된다. 상기 반도체 기판(200)은 단결정 실리콘 기판일 수 있다.
상기 반도체 기판(200) 상에 제1 층간 절연막(202)들 및 희생막(204)들을 순차적으로 반복 적층하여 적층 구조물을 형성한다. 상기 제1 층간 절연막(202)들은 실리콘 산화물을 증착시켜 형성할 수 있다. 상기 희생막(204)들은 상기 제1 층간 절연막(202)들과 식각 선택비를 갖는 물질로 형성한다. 일 예로, 상기 희생막(204)들은 실리콘 질화물로 형성할 수 있다. 본 실시예에서는 5층의 제1 층간 절연막(202)과 4층의 희생막(204)을 포함하는 것으로 설명한다.
도 2b를 참조하면, 상기 적층 구조물(205) 상에 계단 형상의 포토레지스트 구조물(214)을 형성한다. 상기 계단 형상의 포토레지스트 구조물(214)은 상기 도 1b 내지 도 1f를 참조로 설명한 공정을 수행하여 형성할 수 있다. 상기에서도 설명한 것과 같이, 상기 포토레지스트 구조물(214)에 포함되는 홀수층의 포토레지스트 패턴(206a, 210a)과 짝수층의 포토레지스트 패턴(208a, 212a)은 서로 다른 감광 특성을 갖는 포토레지스트 물질을 사용하여 형성된다.
이 때, 상기 계단 형상의 포토레지스트 구조물(214)은 상기 적층 구조물(205)에 형성하고자 하는 계단형 몰드 구조물의 층수만큼의 계단이 형성되어야 한다. 예를들어, 4층의 계단 형상의 몰드 구조물을 형성하기 위하여,도시된 것과 같이, 제1 내지 제4 포토레지스트 패턴(206a, 208a, 210a, 212a)이 적층되는 4층의 포토레지스트 구조물(214)을 형성한다.
도 2c를 참조하면, 상기 포토레지스트 구조물(214)을 식각 마스크로 사용하여 하부의 적층 구조물(205)을 이방성으로 식각한다. 상기 식각 공정을 수행하면, 상기 포토레지스트 구조물(214)의 형상이 상기 적층 구조물(205)에 전사되어 계단형 몰드 구조물(220)이 형성된다.
도 2d를 참조하면, 상기 계단형 몰드 구조물(220)을 덮는 제2 층간 절연막(230)을 형성한다. 상기 계단형 몰드 구조물(220)을 관통하여 기판(200) 표면을 노출하는 복수의 채널홀들을 형성한다. 상기 채널홀 내부의 하부를 채우는 반도체 패턴(232)을 형성한다. 상기 반도체 패턴(232)은 선택적 에피택셜 성장 공정을 통해 형성할 수 있다.
상기 채널홀들의 내측벽 상에 전하 저장막 및 터널 절연막을 순차적으로 형성한다. 도 2d에서는 상기 전하 저장막 및 터널 절연막을 하나의 층(236)으로 도시하였다. 또한, 상기 터널 절연막 상에 상기 반도체 패턴(232)과 접촉하는 채널 패턴(238)을 형성한다. 상기 채널 패턴(238) 상에는 상기 채널홀들의 내부를 대부분 매립하는 매립 절연막 패턴(240)이 형성된다. 또한, 상기 매립 절연막 패턴(240) 상에 상기 채널 패턴(238)의 측벽과 접촉하면서 상기 채널홀의 입구 부위를 덮는 패드 패턴(242)을 형성한다.
상기 공정에 의해, 상기 채널홀 내부에는 반도체 패턴(232) 및 채널 패턴(238)을 포함하는 필러 구조물들이 형성된다.
도 2e를 참조하면, 상기 필러 구조물들 사이 부위의 있는 계단형 몰드 구조물(220)을 식각하여 일 방향으로 연장되는 트렌치 형상의 개구부(도시안됨)를 형성한다. 상기 개구부의 저면에는 기판(200) 표면이 노출될 수 있다. 상기 개구부의 연장 방향은 워드 라인의 연장 방향과 동일할 수 있다.
상기 개구부를 형성한 다음, 상기 개구부의 측벽에 노출되어 있는 상기 희생막들(204)을 제거하여 상기 적층된 제1 층간 절연막(202)들 사이에 갭을 형성한다.
상기 갭 및 개구부의 내부면을 따라 블록킹 유전막, 베리어 금속막 및 금속막을 형성한다. 이 후, 상기 개구부 내부에 형성된 베리어 금속막 및 금속막을 식각하여 상기 갭 내부에 워드 라인 구조물(244)을 형성한다.
상기 워드 라인 구조물(244)은 상기 희생막들(204)이 제거된 부위 내에 형성된다. 그러므로, 상기 워드 라인 구조물(244)의 측방 가장자리 부위는 계단 형상을 가지게 된다. 따라서, 상기 각 층 워드 라인 구조물들(244)에서 측방 가장자리 부위의 노출된 부위는 콘택과 접촉되는 워드 라인 패드 영역으로 제공된다.
또한, 상기 개구부 저면의 기판(200)에 N형의 불순물을 도핑함으로써, 소오스 라인(S/L)으로 사용되는 불순물 영역(도시안됨)을 형성한다.
이 후, 상기 구조물들을 덮는 제3 층간 절연막(246)을 형성한다.
도 2f를 참조하면, 상기 제3 및 제2 층간 절연막(246, 230)과 각 층의 제1 층간 절연막(202)을 관통하여 상기 워드 라인 구조물의 패드 영역과 접촉하는 콘택 플러그들(248)을 각각 형성한다.
도시하지는 않았지만, 상기 제3 층간 절연막(246)을 관통하여 상기 패드 패턴과 접촉하는 비트 라인 콘택을 형성할 수 있다. 또한, 상기 비트 라인 콘택과 전기적으로 연결되는 비트 라인을 형성할 수 있다.
설명한 것과 같이, 워드 라인 구조물의 패드 영역으로 제공되는 계단형 몰드 구조물을 형성할 때, 1회의 식각 공정만으로 복수의 층의 계단형 패턴을 형성할 수 있다. 따라서, 워드 라인 구조물의 수직 적층 수가 높은 고집적화된 수직형 반도체 소자를 저비용으로 용이하게 제조할 수 있다.
실시예 3
도 3a 내지 도 3c는 본 발명의 실시예 3에 따른 수직형 반도체 소자의 제조 방법을 나타내는 단면도이다.
도 3a를 참조하면, 메모리 셀들이 형성되는 셀 영역을 포함하는 반도체 기판(200)을 마련한다. 상기 셀 영역 내에는 메모리 셀들이 형성되는 셀 형성 영역 및 상기 메모리 셀들을 전기적으로 연결하는 배선들이 형성되는 연결 영역이 포함된다. 상기 반도체 기판(200)은 단결정 실리콘 기판일 수 있다.
상기 반도체 기판(200) 상에 제1 층간 절연막(202) 및 도전막(260)을 순차적으로 반복 적층한다. 예를들어, 상기 도전막(260)으로는 폴리실리콘막을 사용할 수 있다.
이와같이, 본 실시예에서는 다른 실시예에서 희생막이 형성되는 부위에 도전막(260)이 형성된다. 상기 제1 층간 절연막들(202)은 실리콘 산화물을 증착시켜 형성할 수 있다.
다음에, 도 2b 및 도 2c를 참조로 설명한 공정들을 수행하여 상기 연결 영역에 계단형 구조물(250)을 형성할 수 있다. 상기 계단형 구조물에 포함되어 있는 계단 형상의 각 층의 도전막(260)은 워드 라인으로 사용될 수 있다. 또한, 각 층 도전막(260)에서 가장자리 부위의 노출된 부위는 워드 라인 패드 영역으로 제공될 수 있다.
도 3b를 참조하면, 상기 계단형 구조물(250)을 덮는 제2 층간 절연막(270)을 형성한다. 상기 계단형 구조물(250)을 관통하여 기판 표면을 노출하는 복수의 채널홀들을 형성한다.
상기 채널홀들의 내측벽 상에 블록킹 유전막(262), 전하 저장막(264) 및 터널 절연막(266)을 순차적으로 형성한다. 또한, 상기 터널 절연막(266) 상에 상기 기판(200) 표면과 접촉하는 채널 패턴(268)을 형성한다. 도시된 것과 같이, 상기 채널 패턴(268)은 상기 채널홀 내부를 완전히 채우는 형상을 가질 수 있다.
상기 공정을 수행하면, 상기 채널 패턴(268)의 측방으로 터널 절연막(266), 전하 저장막(264), 블록킹 유전막(262)이 적층된다. 따라서, 각 층별로 셀 트랜지스터들이 완성된다.
도 3c를 참조하면, 상기 제2 층간 절연막(270) 상에 제3 층간 절연막(272)을 형성한다.
계속하여, 상기 제3 및 제2 층간 절연막(272, 270)과 각 층의 제1 층간 절연막(202)을 관통하여 상기 워드 라인 패드 영역과 접촉하는 콘택 플러그들(274)을 각각 형성한다.
도시하지는 않았지만, 상기 제3 층간 절연막(272)을 관통하여 상기 채널 패턴(268)과 접촉하는 비트 라인 콘택을 형성할 수 있다. 또한, 상기 비트 라인 콘택과 전기적으로 연결되는 비트 라인을 형성할 수 있다.
설명한 것과 같이, 가장자리 부위가 계단 형상을 갖는 워드 라인을 형성할 때, 1회의 식각 공정만으로 복수의 층의 워드 라인 패턴을 형성할 수 있다. 따라서, 워드 라인들의 수직 적층 수가 높은 고집적화된 수직형 반도체 소자를 저비용으로 용이하게 제조할 수 있다.
상기 설명한 것과 같이, 본 발명에 의하면 저비용으로 수직형 메모리 소자를 제조할 수 있다.
100 : 기판 102a~102c : 층간 절연막
104a,104b : 희생막 105 : 식각 대상막
106a : 제1 포토레지스트 패턴 1 08b : 제2 포토레지스트 패턴
110 : 포토레지스트 적층 구조물 120 : 계단형 패턴

Claims (10)

  1. 기판 상에 식각 대상막을 형성하는 단계;
    상기 식각 대상막 상에 서로 다른 감광 특성을 갖는 포토레지스트 패턴들이 번갈아 적층되고, 가장자리 부위가 계단 형상을 갖는 포토레지스트 구조물을 형성하는 단계; 및
    상기 포토레지스트 구조물을 식각 마스크로 사용하여 상기 식각 대상막을 식각하여 계단형 패턴을 형성하는 단계를 포함하는 계단형 패턴 형성 방법.
  2. 제1항에 있어서, 상기 포토레지스트 구조물을 형성하는 단계는,
    i)상기 식각 대상막 상에 제1 감광 특성을 갖는 제1 포토레지스트막을 형성하는 단계;
    ii) 상기 제1 포토레지스트막을 사진 공정에 의해 패터닝하여 제1 포토레지스트 패턴을 형성하는 단계;
    iii)상기 제1 포토레지스트 패턴 및 식각 대상막 상에 상기 제1 감광 특성과 다른 제2 감광 특성을 갖는 제2 포토레지스트막을 형성하는 단계;
    iv)상기 제2 포토레지스트막을 사진 공정에 의해 패터닝하여, 상기 제1 포토레지스트 패턴 상에 구비되고 상기 제1 포토레지스트 패턴 가장자리 부위를 일부 노출하는 상기 제2 포토레지스트 패턴을 형성하는 단계; 및
    v) 상기 제2 포토레지스트 패턴 상에 상기 i) 내지 iv) 공정을 반복 수행하여, 계단 형상을 가지면서 서로 다른 감광 특성을 갖는 포토레지스트 패턴들을 형성하는 단계를 포함하는 계단형 패턴 형성 방법.
  3. 제2항에 있어서, 상기 제1 감광 특성을 갖는 제1 포토레지스트막은 네거티브 포토레지스트를 사용하여 형성하고, 상기 제2 감광 특성을 갖는 제2 포토레지스트막은 포지티브 포토레지스트를 사용하여 형성하는 계단형 패턴 형성 방법.
  4. 제3항에 있어서, 상기 제1 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제1 포토레지스트막에서 패턴이 형성되지 않을 부위를 선택적으로 노광하고, 상기 제2 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제2 포토레지스트막에서 패턴이 형성될 부위를 선택적으로 노광하는 계단형 패턴 형성 방법.
  5. 제2항에 있어서, 상기 제1 감광 특성을 갖는 제1 포토레지스트막은 포지티브 포토레지스트를 사용하여 형성하고, 상기 제2 감광 특성을 갖는 제2 포토레지스트막은 네거티브 포토레지스트를 사용하여 형성하는 계단형 패턴 형성 방법.
  6. 제5항에 있어서, 상기 제1 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제1 포토레지스트막에서 패턴이 형성될 부위를 선택적으로 노광하고, 상기 제2 포토레지스트 패턴을 형성하기 위한 사진 공정을 수행할 때 상기 제2 포토레지스트막에서 패턴이 형성되지 않을 부위를 선택적으로 노광하는 계단형 패턴 형성 방법.
  7. 제1항에 있어서, 상기 포토레지스트 구조물은 형성하고자 하는 목표한 계단형 패턴의 층수와 동일한 층수의 계단 형상을 갖도록 형성하는 계단형 패턴 형성 방법.
  8. 제1항에 있어서, 상기 포토레지스트 구조물에서 각 층의 가장자리의 노출 부위는 형성하고자 하는 목표한 계단형 패턴에서 각 층의 가장자리 노출 부위와 동일한 형상을 갖도록 형성하는 계단형 패턴 형성 방법.
  9. 제1항에 있어서, 상기 식각 대상막은 층간 절연막 및 희생막을 반복하여 적층하여 형성하는 계단형 패턴 형성 방법.
  10. 제1항에 있어서, 상기 식각 대상막은 층간 절연막 및 도전막을 반복하여 적층하여 형성하는 계단형 패턴 형성 방법.
KR1020120129045A 2012-11-14 2012-11-14 계단형 패턴 형성 방법 KR101966894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120129045A KR101966894B1 (ko) 2012-11-14 2012-11-14 계단형 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120129045A KR101966894B1 (ko) 2012-11-14 2012-11-14 계단형 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20140061879A true KR20140061879A (ko) 2014-05-22
KR101966894B1 KR101966894B1 (ko) 2019-08-13

Family

ID=50890488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120129045A KR101966894B1 (ko) 2012-11-14 2012-11-14 계단형 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101966894B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136919A (ko) * 2015-05-21 2016-11-30 삼성전자주식회사 수직형 낸드 플래시 메모리 소자 및 그 제조 방법
KR20170031288A (ko) * 2015-09-10 2017-03-21 삼성전자주식회사 메모리 장치 및 그 제조 방법
CN110783341A (zh) * 2019-09-29 2020-02-11 长江存储科技有限责任公司 3d存储器件中台阶结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046062A (ko) * 1999-11-10 2001-06-05 황인길 계단형 패턴 프로파일을 얻을 수 있는 마스크 패턴
JP2011035237A (ja) * 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2011166061A (ja) * 2010-02-15 2011-08-25 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046062A (ko) * 1999-11-10 2001-06-05 황인길 계단형 패턴 프로파일을 얻을 수 있는 마스크 패턴
JP2011035237A (ja) * 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2011166061A (ja) * 2010-02-15 2011-08-25 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136919A (ko) * 2015-05-21 2016-11-30 삼성전자주식회사 수직형 낸드 플래시 메모리 소자 및 그 제조 방법
KR20170031288A (ko) * 2015-09-10 2017-03-21 삼성전자주식회사 메모리 장치 및 그 제조 방법
CN110783341A (zh) * 2019-09-29 2020-02-11 长江存储科技有限责任公司 3d存储器件中台阶结构的形成方法

Also Published As

Publication number Publication date
KR101966894B1 (ko) 2019-08-13

Similar Documents

Publication Publication Date Title
KR101881857B1 (ko) 계단형 패턴 형성 방법
US20230187271A1 (en) Method of manufacturing semiconductor memory device and semiconductor memory device
CN110088902B (zh) 提高三维存储器件之沟道孔均匀度的方法
KR101990904B1 (ko) 수직형 반도체 소자
KR101818975B1 (ko) 수직형 반도체 소자의 제조 방법
US20130009274A1 (en) Memory having three-dimensional structure and manufacturing method thereof
KR20200036503A (ko) 수직형 메모리 장치
KR20160143261A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR100942075B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US11296108B2 (en) Semiconductor memory device and manufacturing method of semiconductor memory device
US9741582B2 (en) Method of forming a semiconductor device including a pitch multiplication
US8592978B2 (en) Method of fabricating semiconductor device and the semiconductor device
US20120286345A1 (en) Non-volatile memory device and method for fabricating the same
US20150371895A1 (en) Method for manufacturing smeiconductor device
KR101037495B1 (ko) 고집적 반도체 장치의 제조 방법 및 반도체 장치
US20240064981A1 (en) Vertical memory devices and methods of manufacturing the same
KR101966894B1 (ko) 계단형 패턴 형성 방법
KR20200139526A (ko) 수직형 메모리 장치
JP2016174064A (ja) 半導体装置および半導体装置の製造方法
TW201626548A (zh) 半導體結構及其製造方法
JP2013125967A (ja) 半導体素子及びその製造方法
JPH05267683A (ja) 半導体不揮発性記憶装置の製造方法
KR100946023B1 (ko) 반도체 소자의 정렬키 및 이의 형성 방법
TW200834889A (en) Flash memory device and method of manufacturing the same
JP2004228308A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant