CN113474877A - 具有衬底通孔的半导体器件和制造具有衬底通孔的半导体器件的方法 - Google Patents
具有衬底通孔的半导体器件和制造具有衬底通孔的半导体器件的方法 Download PDFInfo
- Publication number
- CN113474877A CN113474877A CN201980078619.5A CN201980078619A CN113474877A CN 113474877 A CN113474877 A CN 113474877A CN 201980078619 A CN201980078619 A CN 201980078619A CN 113474877 A CN113474877 A CN 113474877A
- Authority
- CN
- China
- Prior art keywords
- hole
- passivation layer
- layer
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002161 passivation Methods 0.000 claims abstract description 197
- 239000002184 metal Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 238000001465 metallisation Methods 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 35
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 4
- 238000001228 spectrum Methods 0.000 claims description 4
- 238000003708 edge detection Methods 0.000 claims description 2
- 238000012015 optical character recognition Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 255
- 235000012431 wafers Nutrition 0.000 description 38
- 238000011049 filling Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000010408 film Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 239000013067 intermediate product Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
金属间电介质(3)和嵌入金属间电介质(3)中的金属层(4)布置在半导体材料的衬底(1)上。通孔(7)形成在衬底中，并且将接触金属层(4')之一的接触区(4*)的金属化层(9)施加在通孔中。在通孔的底部处部分地去除金属化层(9)、包括接触区(4*)的金属层(4')和金属间电介质(3)，以便形成穿透金属间电介质并延伸到通孔的孔(16)。连续钝化层(12)布置在通孔(7)和孔(16)内的侧壁上，并且金属化层(9)围绕孔(16)接触接触区(4*)。因此，避免存在通常在中空衬底通孔的底部处形成的层的薄膜。
Description
本发明涉及一种包括衬底通孔的半导体器件。
半导体器件的三维集成采用硅通孔或衬底通孔(TSV)进行电互连。通常可以将金属化的导电层通常布置在通孔的壁上以形成电互连，并且在通孔内部留下空隙。因此，在TSV的底部形成类似于膜的薄结构，并且可以包括多个子层，所述子层包括金属和电介质，总厚度通常高达10μm。当在制造过程中处理包括TSV的半导体器件时，在半导体衬底中可能会发生热机械应力，并且TSV的底部结构可能会弯曲甚至断裂。
能够通过不同的方式实现TSV的底部结构的机械稳定，诸如施加保护涂层或保护层，以及减小底部结构的直径。这些层的热膨胀系数(CTE)的不匹配的问题是由于施加多个层引起的。由模拟支持的实验观察已经证明，如果构成膜的层数增加，则膜中的裂纹更可能发生。
本发明的目的是提供用于半导体器件的衬底通孔的机械稳定。
该目的通过根据权利要求1所述的半导体器件以及根据权利要求10所述的方法实现。实施例和变型源于从属权利要求。
半导体器件包括半导体材料的衬底、在衬底上的金属间电介质、嵌入金属间电介质中的金属层、金属层之一的接触区、衬底中的与接触区相对的通孔、以及布置在通孔中的金属化层，该金属化层与接触区相接触。孔布置在金属间电介质中，并且形成通孔的延伸。金属间电介质和包括接触区的金属层被孔穿透。连续钝化层布置在通孔和孔内的侧壁上。金属化层围绕孔与接触区相接触。
在半导体器件的实施例中，通孔与孔一起完全延伸穿过半导体器件。这能够意味着通孔和孔形成穿过半导体器件的通道，其中该通道完全延伸穿过半导体器件。通道能够是沟道或开口。通道完全延伸穿过半导体器件能够意味着通道完全延伸穿过衬底和金属间电介质。由于通孔与孔一起完全延伸穿过半导体器件，因此避免了在衬底通孔的底部处出现膜。这意味着，如果通孔与孔没有完全延伸穿过半导体器件，则在制造过程中衬底通孔的底部结构可能会损坏。因此，有利地避免了衬底通孔的底部结构的损坏。
在半导体器件的实施例中，金属化层至少局部地布置在连续钝化层与通孔的侧壁之间。这能够意味着，金属化层的至少一部分布置在连续钝化层与通孔的侧壁之间。因此，连续钝化层是作为面向通孔和孔的内部容积的最外层覆盖通孔和孔的侧壁的钝化层。连续钝化层能够直接与通孔和孔的内部容积接触。有利地，连续钝化层是布置在连续钝化层与通孔和孔的侧壁之间的层的保护。由于它是延伸穿过通孔和孔的连续层，因此连续钝化层提供了可靠的保护。
半导体器件的实施例包括钝化层，金属间电介质布置在衬底与钝化层之间。邻接连续钝化层的钝化层布置在孔内的侧壁上。钝化层与布置在通孔内的侧壁上的连续钝化层彼此邻接。这种布置的优点在于钝化在孔的边缘处不中断。
在半导体器件的另外的实施例中，通孔在通孔的侧壁上覆盖有绝缘层，并且金属化层在绝缘层上形成层。优点在于，金属化由此与衬底绝缘以避免短路，并且另外的优点在于，能够由标准工艺步骤提供绝缘。
在半导体器件的另外的实施例中，金属化层包括在通孔内部的内径，孔包括与金属化层的内径平行的内径，并且金属化层的内径大于孔的内径。这种结构的优点在于它促进了金属化层的施加，并且另外的优点在于能够通过从与金属间电介质相对的一侧蚀刻孔来制造这种结构。
在半导体器件的另外的实施例中，金属化层包括在通孔内部的外径，孔包括与金属化层的外径平行的内径，并且金属化层的外径等于孔的内径。这种结构的优点在于由此避免了金属化层内部的步骤或不连续。
在半导体器件的另外的实施例中，连续钝化由连续钝化层形成。连续钝化层的优点在于它确保了连续钝化，并且另外的优点在于它能够在单个工艺步骤中施加。
半导体器件的另外的实施例包括通孔中的连续钝化层的钝化层和孔中的连续钝化层的另外的钝化层，并且钝化层邻接另外的钝化层。这种布置的优点在于钝化层能够从相对的侧面施加，并且需要较小的层深度。
在半导体器件的另外的实施例中，通过另外的钝化层形成基座，其中另外的钝化层邻接钝化层。另外的钝化层的这种形状确保了钝化层彼此邻接，并且由此获得连续钝化层。
半导体器件能够在各种应用中实现。它特别适用于光子器件，特别是高频光子器件。半导体器件在光子器件中的应用的优点在于，开放的通孔能够用于不受吸收或衍射的光传输。
这些应用包括3D相机(特别是结构光相机、飞行时间相机和立体成像设备)、CMOS成像传感器(特别是卷帘式图像传感器、线扫描图像传感器和相机模块)、使用垂直空腔表面发射激光器的激光雷达探测器、各种光传感器(特别是环境光传感器)、颜色传感器、接近传感器、手势传感器、用于光学字符识别或边缘检测的装置(特别是用于诸如复印机、文档扫描仪、光谱传感装置或光谱分析仪之类的产品中)。
在制造半导体器件的方法中，金属间电介质和嵌入在金属间电介质中的金属层布置在半导体材料的衬底的表面上，在衬底中形成通孔，金属化层施加在通孔中，金属化层接触金属层之一的接触区，并且在通孔的上方施加包括开口的掩模。通过部分地去除金属化层、包括接触区的金属层以及穿过掩模的开口的金属间电介质来形成孔，孔穿透金属间电介质并且延伸到通孔。在通孔和孔内的侧壁上形成连续钝化层。
在该方法的变型中，钝化层布置在与衬底的表面相对的金属间电介质上，并且形成邻接钝化层的连续钝化层。钝化层和布置在通孔和孔内的侧壁上的连续钝化层彼此邻接。这种布置的优点在于钝化层在孔的边缘处不中断，并且另外的优点在于以这种方式容易产生钝化。
在该方法的另外的变型中，将掩模施加在衬底的表面上方。在表面上方施加掩模允许从存在金属间电介质的一侧产生孔，这需要较小的蚀刻深度。特别地，在孔形成之前，另外的钝化层施加在通孔内的侧壁上，并且在孔形成之后，另外的钝化层施加在孔内的侧壁上，另外的钝化层形成连续钝化层。这种布置的优点在于孔内的侧壁上的钝化层邻接通孔的侧壁上的钝化层和另外的钝化层，并且以这种方式更精确地产生在孔的边缘处的钝化层的连接。
在该方法的另外的变型中，将掩模施加在衬底的相对表面上方。在相对表面上方施加掩模允许以基本相同的方法步骤产生直接穿过通孔的孔，从而促进该过程。特别地，在孔形成之后，另外的钝化层施加在通孔和孔内的侧壁上，以形成连续钝化层。制造直接穿过通孔的孔以及在一个步骤中同时在通孔中和在孔中形成连续钝化层，促进形成连续钝化层的过程，并且改进钝化。
在孔形成之前，处理晶片能够附接到金属间电介质。然后施加另外的钝化层，另外的钝化层的底部部分覆盖处理晶片在孔的底部处的区域，并且使用另外的掩模来去除底部部分，该另外的掩模施加在衬底的相对表面上方。替代地，底部部分从衬底的表面上方的一侧去除。
顶部金属能够在衬底的相对表面上方形成，顶部金属电连接到金属化层，钝化层施加在金属化层和顶部金属上，在顶部金属的接触区上方施加具有开口的另外的掩模，并且钝化层从穿过另外的掩模的开口的接触区去除。
在施加钝化层并形成孔之后，另外的钝化层能够施加在孔和通孔内的侧壁上，以形成连续钝化层，另外的钝化层包括在孔的底部的底部部分，另外的掩模在形成另外的钝化层之后施加，并且另外的掩模也用于去除另外的钝化层的底部部分。
以下是结合附图对半导体器件的示例和制造方法进行详细的描述，但未按比列绘制。
图1包括通孔并包括处理晶片的半导体器件的中间产物的横截面。
图2是在部分去除介电层之后的根据图1的横截面。
图3是在通孔中施加金属化层和在通孔外侧施加顶部金属之后根据图2的横截面。
图4是在将钝化层施加在顶部金属上且随后施加掩模之后根据图3的横截面。
图5是在形成延伸到通孔的孔、去除掩模和施加另外的钝化层之后根据图4的横截面。
图6是在施加另外的钝化层和另外的掩模之后根据图5的横截面。
图7是在钝化层被结构化并施加另外的处理晶片之后根据图6的横截面。
图8是在钝化层被结构化并从孔的底部去除且施加了另外的处理晶片之后根据图6的横截面，是图7的替代方案。
图9是在从孔的底部去除处理晶片并去除另外的钝化层之后根据图7的横截面。
图10是在施加可选部件之后根据图9的横截面。
图11是在去除另外的处理晶片并施加焊料球之后根据图10的横截面。
图12是作为对图2的替代的包括通孔并包括处理晶片的半导体器件的中间产物的横截面。
图13是在通孔中施加金属化层和在通孔外侧施加顶部金属之后根据图12的横截面。
图14是在将钝化层施加在顶部金属上并随后施加掩模之后根据图13的横截面。
图15是在形成延伸到通孔的孔、去除掩模并施加另外的钝化层之后根据图14的横截面。
图16是在施加另外的钝化层和另外的掩模之后根据图15的横截面。
图17是在钝化层被结构化和施加另外的处理晶片之后根据图16的横截面。
图18是在钝化层被结构化并从孔的底部去除且施加处理晶片之后根据图16的横截面，是图17的替代方案。
图19是在从孔的底部去除处理晶片并去除另外的钝化层之后根据图17的横截面。
图20是在施加可选部件之后根据图19的横截面。
图21是在去除另外的处理晶片并施加焊料球之后根据图20的横截面。
图22是在将金属化层施加在通孔、顶部金属和钝化层中之后根据图4的横截面。
图23是在施加掩模以用于使钝化层结构化之后根据图22的横截面。
图24是在钝化层被结构化且施加另外的处理晶片之后根据图23的横截面。
图25是在用掩模代替处理晶片以用于形成延伸到通孔的孔之后根据图24的横截面。
图26是在形成延伸到通孔的孔、去除掩模并且施加另外的钝化层之后根据图25的横截面。
图27是在施加另外的掩模以用于使另外的钝化层结构化之后根据图26的横截面。
图28是在去除另外的钝化层的底部之后根据图27的横截面。
图29是在去除另外的处理晶片并施加焊料球和光学部件之后根据图28的横截面。
图30是根据图1的横截面，包括待移除的材料的区域的指示。
图31是在将金属化层施加在通孔和延伸到通孔的孔中之后根据图30的横截面。
图32是在施加焊料球和光学部件之后根据图31的横截面。
图1是包括衬底通孔的半导体器件的横截面。它包括半导体材料的衬底1，该衬底例如可以是硅。示意性示出的集成电路2的部件例如能够是CMOS部件。金属间电介质3布置在衬底1的表面1'上。结构化金属层4嵌入金属间电介质3中并且与竖直互连件5相连，以形成集成电路2的布线。
金属层4'之一包括接触区4*，该接触区被设置用于衬底通孔，特别是在硅衬底的情况下用于硅通孔。通孔7的内壁上的半导体材料能够覆盖有绝缘层8，该绝缘层可以包括半导体材料的氧化物和/或半导体材料的掺杂区。通过示例如图1所示，绝缘层8也能够布置在衬底1的相对表面1”上，在通孔7的外侧。
处理晶片14紧固到该器件，并且能够结合到金属间电介质3。在图1所示的示例中，钝化层6能够布置在金属间电介质3的背离衬底1的表面1'的一侧上。结合层13能够布置在钝化层6与处理晶片14之间，该结合层可以是粘合层或者可以包括半导体材料的氧化物。
图2是在蚀刻步骤之后的根据图1的横截面，由此在通孔7的底部去除电介质层3的一部分。因此，接触区4*未被覆盖。蚀刻的深度由蚀刻速率和蚀刻步骤的持续时间控制。
图3是在通过通孔7形成导电互连之后的根据图2的横截面。在绝缘层8上的通孔7中施加金属化层9，金属化层9与接触区4*接触。顶部金属10布置在衬底1的相对表面1”上方，并且尤其能够通过绝缘层8与半导体材料绝缘。例如，顶部金属10能够是金属化层9的一部分或连接到金属化层9的单独的层，并且能够包括两个或更多个包括阻挡层的局部层。顶部金属10能够如图3所示被结构化。
金属间电介质3可以比衬底1薄得多。因此，衬底通孔底部的层能够形成相对薄的膜，该膜容易被损坏，从而对制造工艺或器件的功能产生不利影响。进一步的工艺步骤旨在避免膜的存在。
图4是在将钝化层11施加到在衬底1的相对表面1”上方的顶部金属10和掩模15上之后的根据图3的横截面。钝化层11能够布置在通孔7内的侧壁上，并且它还能够布置在相对表面1”上方，从而它可以完全覆盖顶部金属10，并且能够提供保形涂层。钝化层11包括能够通过沉积施加的电介质材料，诸如二氧化硅。
掩模15例如可以是抗蚀掩模，并且用于各向异性蚀刻步骤中，由此从金属间电介质3的区域去除金属化层9。待去除的材料的区域16*的横向边界在图4中通过垂直虚线指示。
图5是在图4中通过垂直虚线指示的区域16*中形成孔16之后的根据图4的横截面。掩模15已经去除。孔16通过布线延伸到通孔7。因此，去除了衬底通孔的底部的层的薄膜，并且避免了由膜破裂造成损坏的风险。也可以在孔16的底部16'去除钝化层6和结合层13，但尤其是结合层13可能仍然至少部分地存在于孔16的底部16'处，该结合层能够用作蚀刻停止层。此选项在图5中用水平虚线表示。
例如，然后，可以将包括Si3N4的另外的钝化层12施加在钝化层11上，尤其在通孔7内的表面上、在包括底部16'的孔16内的表面上，其中布置有另外的钝化层12的底部部分12'、12”。另外的钝化层12还可以施加在顶部金属10上方。金属化层9适当地布置在通孔7的侧壁与另外的钝化层12之间。
图5示出了已经从孔16的底部16'去除结合层13，并且将另外的钝化层12的底部部分12'施加在处理晶片14的表面区域上的情况。如果未从孔16的底部16'去除钝化层6，则另外的钝化层12包括位于钝化层6上的替代底部部分12”。替代底部部分12”在图5中由虚线表示。
图6是在施加另外的掩模17之后根据图5的横截面，该另外的掩模例如可以是抗蚀掩模。另外的掩模17用于去除顶部金属10的接触区10'上方的钝化层11和另外的钝化层12。可以通过各向异性蚀刻步骤在孔16的底部16'的区域中可选地去除另外的钝化层12。在这种情况下，图5中用虚线区域指示的可选掩模区17'不存在，并且另外的掩模17可以包括框住掩模的开口的替代掩模区17”，如图5中的竖直虚线所示。如果在孔16的底部16'上仍然存在结合层13，另外的掩模17也能够用于从孔16的底部16'去除结合层13。在这种情况下，处理晶片14可以用做蚀刻停止。
图7是在钝化层11、12被结构化并且附接了另外的处理晶片20之后根据图6的横截面。结合和填充材料19施加在通孔7中，并且施加到包括钝化层11和另外的钝化层12的其余上部的顶面，该结合和填充材料例如可以包括粘合剂或半导体材料的氧化物。结合和填充材料19可以填充孔16和通孔7的内部空隙。另外的处理晶片20能够紧固到结合和填充材料19。
图7示出了另外的钝化层12的底部部分12'直接施加在处理晶片14上并且在附接了另外的处理晶片20时仍然存在的情况。该图示与如图6所示包括可选的掩模区17'和底部部分12'的第一替代情况相对应。
图8是根据图7的第二替代情况的横截面，其中使用具有开口而不是可选掩模区17'的另外的掩模17通过基本各向异性蚀刻步骤从孔16的底部16'去除另外的钝化层12，图8示出了在去除另外的掩模17之后的中间产物。另外的钝化层12仍然以厚度基本恒定的层来覆盖孔16的侧壁。另外的钝化层12的小突出部12”'可以保留在孔16的底部16'。这些突出部12”'可以在后续工艺步骤中去除。在任何情况下，钝化层6与另外的钝化层12彼此邻接，使得钝化层6、12形成连续的钝化层，并且钝化在孔16的边缘处没有中断。
图9是在去除处理晶片14和另外的钝化层12的底部部分12'之后根据图7的横截面。如果另外的钝化层12包括替代底部部分12”，则结合层13以及可选地钝化层6的部分仍然存在于结合和填充材料19与替代底部部分12”之间，并且也将这些部分去除，直到结合和填充材料19被暴露。图9示出了在该工艺步骤之后如何使结合和填充材料19的底面裸露。
图10是在施加可选部件21之后根据图9的横截面，该可选部件例如可以是光学滤波器。例如，可选部件21能够在钝化层6的表面上以及集成电路2的光学敏感元件上方形成。
图11是在去除另外的处理晶片20以及结合和填充材料19之后根据图10的横截面，为了帮助这些工艺步骤，能够将带23，特别是胶带23施加到表面1'上方的器件。另外的钝化层12邻接钝化层6。如图11所示，焊料球22能够施加到顶部金属10的接触区10'。焊料球22能够用作穿过衬底1的电互连的外部电气端子，该衬底由金属化层9形成。金属化层9的内径D通常大于孔16的直径d，因为金属化层9围绕孔16延伸到接触区4*上。通孔7与孔16一起完全延伸穿过衬底1和金属间电介质3。这意味着，通孔7与孔16一起完全延伸穿过半导体器件。在去除带23之前和之后，可以遵循进一步的工艺步骤。
图12是根据图2的替代结构的横截面。与图2所示的元件相对应的元件以相同的附图标记在图12中表示。在替代结构中，包括接触区4*的金属层4'存在于通孔7的底部的整体区域中。因此，该金属层4'能够在蚀刻步骤中用作蚀刻停止层，该金属层被施加以去除通孔7下方的金属间电介质3的上部。
图13是在将金属化层9施加在通孔7中，并且施加在接触区4*以及通孔7外侧的顶部金属10上之后根据图12的横截面。
图14是在将钝化层11施加在顶部金属10上并且随后如上所述施加掩模15之后根据图13的横截面。如图14中的竖直虚线指示，孔16在区域16*中形成。去除包括接触区4*的金属层4'和金属间电介质3的区域的一部分。
图15是在形成延伸通孔7的孔16之后根据图14的横截面。已经去除了掩模15。能够如以上接合图5所述施加另外的钝化层12的底部部分12'、12”。
图16是在施加另外的钝化层12和另外的掩模17之后根据图15的横截面。另外的掩模17可以包括如上所述的可选掩模区17'或替代掩模区17”。
图17是在钝化层11、12被结构化且施加结合和填充材料19和另外的处理晶片20之后根据图16的横截面。图17示出了结合层13从孔16的底部16'去除且另外的钝化层12的底部部分12'施加在处理晶片14的表面区域上的情况。
图18是在钝化层11、12被结构化并从孔16的底部去除，并且施加结合和填充材料19和另外的处理晶片20之后根据图16的横截面，是图17的替代方案。在图18的示例中，使用另外的掩模17通过基本各向异性蚀刻步骤从孔16的底部16'去除另外的钝化层12。另外的钝化层12仍然覆盖孔16的侧壁，并且小突出部12”'可以保留在孔16的底部16'处或者稍后被去除。
图19是在从孔16的底部去除处理晶片并且去除另外的钝化层12之后根据图17的横截面。如果另外的钝化层12包括替代底部部分12”，则结合层13以及可选地钝化层6的部分仍然存在于结合和填充材料19与替代底部部分12”之间，并且也将这些部分去除，直到结合和填充材料19被暴露。图19示出了在该工艺步骤之后如何使结合和填充材料19的底面裸露。
图20是在施加可选部件之后根据图19的横截面。
图21是在去除另外的处理晶片和施加焊料球之后根据图20的横截面，与图11所示的器件相似。通孔7与孔16一起完全延伸穿过半导体器件。
图22是根据图5的替代方法的横截面。与图5所示的元件相对应的元件以相同的附图标记在图22中表示。图22示出了通孔7、绝缘层8、通孔7中的金属化层9、顶部金属10、钝化层11、另外的钝化层12、结合层13以及处理晶片14。金属化层9、钝化层11和另外的钝化层12布置在通孔7的底部处的金属间电介质3上和侧壁上。金属化层9接触布线的金属层4'之一的接触区4*。
图23是在施加掩模以用于使钝化层结构化之后根据图22的横截面。由于该掩模的目的与图6所示的另外的掩模17的目的相似，因此该掩模将被称为另外的掩模17。另外的掩模17用于去除顶部金属10的接触区10'上方的钝化层11和另外的钝化层12。
图24是在钝化层11、12被结构化且施加另外的处理晶片20之后根据图23的横截面。另外的处理晶片20通过结合和填充材料19紧固到器件在相对表面1”上方的顶面，该结合和填充材料例如可以包括粘合剂或半导体材料的氧化物。仅在通孔7外侧的顶面上施加结合和填充材料19就足够了，但是未填充金属化层9的通孔7的内部空隙也可以填充结合和填充材料19。
图25是在用掩模代替处理晶片14以用于形成延伸到通孔7的孔之后根据图24的横截面。由于该掩模的目的类似于图4所示的掩模15的目的，因此该掩模将被称为掩模15。掩模15例如可以是抗蚀掩模，并且布置在表面1'上方。掩模15能够施加在金属间电介质3上或者在钝化层6上，该钝化层布置在金属间电介质3上。掩模15用于各向异性蚀刻步骤中，由此在如图25所示的竖直虚线边界之间的区域16*中形成孔。
图26是在形成孔16的蚀刻步骤之后以及在去除掩模15之后根据图25的横截面。例如可以包括Si3N4的另外的钝化层24施加在孔16的内表面上。因此，形成了包括钝化层6、11和另外的钝化层12、24的连续钝化层，并且钝化在孔16的边缘处没有中断。连续钝化层覆盖布置在通孔7的侧壁处的其他层。因此，金属化层9布置在连续钝化层与通孔7的侧壁之间。连续钝化层直接邻接结合和填充材料19。
图27是在施加另外的掩模25以用于在孔16中使另外的钝化层24结构化之后的根据图26的横截面。另外的掩模25例如能够是另外的抗蚀掩模。如果另外的掩模25不仅覆盖钝化层6与另外的钝化层24邻接的点，还略微突出于另外的钝化层24的存在于孔16的侧壁上的部分之上，则可以是有利的。
图28是在通过另外的掩模25的开口由各向异性蚀刻步骤去除另外的钝化层24的底部之后根据图27的横截面。如果另外的掩模25略微突出于另外的钝化层24的存在于孔16的侧壁上的部分之上，则各向异性蚀刻步骤在孔16的底部处留下小基座26。剩余的另外的钝化层24的这种形状确保另外的钝化层12和24彼此邻接并且获得连续钝化层。金属化层9布置在连续钝化层与通孔7的侧壁之间。然后，去除另外的掩模25，并且可选部件21能够安装到如上所述的器件。
图29是在去除另外的处理晶片20以及结合和填充材料19且将焊料球22施加在接触区10'之后的根据图28的横截面。因此，获得了基本类似于图11所示的器件的设备结构。通孔7与孔16一起完全延伸穿过半导体器件。在图29中，箭头指示钝化层6、11、12、24邻接的点，以实现通孔7内部和外部的表面的连续钝化层。不中断的钝化是所述半导体器件和制造方法的另外的主要优点。
图30是根据图1的横截面，包括为了获得替代器件结构而待移除的金属间电介质3的区域16*的指示。
图31是在形成延伸到钝化层6的孔16之后根据图30的横截面。金属化层9横向接触金属层4'，使得金属化层9在侧壁上形成光滑层。
图32是在施加焊料球和光学部件之后根据图31的横截面。由此获得的器件对应于图11和29所示的器件，但是区别特征是孔的直径d与金属化层的外径D'相等。
在所述器件中，避免了在衬底通孔的底部存在层膜所引起的风险。在一些情况下，所述衬底通孔具有能够同时传输光信号和电信号的优点。与包括透明层的封闭结构相比，由于避免了引起吸收或衍射的材料界面，因此所述结构增强了光传输。所述方法能够有利地用于制造具有机械稳定的衬底通孔的晶片级芯片级封装。
附图标记说明
1 衬底
1' 表面
1” 相对表面
2 集成电路
3 金属间电介质
4 金属层
4' 包括接触区的金属层
4* 接触区
5 竖直互连件
6 钝化层
7 通孔
8 绝缘层
9 金属化层
10 顶部金属
10' 顶部金属的接触区
11 钝化层
12 另外的钝化层
12' 底部部分
12” 替代底部部分
12”' 突出部
13 结合层
14 处理晶片
15 掩模
16 孔
16' 孔的底部
16* 待去除的材料的区域
17 另外的掩模
17' 可选掩模区
17” 替代掩模区
18 开口
19 结合和填充材料
20 另外的处理晶片
21 可选部件
22 焊料球
23 带
24 另外的钝化层
25 另外的掩模
26 基座
d 孔的直径
D 金属化的内径
D' 金属化的外径
Claims (17)
1.一种半导体器件，包括：
半导体材料的衬底(1)，
在所述衬底(1)上的金属间电介质(3)，
嵌入所述金属间电介质(3)中的金属层(4)，
金属层(4')之一的接触区(4*)，
所述衬底(1)中的与所述接触区(4*)相对的通孔(7)，以及
布置在所述通孔(7)中的金属化层(9)，所述金属化层与所述接触区(4*)相接触，
其特征在于，
孔(16)布置在所述金属间电介质(3)中，所述孔(16)形成所述通孔(7)的延伸，
连续钝化层(12、24)布置在所述通孔(7)和所述孔(16)内的侧壁上，并且
所述金属化层(9)围绕所述孔(16)与所述接触区(4*)相接触。
2.根据权利要求1所述的半导体器件，其中，所述通孔(7)和所述孔(16)一起完全延伸穿过所述半导体器件。
3.根据权利要求1至2之一所述的半导体器件，其中，所述金属化层(9)至少局部地布置在所述连续钝化层(12、24)与所述通孔(7)的侧壁之间。
4.根据权利要求1至3之一所述的半导体器件，还包括：
钝化层(6)，所述金属间电介质(3)布置在所述衬底(1)与所述钝化层(6)之间，并且
邻接所述连续钝化层(12、24)的所述钝化层(6)布置在所述孔(16)内的侧壁上。
5.根据权利要求1至4之一所述的半导体器件，其中，绝缘层(8)布置在所述通孔(7)的侧壁上，并且所述金属化层(9)在所述绝缘层(8)上形成层。
6.根据权利要求1至5之一所述的半导体器件，其中，所述金属化层(9)包括在所述通孔(7)内部的内径(D)，所述孔(16)包括与所述金属化层(9)的内径(D)平行的内径(d)，并且所述金属化层(9)的内径(D)大于所述孔(16)的内径(d)。
7.根据权利要求1至6之一所述的半导体器件，其中，所述金属化层(9)包括在所述通孔(7)内部的外径(D')，所述孔(16)包括与所述金属化层(9)的外径(D')平行的内径(d)，并且所述金属化层(9)的外径(D')等于所述孔(16)的内径(d)。
8.根据权利要求1至7之一所述的半导体器件，其中，所述连续钝化层(12、24)由连续钝化层(12)形成。
9.根据权利要求1至7之一所述的半导体器件，还包括：
在所述通孔(7)中的连续钝化层(12、24)的钝化层(12)，
在所述孔(16)中的连续钝化层(12、24)的另外的钝化层(24)，并且
所述连续钝化层(12、24)的钝化层(12)邻接所述连续钝化层(12、24)的钝化层的另外的钝化层(24)。
10.根据权利要求9所述的半导体器件，还包括：
通过另外的钝化层(24)形成的基座(26)，其中，所述另外的钝化层(24)邻接所述钝化层(12)。
11.一种包括根据权利要求1至10之一所述的半导体器件的装置，所述装置为以下至少之一：光子器件、高频光子器件、3D相机、结构光相机、飞行时间相机、立体成像设备、CMOS成像传感器、卷帘式图像传感器、线扫描图像传感器、相机模块、激光雷达探测器、环境光传感器、颜色传感器、接近传感器、手势传感器、用于光学字符识别或边缘检测的装置、复印机、文档扫描仪、光谱传感装置和光谱分析仪。
12.一种制造半导体器件的方法，包括：
将金属间电介质(3)和嵌入在所述金属间电介质(3)中的金属层(4)布置在半导体材料的衬底(1)的表面(1')上，
在所述衬底(1)中形成通孔(7)，
在所述通孔(7)中施加金属化层(9)，所述金属化层(9)接触所述金属层(4')之一的接触区(4*)，
在所述通孔(7)上方施加包括开口的掩模(15)，
通过部分地去除所述金属化层(9)、包括所述接触区(4*)的金属层(4')以及穿过所述掩模(15)的开口的金属间电介质(3)来形成孔(16)，所述孔(16)穿透所述金属间电介质(3)并且延伸到所述通孔(7)，并且
在所述通孔(7)和所述孔(16)内的侧壁上形成连续钝化层(12、24)。
13.根据权利要求12所述的方法，还包括：
将钝化层(6)布置在与所述衬底(1)的表面(1')相对的金属间电介质(3)上，并且
形成邻接所述钝化层(6)的连续钝化层(12、24)。
14.根据权利要求12或13所述的方法，其中，
所述掩模(15)施加在所述衬底(1)的表面(1')上方，并且
在孔(16)形成之前，另外的钝化层(12)施加在所述通孔(7)内的侧壁上，并且在所述孔(16)形成之后，另外的钝化层(24)施加在所述孔(16)内的侧壁上，另外的钝化层(12、24)形成连续钝化层。
15.根据权利要求12或13所述的方法，其中，
所述掩模(15)施加在所述衬底(1)的相对表面(1”)上方，并且
在所述孔(16)形成之后，另外的钝化层(12)施加在所述通孔(7)和所述孔(16)内的侧壁上，以形成连续钝化层。
16.根据权利要求15所述的方法，其中，
在所述孔(16)形成之前，将处理晶片(14)附接到所述金属间电介质(3)，
施加所述另外的钝化层(12)，所述另外的钝化层(12)的底部部分(12'、12*)覆盖所述处理晶片(14)在所述孔(16)的底部(16*)处的区域，并且
使用另外的掩模(17)来去除所述底部部分(12'、12*)，所述另外的掩模施加在所述衬底(1)的相对表面(1”)上方。
17.根据权利要求15所述的方法，其中，
在所述孔(16)形成之前，将处理晶片(14)附接到所述金属间电介质(3)，
施加所述另外的钝化层(12)，所述另外的钝化层(12)的底部部分(12'、12*)覆盖所述处理晶片(14)在所述孔(16)的底部(16*)处的区域，
去除所述处理晶片(14)，并且
从所述衬底(1)的表面(1')上方的一侧去除所述底部部分(12'、12*)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP18215468.2 | 2018-12-21 | ||
| EP18215468.2A EP3671823A1 (en) | 2018-12-21 | 2018-12-21 | Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via |
| PCT/EP2019/086704 WO2020127988A1 (en) | 2018-12-21 | 2019-12-20 | Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113474877A true CN113474877A (zh) | 2021-10-01 |
| CN113474877B CN113474877B (zh) | 2024-08-02 |
Family
ID=64900816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980078619.5A Active CN113474877B (zh) | 2018-12-21 | 2019-12-20 | 具有衬底通孔的半导体器件和制造具有衬底通孔的半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US12100644B2 (zh) |
| EP (2) | EP3671823A1 (zh) |
| JP (1) | JP7273153B2 (zh) |
| CN (1) | CN113474877B (zh) |
| WO (1) | WO2020127988A1 (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080284041A1 (en) * | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
| WO2009017835A2 (en) * | 2007-07-31 | 2009-02-05 | Tessera, Inc. | Semiconductor packaging process using through silicon vias |
| US20120286430A1 (en) * | 2009-10-01 | 2012-11-15 | Austriamicrosystems AG Schloss Premstaetten | Method of Producing a Semiconductor Device and Semiconductor Device Having a Through-Wafer Interconnect |
| EP2597677A1 (en) * | 2011-11-23 | 2013-05-29 | austriamicrosystems AG | Semiconductor device with through-substrate via covered by a solder ball and related method of production |
| EP2741322A1 (en) * | 2012-12-10 | 2014-06-11 | ams AG | Semiconductor device with integrated hot plate and recessed substrate and method of production |
| CN104752384A (zh) * | 2015-04-23 | 2015-07-01 | 华天科技（昆山）电子有限公司 | 半导体封装结构及其制作方法 |
| CN105074929A (zh) * | 2013-03-01 | 2015-11-18 | ams有限公司 | 用于检测辐射的半导体器件及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10319538B4 (de) * | 2003-04-30 | 2008-01-17 | Qimonda Ag | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung |
| DE102007034306B3 (de) | 2007-07-24 | 2009-04-02 | Austriamicrosystems Ag | Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung |
| DE102009004725A1 (de) | 2009-01-15 | 2010-07-29 | Austriamicrosystems Ag | Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen |
| EP2860560B1 (en) | 2013-10-14 | 2019-07-24 | ams AG | Semiconductor device with optical and electrical vias |
| JP2015228473A (ja) * | 2014-06-03 | 2015-12-17 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
| JP2018107227A (ja) | 2016-12-26 | 2018-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、固体撮像素子 |
-
2018
- 2018-12-21 EP EP18215468.2A patent/EP3671823A1/en not_active Withdrawn
-
2019
- 2019-12-20 US US17/415,167 patent/US12100644B2/en active Active
- 2019-12-20 JP JP2021526542A patent/JP7273153B2/ja active Active
- 2019-12-20 CN CN201980078619.5A patent/CN113474877B/zh active Active
- 2019-12-20 EP EP19828762.5A patent/EP3900030B1/en active Active
- 2019-12-20 WO PCT/EP2019/086704 patent/WO2020127988A1/en unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080284041A1 (en) * | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
| WO2009017835A2 (en) * | 2007-07-31 | 2009-02-05 | Tessera, Inc. | Semiconductor packaging process using through silicon vias |
| US20120286430A1 (en) * | 2009-10-01 | 2012-11-15 | Austriamicrosystems AG Schloss Premstaetten | Method of Producing a Semiconductor Device and Semiconductor Device Having a Through-Wafer Interconnect |
| EP2597677A1 (en) * | 2011-11-23 | 2013-05-29 | austriamicrosystems AG | Semiconductor device with through-substrate via covered by a solder ball and related method of production |
| EP2741322A1 (en) * | 2012-12-10 | 2014-06-11 | ams AG | Semiconductor device with integrated hot plate and recessed substrate and method of production |
| CN105074929A (zh) * | 2013-03-01 | 2015-11-18 | ams有限公司 | 用于检测辐射的半导体器件及其制造方法 |
| CN104752384A (zh) * | 2015-04-23 | 2015-07-01 | 华天科技（昆山）电子有限公司 | 半导体封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3900030A1 (en) | 2021-10-27 |
| CN113474877B (zh) | 2024-08-02 |
| JP2022511415A (ja) | 2022-01-31 |
| WO2020127988A1 (en) | 2020-06-25 |
| US20220059434A1 (en) | 2022-02-24 |
| JP7273153B2 (ja) | 2023-05-12 |
| EP3671823A1 (en) | 2020-06-24 |
| US12100644B2 (en) | 2024-09-24 |
| EP3900030B1 (en) | 2023-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107808860B (zh) | 扇出晶片级封装型半导体封装及包含其的叠层封装型半导体封装 | |
| TWI492354B (zh) | 半導體裝置及其製造方法 | |
| KR101626693B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5618348B2 (ja) | 半導体イメージセンサ装置及びその製造方法 | |
| US10109663B2 (en) | Chip package and method for forming the same | |
| US10153237B2 (en) | Chip package and method for forming the same | |
| US20160190353A1 (en) | Photosensitive module and method for forming the same | |
| JP2011009645A (ja) | 半導体装置及びその製造方法 | |
| JP2005235860A (ja) | 半導体装置及びその製造方法 | |
| TWI640046B (zh) | 晶片封裝體及其製作方法 | |
| WO2010052933A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020077855A (ja) | チップパッケージおよびその製造方法 | |
| US10032821B2 (en) | Imaging device and method of manufacturing the same | |
| WO2010082248A1 (ja) | 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 | |
| CN113474877B (zh) | 具有衬底通孔的半导体器件和制造具有衬底通孔的半导体器件的方法 | |
| JP2009295859A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9196596B2 (en) | Interposer and method of manufacturing the same | |
| JP2022058844A (ja) | 半導体装置 | |
| US20190206754A1 (en) | Electronic package and method of manufacturing the same | |
| WO2010131391A1 (ja) | 半導体装置及びそれを有する電子機器 | |
| CN114551338B (zh) | 具有掩埋金属焊盘的半导体器件及其制造方法 | |
| TWI802932B (zh) | 半導體結構及其製造方法 | |
| US11404378B2 (en) | Semiconductor device with buried metal pad, and methods for manufacture | |
| EP3503190A1 (en) | Cmos image sensor encapsulation structure and method for manufacturing the same | |
| JPWO2017072871A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |