CN113471280B - 包含横向抑制二极管的双极晶体管 - Google Patents

包含横向抑制二极管的双极晶体管 Download PDF

Info

Publication number
CN113471280B
CN113471280B CN202110585271.8A CN202110585271A CN113471280B CN 113471280 B CN113471280 B CN 113471280B CN 202110585271 A CN202110585271 A CN 202110585271A CN 113471280 B CN113471280 B CN 113471280B
Authority
CN
China
Prior art keywords
base
region
collector
cathode
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110585271.8A
Other languages
English (en)
Other versions
CN113471280A (zh
Inventor
亨利·利茨曼·爱德华兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN202110585271.8A priority Critical patent/CN113471280B/zh
Publication of CN113471280A publication Critical patent/CN113471280A/zh
Application granted granted Critical
Publication of CN113471280B publication Critical patent/CN113471280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例涉及一种包含横向抑制二极管的双极晶体管。晶体管包含第一导电类型的射极(216a)、第二导电类型的基极(218a)、所述第一导电类型的集电极(214)及横向抑制二极管(250)的阴极(260)。所述射极安置于所述晶体管的顶部表面处且经配置以从外部源接收电流。所述基极经配置以将所述电流从所述集电极传导到所述射极。所述基极安置于所述晶体管的所述顶部表面处且横向地在所述射极与所述集电极之间。所述集电极经配置以从所述基极吸引并收集少数载流子。所述第一导电类型的所述阴极由所述基极环绕且安置于所述射极与所述集电极之间，且所述阴极经配置以抑制所述少数载流子从所述基极到所述集电极的横向流动。

Description

包含横向抑制二极管的双极晶体管
分案申请信息
本申请是申请日为2015年11月3日、申请号为201510738310.8、发明名称为“包含横向抑制二极管的双极晶体管”的发明专利申请的分案申请。
技术领域
本发明一般来说涉及集成电路。更具体来说，本发明涉及一种用于抑制横向双极传导路径的设备及方法。
背景技术
集成电路易受来自静电放电(ESD)事件的损坏。ESD事件可在带电对象(例如，人体、机械的组件、移动电话)物理接触集成电路(IC)时发生。ESD对IC的损坏在电荷量超过穿过IC的传导路径的容量时发生。一些IC芯片包含用以防止由ESD事件造成的损坏的ESD保护机构。ESD保护机构可定位于IC芯片上在每一输入端子及每一输出端子处。一些ESD保护机构包含用以吸收来自ESD事件的能量而不损坏IC芯片的其它组件的晶体管结构。
发明内容
本发明提供一种用于抑制横向双极传导路径的设备及方法。
在第一实例中，一种晶体管包含第一导电类型的射极、第二导电类型的基极、所述第一导电类型的集电极及所述第一导电类型的阴极。所述射极安置于所述晶体管的顶部表面处且经配置以从外部源接收电流。所述基极经配置以将所述电流从所述集电极传导到所述射极。所述基极安置于所述晶体管的所述顶部表面处且横向地在所述射极与所述集电极之间。所述集电极经配置以从所述基极吸引并收集少数载流子。所述阴极由所述基极环绕且安置于所述射极与所述集电极之间，且所述阴极经配置以抑制所述少数载流子从所述基极到所述集电极的横向流动。
在第二实例中，一种集成电路(IC)包含半导体衬底、晶体管及静电放电(ESD)装置。所述晶体管包含第一导电类型的射极，所述第一导电类型的射极安置于所述IC的顶部表面处且经配置以从外部源接收电流。所述晶体管包含第二导电类型的基极，所述第二导电类型的基极经配置以将所述电流从集电极传导到所述射极。所述基极安置于所述IC的所述顶部表面处且横向地在所述射极与所述集电极之间。所述晶体管包含经配置以从所述基极吸引并收集少数载流子的所述集电极。所述晶体管包含由所述基极环绕且安置于所述射极与所述集电极之间的所述第一导电类型的阴极。所述阴极经配置以抑制所述少数载流子从所述基极到所述集电极的横向流动。所述ESD装置包含垂直地安置于所述衬底上方且与所述衬底直接物理接触的第一半导体材料埋入层。所述ESD装置包含垂直地安置于所述第一埋入层上方且与所述第一埋入层直接物理接触的第二半导体材料埋入层。所述第二埋入层具有与所述第一埋入层及所述射极相反的掺杂极性。所述ESD装置包含安置于半导体材料顶部层内的所述射极，所述半导体材料顶部层垂直地安置于所述第二埋入层上方。
在第三实例中，一种方法包含形成第一导电类型的射极，其安置于晶体管的顶部表面处。所述射极经配置以从外部源接收电流。所述方法包含形成第二导电类型的基极。所述基极经配置以将所述电流从所述第一导电类型的集电极传导到所述射极。所述基极安置于所述晶体管的所述顶部表面处且横向地在所述射极与所述集电极之间。所述集电极经配置以从所述基极吸引并收集少数载流子所述方法还包含形成所述第一导电类型的阴极。所述阴极由所述基极环绕且安置于所述射极与所述集电极之间。所述阴极经配置以抑制所述少数载流子从所述基极到所述集电极的横向流动。
依据以下图、描述及权利要求书，所属领域的技术人员可容易地明了其它技术特征。
附图说明
为更完整地理解本发明及其特征，现在结合附图来参考以下描述，附图中：
图1图解说明根据本发明的包含垂直晶体管的实例性集成电路(IC)装置的横截面图；
图2图解说明根据本发明的包含横向抑制二极管的集成电路(IC)装置的横截面图；
图3图解说明根据本发明的少数载流子浓度作为沿着图2的从射极到集电极的线‘X’的位置的函数的图形表示；及
图4图解说明根据本发明的抑制双极晶体管内的横向扩散电流的方法。
具体实施方式
下文所论述的图1到4及在本专利文件中用于描述本发明的原理的各种实例仅以图解说明方式进行且决不应解释为以任何方式限制本发明的范围。所属领域的技术人员将理解，可以任何适合方式且以任何类型的适合布置的装置或系统来实施本发明的原理。
图1图解说明根据本发明的包含垂直晶体管的实例性集成电路(IC)装置的横截面图。图1中所展示的集成电路装置100仅用于图解说明。可在不背离本发明的范围的情况下使用其它实施例。举例来说，图1是参考NPN垂直晶体管的结构描述的，但其它实施例可包含PNP垂直晶体管的结构。
除晶体管结构的横截面图之外，图1还展示表示晶体管结构内的电流流动的双极子晶体管的示意性表示。如图1中所展示，IC 100包含深沟槽(DT)隔离器101、在DT隔离器101中的两者之间的半导体衬底102、安置于衬底的顶部上且在两个DT隔离器101之间的槽、安置于槽内的深阱p型外延层(PEPI)108、两个侧端浅阱110及生长于深阱108内的中心浅阱112。在顶部表面处，IC 100包含安置于每一侧端浅阱110的顶部上的集电极114、多个射极116a-c(即，在IC 100内每垂直子晶体管一个射极)及安置于每一集电极-射极对之间的基极118a-d，且基极经安置以便触摸IC的顶部表面。另外在顶部表面处，IC 100包含在活性硅的活性区域(集电极114、基极118a-d及射极216a-c的接触区域)之间提供浅沟槽隔离的非活性场氧化物122。在特定实施例中，场氧化物122在晶体管之间提供浅沟槽隔离。
IC 100形成于半导体衬底102中及半导体衬底102上，所述半导体衬底可为硅晶片、块体硅或活性硅。在所展示的实施例中，衬底102具有p型导电性且包含掺杂有p型掺杂剂的第一外延层及掺杂有p型掺杂剂的第二外延层108。
所述槽将IC装置与衬底102隔离。NPN垂直晶体管的集电极是n型槽，且因此所述槽的全部组件包含n型经掺杂硅。所述槽的横截面图形成U形。所述槽的“底部”包含n型经掺杂埋入层104(NBL)。所述槽的侧包含垂直地延伸的n型经掺杂半导体材料的DEEPN扩散(DEEPN)106。更特定来说，NBL 104为在第二外延硅层108(PEPI)沉积之前植入的半导体材料n型经掺杂区域。DT隔离器101通过从衬底102的顶部蚀刻沟槽且用适当材料(例如电介质材料或多晶硅材料)来填充所述沟槽而形成。也就是说，NBL104延伸DT隔离器101之间的整个宽度。DEEPN 106各自垂直地与DT隔离器101并排地植入且向下植入到NBL 104中。举例来说，DEEPN 106可从NBL 104的中间深度延伸到侧端浅阱110中的每一者的底部表面。在特定实施例中，DEEPN 106在第二外延层108(PEPI)沉积之后形成为到硅表面中的磷植入物且使用炉退火向下扩散穿过PEPI108以触摸NBL 104。
深阱108为生长于NBL 104的顶部上且在DEEPN 106之间的外延层。深阱108包含形成埋入层(PBLMV)的p型经掺杂半导体材料。深阱108的下部部分(PBLMV)(展示于线120下方)可载运中等电压且深阱108的上部部分(PBLLV)(展示于线120上方)可载运较低电压。在特定实施例中，PEPI 108经充分掺杂以在浅n型阱(SNWELL)110与NBL104之间提供结隔离以便避免额外p型埋入层(PBL)类型扩散。
侧端浅阱110的掺杂极性与中心浅阱112的掺杂极性相反。也就是说，侧端浅阱110包含n型经掺杂半导体材料，且中心浅阱112包含p型经掺杂半导体材料。p型中心浅阱112水平地(即，横向地)安置于侧端浅阱110之间，从而形成两个横向PN结。在图1中，左侧端浅阱110与中心浅阱112共同形成PN结，且中心浅阱112与右侧端浅阱110共同形成PN结。NBL 104及DEEPN扩散106形成NPN垂直晶体管的n型槽。PEPI 108形成NPN垂直晶体管的基极，且n型活性区域116形成NPN垂直晶体管的射极。
IC 100包含安置于侧端浅阱110与中心浅阱112之间的每一横向双极结(PN结)处的横向寄生子晶体管(NPN)。更特定来说，PN横向结形成横向寄生子晶体管130a，且PN横向结形成横向寄生子晶体管130b。横向PN结设定各别横向寄生晶体管130a-130b的击穿电压，且因此也设定IC装置100内的ESD保护机构的触发电压。
图1中所展示的NPN晶体管的主要传导机构为具有经配置以在由n型槽(106及104)形成的集电极中沉积载流子的垂直n型p型n型(NPN)布置的垂直晶体管。电流传导路径在ESD冲击期间为热稳健的，这是因为来自每一电子的热量沉积在较靠近块体硅衬底102处，从此点处热量可较容易地从NPN晶体管流动而不破坏细微表面特征。也就是说，IC 100包含沿着较深地在IC 100的顶部表面下方起始的垂直路径引导电流的多个(举例来说，三个)垂直子晶体管132a-c。每一NPN垂直晶体管132a-c包含定位于IC 100的顶部表面处的射极116a-c、定位于深阱108中的基极及定位于NBL 104中的集电极。
在操作期间，射极116a-c连接到接地；基极118a-d直接连接到接地或经由电阻器连接到接地；且集电极114连接到需要ESD保护的引脚。集电极引脚的电压小于图1中所描绘的ESD NPN晶体管的触发电压。在ESD冲击期间，PN结开始经历碰撞电离，所述碰撞电离将电流提供到基极区域中，从而致使射极-基极结(举例来说，射极116a与基极118a之间的结)变得正向偏置，此致使电子注入到p型区域中。电子扩散穿过中心浅阱112及深阱108的p型区域，且然后在集电极处收集。电子可行进穿过垂直路径或横向寄生路径。也就是说，在最接近结为NBL 104的情况下，可经由垂直路径收集电子。替代地，在最接近结为侧端浅阱110的情况下，可经由横向路径收集电子。电子在IC 100中的运动可表达为扩散方程。也就是说，扩散方程以数学方式表达在双极晶体管中，扩散电流趋向于在全部可用方向上从射极流动穿过基极。扩散方程为“传播方程”，意指少数载流子(举例来说，基极中的电子)遍及IC 100广泛地传播，包含沿着垂直晶体管132a-c的垂直路径向下传播及沿着横向寄生晶体管130a-b的横向路径向侧面传播。
由于引脚电压在ESD冲击期间增加，因此在ESD NPN触发之前，硅开始耗尽且场增加且接着PN结击穿。表面横向结是击穿发生之处。因此，中心浅阱112与侧端浅阱110之间的间隔确定或以其它方式控制IC 100的击穿电压。更特定来说，可使用光掩模来形成中心浅阱112与侧端浅阱110之间的特定间隔以规定击穿电压。在操作期间，每一横向PN结130a、130b类似于雪崩二极管而操作。雪崩一开始，基极118a、118d便接着接收雪崩载流子中的一些雪崩载流子的注入，借此产生使IC 100接通的基极电流。横向寄生晶体管130a-b触发图1中所展示的ESD NPN晶体管以在高电压下载运电流，使得甚至在ESD事件期间，PN结的电压从不下降到低于供应电压。ESD NPN的此性质(即，防止PN结的电压下降到低于供应电压)允许ESD NPN用作ESD箝位器。
IC装置100为芯片上的经配置以防止来自ESD事件的损坏的ESD保护装置。举例来说，ESD事件仅持续达极端时间周期(例如100纳秒到500纳秒)，此取决于ESD事件的类型。在ESD事件期间，IC装置100的输入或输出端子接收来自外部静电带电对象(例如，人体)的电流的静电脉冲(称为ESD脉冲)的注入。ESD脉冲可在所述脉冲的一部分处包含约2安培到3安培且另外在所述脉冲的另一部分处包含约18安培到20安培，其中ESD脉冲的峰值安培数部分持续达约100纳秒到200纳秒。
为防止ESD损坏，ESD保护装置响应于特定条件而迅速接通、吸收在ESD事件期间注入的ESD脉冲的电流的大部分或全部并将电流遍及IC装置100而均匀地传输。ESD保护装置的效率及有效性基于ESD保护装置将从ESD脉冲吸收的能量散布以耗散热量的均匀程度而增加。
因此，ESD保护装置的效率及有效性基于用于在IC装置100中均匀地传输形成热点的高电流的不适当结构而降低。ESD保护装置可在来自ESD脉冲的电流流动到射极中的一者中的情况下展现较差有效性。也就是说，集电极可因突然接收全部ESD脉冲电流而爆炸。爆炸的射极是由ESD损坏造成的出故障IC装置的实例。作为另一实例，包含热点的ESD保护装置展现较差有效性。热点是其中IC装置不足够热稳健以将由IC装置产生的功率所得的热量耗散的位置。此IC装置可能首先在热点处出故障。
IC 100操作箝位装置使得一旦IC 100内的ESD保护装置经触发而接通，IC 100便以高电流在高电压下维持操作且一旦ESD事件结束并不急速返回到在较低电压下操作。针对相同量的所接收电流，箝位类型IC 100耗散比急速返回类型装置将产生的功率(即，功率＝电流x电压)的量大的功率量。由于功率产生的增加对应于热量产生的增加，因此箝位类型装置结构需要比急速返回类型装置的结构高的水平的热稳健性以便防止热点及IC装置故障。
IC装置100的最弱点包含限制操作效率的一或多个热点(例如图1中所展示的热点140)。IC 100的热点可定位于侧端浅阱110与中心浅阱112之间的每一击穿结处。举例来说，热点140可由于非所要横向双极电流路径可在与所要垂直双极电流路径相同的时间及位置处发生而形成。更特定来说，跨越集电极-基极结的耗尽区域跃迁的电子及空穴通过从导带降落到价带、将能量(即，e(Vcollector-Vbase))沉积到晶格中且发射声子而产生热量。垂直双极路径为有利的，这是因为NBL 104与深阱108之间的集电极到基极结定位于IC装置100的顶部表面下方较深地在半导体材料内，其中IC装置100以三维(3D)方式耗散热量。横向双极路径为非所要的，这是因为侧端浅阱110与中心浅阱112之间的击穿结定位于IC装置100的顶部表面附近。定位于IC装置100的顶部表面附近的电介质层(即，浅阱110及112)具有显著比硅小的导热性，且与较深地定位于IC装置100的顶部表面下方的硅层(即，NBL 104及深阱108)相比，在转移热量以用于耗散时执行不佳。因此，在浅阱110与112之间的击穿结处产生的热量并不朝向IC装置的顶部表面有效地向上转移，这是因为向上方向已限制热量耗散能力。由于硅半导体材料具有高导热性，因此硅层在转移热量以用于耗散时执行良好，且在浅阱110与112之间的击穿结处产生的热量远离IC装置的顶部表面向下转移。浅阱110与112之间的击穿结在向上方向上的热量耗散的缺乏形成在向下方向上的不均匀非3D热量耗散路径，所述不均匀非3D热量耗散路径使垂直双极路径不稳定且产生每一热点140。
作为另一实例，图2图解说明根据本发明的包含横向抑制二极管的集成电路(IC)装置的横截面图。图2中所展示的集成电路装置200仅用于图解说明。可在不背离本发明的范围的情况下使用其它实施例。举例来说，本发明的实施例是参考NPN垂直晶体管的结构描述的，但其它实施例可包含PNP垂直晶体管的结构。举例来说，本发明的实施例是参考在到基极区域的其p型触点与集电极之间的横向抑制二极管描述的，但其它实施例可包含在到基极区域的其p型触点与射极之间的横向抑制二极管的结构。在特定实施例中，横向抑制二极管为接地的。在特定实施例中，横向抑制二极管经反向偏置以收集少数载流子而不注入少数载流子。
除晶体管结构的横截面图之外，图2还展示表示晶体管结构内的电流流动的双极子晶体管的示意性表示。
注意，图2中的组件202、204、206、208、210、112、214、216a-c、218a-d、220、222、230a-b及232a-c可与图1中的对应组件102、104、106、108、110、112、114、116a-c、118a-d、120、122、130a-b及132a-c相同或类似。图2中的这些组件可以与图1中的对应组件相同或类似的方式操作。
如上文所描述，扩散方程可表达IC 200中的少数载流子(例如，电子)的运动。也就是说，扩散方程可以数学方式表达在双极晶体管中，扩散电流趋向于在全部可用方向(即，3D)上从射极流动穿过基极。然而，晶体管设计者可预期用于电流流动的特定路径，且可将任何非预期路径识别为与晶体管的预期设计不一致的寄生双极传导路径。举例来说，在包含垂直NPN晶体管的ESD保护装置中，晶体管设计者可期望防止横向NPN电流流动，这是因为每一双极路径的特性(举例来说，保持电压)是不同的。横向双极路径具有比垂直路径差的功率处置，这是因为横向路径较靠近IC的顶部表面，且因此靠近氧化物而产生热量。氧化物与块体硅相比为热较弱的且较不导电的。
IC 200包含一或多个横向抑制二极管(LSD)250。每一LSD 250抑制沿着非所要横向双极路径的在参考图1所论述的击穿结处形成热点140的电流流动。也就是说，LSD250抑制扩散电流。每一LSD 250包含n型半导体材料260(也称为阴极)及p型半导体材料265(也称为阳极)。阴极260与中心浅阱212直接物理接触。此外，阴极260与阳极265直接物理接触。更特定来说，LSD 250包含两个PN结：阴极260与阳极265之间的横向PN结及阴极260与中心浅阱212之间的垂直PN结。在所展示的实施例中，阴极260横向地安置于阳极265与集电极214之间。在特定实施例中，LSD 250结构围绕垂直轴旋转180°使得阴极260横向地安置于阳极265与基极218d之间；且阳极265横向地安置于阴极260与集电极214之间。
LSD 250在IC 200的基极区域中提供额外阴极260，且阴极260经由阴极260的顶部表面处的硅化物接地到基极区域。阴极260针对从最外射极横向注入的少数载流子电子提供安置于基极的顶部表面附近的复合中心。如下文所描述，阴极260并不吸收大量热量，这是因为其反向偏置提供跨越基极扩散的小电位降。
IC装置200包含安置于与形成IC 200的顶部表面的集电极214、基极218a-d及射极216a-c的间接触点上方的硅化物270。硅化物270可沿着表面集电极214、基极218a-d及射极216a-c的整个宽度延伸。硅化物270用以建立到掺杂物中的欧姆触点。也就是说，硅化物270将阴极260欧姆耦合到基极且欧姆耦合到相对于基极电压的正电压供应。硅化物270形成n型半导体材料260与环绕n型半导体材料260的区域265及212的全部p型材料之间的方向连接。在特定实施例中，n型半导体材料260中的材料与集电极214及射极216a-c中的材料为相同材料，且阳极265中的材料与基极218a-d中的材料为相同材料。
在操作期间，扩散穿过p型硅(例如，中心浅阱212、深阱208或阳极265)的少数载流子电子可落入到LSD 250的PN结的耗尽区域中。LSD 250在少数载流子电子分布中提供零点(即，载流子汇点)，所述零点防止少数载流子到达侧端浅阱210。
LSD 250提供包含以下各项的技术优点：用于防止少数载流子电子到达侧端浅阱210的低热量方法；及避免与基极218a-c的掺杂物的经增加浓度相关联的经增加材料成本的低成本结构。更特定来说，侧端浅阱210在操作期间维持高电压。因此，落入到侧端浅阱210与深阱208之间的PN结中的电子将在所述结处释放大量能量且借此产生到IC200中的大量热量。相比之下，LSD 250在操作期间维持低电压或零电压。因此，落入到阴极260与深阱208之间的PN结中的电子将在所述结处释放少量能量且借此发射到IC 200中的少量热量。也就是说，LSD 250通过减少扩散穿过p型硅(例如，中心浅阱212、深阱208或阳极265)的少数载流子电子在LSD 250的PN结的耗尽区域中发射的热量的量而防止热点140在IC 200中形成。
在图2中，线‘X’从射极216a延伸到集电极214。更特定来说，线‘X’从射极216a的最接近于基极218a的边缘延伸到集电极214的最接近于基极218a的边缘。
图3图解说明根据本发明的少数载流子浓度作为沿着图2的从射极到集电极的线‘X’的位置的函数的图形表示。在图3中，少数载流子浓度基于沿着线‘X’的位置的图形表示为相同的。图3另外图解说明基极区域中的电位(即，电压)基于沿着图2的线‘X’的位置。
如图3中所展示，水平轴表示沿着图2的线‘X’的位置。展示两个垂直轴。从下部原点向上延伸的垂直轴表示少数载流子电子浓度(例如，展示为沿着线‘X’的位置的函数n(X))。从上部原点向上延伸的垂直轴表示基极218a或p型区域(例如，中心浅阱212、深阱208或阳极265)中的电压。
线305展示IC 100的少数载流子浓度在射极116a处最高，因为IC 100接收到射极116a中的电子注入。线305展示p型区域中的少数载流子电子跨越从射极116a到集电极114及到侧端浅阱110的距离而以线性方式扩散。集电极114处的少数载流子浓度为可忽略值或零浓度。
线315展示基极118a、218a中的电压作为沿着线‘X’的位置的函数。在射极116a、216a的位置处，p型区域中的少数载流子电子的电位能为高的。在集电极114、214的位置处，p型区域中的少数载流子电子的电位能为零或可忽略的。
线310展示IC 200的少数载流子浓度在射极216a处最高，因为IC 200接收到射极216a中的电子注入。线310展示p型区域中的少数载流子电子跨越从LSD 250的射极116a到阴极260的距离而以线性方式扩散。阴极260处的少数载流子浓度为可忽略值或零浓度。
线315展示在IC 100中，p型区域中的少数载流子电子被吸引到集电极114及侧端浅阱110，其中电子落入到集电极基极结的耗尽区域中且借此发射形成热点140的热量。在集电极114、214的位置附近，集电极-基极结电位差为高的，使得基极电位能(即，线315)雪崩到零，从而致使电子发射大量热量340。在阴极位置处，阴极260的底部表面与中心浅阱212之间的垂直双极结的电位差为极小的，使得当电子从导带降落到价带从而将能量沉积到晶格中时，所述电子发射少量热量。
图4图解说明根据本发明的实施例的抑制双极晶体管内的横向扩散电流的方法。图4中所展示的方法400的实施例仅用于图解说明。可在不背离本发明的范围的情况下使用其它实施例。IC 200内的横向晶体管(例如，射极216a、基极218a、LSD 250及集电极214)可执行方法400。然而，方法400可由任何其它适合系统中的任何其它适合装置执行。
在框405中，晶体管从外部源(举例来说，带电对象)接收电流。所述电流可包含ESD脉冲。举例来说，带电人手可触摸IC 200且将电子转移到射极216a-c中，从而造成ESD事件。
在框410中，晶体管在基极218a-d内传导电流。举例来说，响应于接收到转移到射极216a的电子，射极216a将所述电子注入到基极218a中。也就是说，来自射极216a的电子流动到中心浅阱212中，接着流动到基极218a中。当基极218a包含p型经掺杂半导体材料时，经注入电子为基极及中心浅阱212中的少数载流子。当基极包含n型经掺杂半导体材料时，经注入空穴为基极中的少数载流子。
在框415中，晶体管防止电流在阴极260与集电极214之间传导。也就是说，晶体管抑制少数载流子从晶体管的基极218a到集电极214的横向流动。由于集电极214经配置以从基极218a吸引并收集少数载流子，因此基极218a中的电子经由中心浅阱212从基极218a朝向集电极214横向地流动。另外，LSD 250内的由与集电极214相同的半导体材料形成的阴极260也将少数载流子从基极218a吸引到阴极260，此在与集电极相同的方向上。少数载流子的横向流动在到达集电极214(其远离射极218a较远距离而安置)之前到达中心浅阱212与阴极260之间的垂直双极结。因此，阴极260在PN结处收集来自基极218a的少数载流子，借此抑制少数载流子在阴极260与集电极214之间进一步横向地流动。
在框420中，IC 200的垂直晶体管132a-c将电流向下传导到块体硅衬底102附近。举例来说，在框410中，来自射极216a的电子的大部分流动到中心浅阱212中。包含垂直晶体管242a-c的集电极的埋入层204吸引少数载流子从中心浅阱212朝向埋入层204向下流动穿过深阱208。接着，埋入层204收集从深阱208向下流动的少数载流子。
虽然图4图解说明抑制双极晶体管内的横向扩散电流的方法400的一个实例，但可对图4做出各种改变。举例来说，尽管展示为一系列步骤，但图4中的各种步骤可重叠、并行发生、以不同次序发生或发生多次。
陈述贯穿本专利文件使用的特定词语及短语的定义可为有利的。术语“应用程序”及“程序”是指经调试以用于在适合计算机代码(包含源代码、目标代码或可执行代码)中实施的一或多个计算机程序、软件组件、指令集、过程、功能、对象、类、实例、相关数据或其一部分。术语“包含(include)”及“包括(包括e)”以及其派生词意指包含而不限于。术语“或(or)”为包含性的，意指及/或。短语“与…相关联(associated with)”以及其派生词可意指包含、包含于…内、与…互连、含有、含于…内、连接到或与…连接、耦合到或与…耦合、可与…通信、与…协作、交错、并置、接近于、粘合到或与…粘合、具有、具有…的性质、与…具有关系等等。短语“…中的至少一者(at least one of)”当在具有项目列表的情况下使用时，意指可使用所列举项目中的一或多者的不同组合且可仅需要所述列表中的一个项目。举例来说，“A、B及C中的至少一者”包含以下组合中的的任一者：A、B、C、A与B、A与C、B与C及A与B与C。
尽管本发明已描述特定实施例及大体相关联方法，但所属领域的技术人员将明了这些实施例及方法的更改及排列。因此，实例性实施例的以上描述并不界定或约束本发明。在不背离由所附权利要求书界定的本发明精神及范围的情况下，也可能做出其它改变、替换及更改。

Claims (16)

1.一种晶体管单元，其包括：
集电极槽结构；
耦合至所述集电极槽结构的集电极区；
位于所述集电极槽结构内的基极层；
耦合至所述基极层的基极区；
位于所述基极层上方并由所述基极区横向包围的发射极区；
二极管，其位于所述基极层的顶表面上并位于所述集电极区和所述基极区之间，并通过所述基极区与所述发射极区分开，其中所述二极管包括：
面对所述集电极区的阴极；以及
与所述阴极横向相邻并面对所述基极区的阳极；以及
氧化物隔离结构，其具有邻接所述集电极区的第一侧和邻接所述阴极的第二侧。
2.根据权利要求1所述的晶体管单元，其中所述二极管与所述基极区和所述集电极区横向隔离。
3.根据权利要求1所述的晶体管单元，其进一步包括：位于所述基极层上方的硅化物层，所述硅化物层接触所述阴极和所述阳极。
4.根据权利要求1所述的晶体管单元，其中所述阴极耦合至所述基极区。
5.根据权利要求1所述的晶体管单元，其中所述集电极槽结构包括：所述基极层下方的掩埋层；以及到达所述掩埋层并横向围绕所述基极层的垂直扩散区。
6.根据权利要求1所述的晶体管单元，其中：所述基极区包括彼此间隔开的第一基极区，第二基极区和第三基极区；且所述发射极区包括插入在所述第一基极区和所述第二基极区之间的第一发射极区，以及插入在所述第二基极区和所述第三基极区之间的第二发射极区。
7.一种晶体管单元，其包括：
集电极槽结构；
耦合至所述集电极槽结构的集电极区；
位于所述集电极槽结构内的基极层；
耦合至所述基极层的基极区；
位于所述基极层上方并由所述基极区横向包围的发射极区；
二极管，位于所述基极层的顶表面上并位于所述集电极区和所述基极区之间，并通过所述基极区与所述发射极区分开，其中所述二极管包括：
面对所述集电极区的阴极；以及
与所述阴极横向相邻并面对所述基极区的阳极；以及
隔离结构，其具有邻接所述基极区的第一侧和邻接所述阳极的第二侧。
8.一种晶体管单元，其包括：
集电极槽结构；
耦合至所述集电极槽结构的集电极区；
位于所述集电极槽结构内的基极层；
耦合至所述基极层的基极区；
位于所述基极层上方并由所述基极区横向包围的发射极区；
二极管，其位于所述基极层的顶表面上并位于所述集电极区和所述基极区之间，并通过所述基极区与所述发射极区分开，其中所述二极管包括：
面对所述集电极区的阴极；以及
与所述阴极横向相邻并面对所述基极区的阳极；
其中：所述阴极耦合至第一电极，所述第一电极经配置以接收第一电压；所述基极区耦合至第二电极，所述第二电极经配置以接收低于所述第一电压的第二电压；以及所述集电极区耦合至第三电极，所述第三电极经配置以接收高于所述第一电压的第三电压。
9.一种静电放电ESD设备，其包括：
垂直双极晶体管单元，其包括：
集电极槽结构；
耦合至所述集电极槽结构的集电极区；
位于所述集电极槽结构内的基极层；
耦合至所述基极层的基极区；
位于所述基极层上方并由所述基极区横向包围的发射极区；以及
二极管，其位于所述基极层的顶表面上，所述二极管与所述集电极区和所述基极区横向隔离并位于所述集电极区和所述基极区之间，并且通过所述基极区与所述发射极区隔开，其中所述二极管包括：
面对所述集电极区的阴极；
与所述阴极横向相邻并面对所述基极区的阳极；以及
具有邻接所述集电极区的第一侧和邻接所述阴极的第二侧的氧化物隔离结构。
10.根据权利要求9所述的ESD设备，其中所述二极管包括：另外的氧化物隔离结构，其具有邻接所述基极区的第一侧和邻接所述阳极的第二侧。
11.根据权利要求9所述的ESD设备，其中所述集电极槽结构包括：所述基极层下方的掩埋层；以及到达所述掩埋层并横向围绕所述基极层的垂直扩散区。
12.根据权利要求9所述的ESD设备，其中：所述基极区包括彼此间隔开的第一基极区，第二基极区和第三基极区；以及所述发射极区包括插入在所述第一基极区和所述第二基极区之间的第一发射极区，以及插入在所述第二基极区和所述第三基极区之间的第二发射极区。
13.一种集成电路，其包括：
I/O端子；
电路；以及
静电放电ESD晶体管，其耦合至所述I/O端子与所述电路之间，所述ESD晶体管包括：
集电极槽结构；
耦合至所述集电极槽结构的集电极区；
位于所述集电极槽结构内的基极层；
耦合至所述基极层的基极区；
位于所述基极层上方并由所述基极区横向包围的发射极区；以及
二极管，其位于所述基极层的顶表面上，所述二极管与所述集电极区和所述基极区横向隔离并位于所述集电极区和所述基极区之间，并且通过所述基极区与所述发射极区隔开，其中所述二极管包括：
面对所述集电极区的阴极；
与所述阴极横向相邻并面对所述基极区的阳极；以及
具有邻接所述集电极区的第一侧和邻接所述阴极的第二侧的氧化物隔离结构。
14.根据权利要求13所述的集成电路，其中所述二极管包括：另外的氧化物隔离结构，其具有邻接所述基极区的第一侧和邻接所述阳极的第二侧。
15.根据权利要求13所述的集成电路，其中所述集电极槽结构包括：所述基极层下方的掩埋层；以及到达所述掩埋层并横向围绕所述基极层的垂直扩散区。
16.根据权利要求13所述的集成电路，其中：所述基极区包括彼此间隔开的第一基极区，第二基极区和第三基极区；且所述发射极区包括插入在所述第一基极区和所述第二基极区之间的第一发射极区，以及插入在所述第二基极区和所述第三基极区之间的第二发射极区。
CN202110585271.8A 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管 Active CN113471280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110585271.8A CN113471280B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/531,751 2014-11-03
US14/531,751 US9373615B2 (en) 2014-11-03 2014-11-03 Bipolar transistor including lateral suppression diode
CN202110585271.8A CN113471280B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管
CN201510738310.8A CN105576019B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510738310.8A Division CN105576019B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管

Publications (2)

Publication Number Publication Date
CN113471280A CN113471280A (zh) 2021-10-01
CN113471280B true CN113471280B (zh) 2023-09-29

Family

ID=55853527

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110585271.8A Active CN113471280B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管
CN201510738310.8A Active CN105576019B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510738310.8A Active CN105576019B (zh) 2014-11-03 2015-11-03 包含横向抑制二极管的双极晶体管

Country Status (2)

Country Link
US (2) US9373615B2 (zh)
CN (2) CN113471280B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7061983B2 (ja) * 2019-04-26 2022-05-02 三菱電機株式会社 半導体装置
WO2023189857A1 (ja) * 2022-03-29 2023-10-05 パナソニックＩｐマネジメント株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639755A (en) * 1981-09-01 1987-01-27 Kabushiki Kaisha Daini Seikosha Thermosensitive semiconductor device using Darlington circuit
CN101594131A (zh) * 2008-05-30 2009-12-02 三菱电机株式会社 半导体装置
CN102468299A (zh) * 2010-11-12 2012-05-23 飞思卡尔半导体公司 窄设计窗为目标的面积有效高电压基于双极的esd保护
CN103811486A (zh) * 2012-11-08 2014-05-21 飞思卡尔半导体公司 保护装置以及相关制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1253682B (it) * 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
TW469622B (en) * 1999-09-13 2001-12-21 Koninkl Philips Electronics Nv Semiconductor device with ESD protection
DE102004035745A1 (de) * 2004-07-23 2006-02-16 Infineon Technologies Ag Integrierter Schaltkreis
US7525779B2 (en) * 2004-08-30 2009-04-28 Zi-Ping Chen Diode strings and electrostatic discharge protection circuits
JP2006128293A (ja) * 2004-10-27 2006-05-18 Matsushita Electric Ind Co Ltd 半導体集積回路の静電気保護素子
US20100301389A1 (en) * 2009-05-29 2010-12-02 Kushner Vadim A Esd protection structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639755A (en) * 1981-09-01 1987-01-27 Kabushiki Kaisha Daini Seikosha Thermosensitive semiconductor device using Darlington circuit
CN101594131A (zh) * 2008-05-30 2009-12-02 三菱电机株式会社 半导体装置
CN102468299A (zh) * 2010-11-12 2012-05-23 飞思卡尔半导体公司 窄设计窗为目标的面积有效高电压基于双极的esd保护
CN103811486A (zh) * 2012-11-08 2014-05-21 飞思卡尔半导体公司 保护装置以及相关制作方法

Also Published As

Publication number Publication date
CN105576019B (zh) 2021-04-27
US9373615B2 (en) 2016-06-21
US20160126234A1 (en) 2016-05-05
US10177140B2 (en) 2019-01-08
CN113471280A (zh) 2021-10-01
CN105576019A (zh) 2016-05-11
US20160260711A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
US9520488B2 (en) Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same
US9209265B2 (en) ESD devices comprising semiconductor fins
US9231403B2 (en) ESD protection circuit with plural avalanche diodes
JP6607917B2 (ja) セグメント化ｎｐｎ垂直バイポーラトランジスタ
US10930641B2 (en) Series connected ESD protection circuit
CN107799517B (zh) 用于半导体结构的esd装置
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
US9595516B2 (en) Semiconductor devices and arrangements including dummy gates for electrostatic discharge protection
CN108336085B (zh) 一种栅极嵌入小岛式可控硅静电防护器件
US8963202B2 (en) Electrostatic discharge protection apparatus
CN113471280B (zh) 包含横向抑制二极管的双极晶体管
US8841696B2 (en) High-trigger current SCR
US10269898B2 (en) Surrounded emitter bipolar device
US9153570B2 (en) ESD tolerant I/O pad circuit including a surrounding well
CN108352384B (zh) 用于改善脉冲宽度可伸缩性的高电压双极结构
US20220293585A1 (en) Silicon-controlled rectifier
US9960251B2 (en) ESD protection structure and method of fabrication thereof
US20240178217A1 (en) Semiconductor device
US20240178659A1 (en) Data transmission system
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
Wu et al. Single event transient analysis of isolation problems for the high side devices in a 0.18 μm BCD Process
KR20220157784A (ko) 전자 및 정공의 재결합 및 셀프 게이트 바이어싱을 이용하여 특성을 향상시킨 esd 보호회로
CN115050735A (zh) 静电放电保护结构及其形成方法
JP2007096154A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant