CN113471068B - 超级结结构及其制作方法、超级结器件 - Google Patents

超级结结构及其制作方法、超级结器件 Download PDF

Info

Publication number
CN113471068B
CN113471068B CN202010235845.4A CN202010235845A CN113471068B CN 113471068 B CN113471068 B CN 113471068B CN 202010235845 A CN202010235845 A CN 202010235845A CN 113471068 B CN113471068 B CN 113471068B
Authority
CN
China
Prior art keywords
sheet
product
super junction
accompanying
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010235845.4A
Other languages
English (en)
Other versions
CN113471068A (zh
Inventor
迟延庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202010235845.4A priority Critical patent/CN113471068B/zh
Publication of CN113471068A publication Critical patent/CN113471068A/zh
Application granted granted Critical
Publication of CN113471068B publication Critical patent/CN113471068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Abstract

本发明公开了一种超级结结构及其制作方法、超级结器件，所述制作方法包括：选取与产品片尺寸一致的陪片；采用光刻刻蚀工艺在陪片上刻蚀出用于形成超级结结构的第一通孔；在产品片的表面生长出一层氧化层；在陪片上加电，将陪片和产品片(氧化层面)贴附在一起；通过陪片上的第一通孔向产品片中注入与产品片中掺杂离子类型相反的目标离子，以形成N型和P型相互间隔的超级结结构；其中，相邻的N型结构的离子浓度与P型结构的离子浓度相平衡。本发明的制作工艺具有工艺简单、成本低、工艺稳定、能够保证产品良率以及重复性好等优点。

Description

超级结结构及其制作方法、超级结器件
技术领域
本发明涉及半导体工艺技术领域，特别涉及一种超级结结构及其制作方法、超级结器件。
背景技术
超级结器件具有比普通功率MOS(金属-氧化物半导体场效应晶体管)管更低的导通电阻的特点，因此被作为绿色能源的重要器件。
超级结器件的关键在于超级结结构，具体如图1中的P型柱(或P型)和N型柱(或N型结构)相互间隔的结构。目前，实现超级结结构的工艺方法主要包括如下两种：(1)多层外延工艺以及光刻注入工艺相结合的方式；(2)深沟槽刻蚀工艺以及外延填充工艺相结合的方式。但是，随着P型柱和N型柱宽度的不断降低，深度的不断提高，上述两种工艺不可避免地遇到工艺难度增加、成本增加及良率降低等问题。
发明内容
本发明要解决的技术问题是为了克服现有技术中制作超级结结构的工艺方法存在工艺难度较高、成本较高及良率偏低的缺陷，目的在于提供一种超级结结构及其制作方法、超级结器件。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种超级结结构的制作方法，所述制作方法包括：
选取与产品片尺寸一致的陪片；
采用光刻刻蚀工艺在所述陪片上刻蚀出用于形成超级结结构的第一通孔；
在所述产品片的表面生长出一层氧化层；
将所述陪片、所述氧化层和所述产品片依次贴附在一起；
通过所述陪片上的所述第一通孔向所述产品片中注入与所述产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的超级结结构；
其中，相邻的所述N型结构的离子浓度与所述P型结构的离子浓度相平衡。
较佳地，所述将所述陪片、所述氧化层和所述产品片依次贴附在一起的步骤包括：
在所述陪片上加电，将所述陪片、所述氧化层和所述产品片依次静电吸附在一起；
所述采用光刻刻蚀工艺在所述陪片上刻蚀出用于形成超级结结构的第一通孔包括：
采用光刻刻蚀工艺在所述陪片上刻蚀出用于形成超级结结构的第一通孔和用于形成光刻对位标记的第二通孔；
所述制作方法还包括：
通过所述陪片上的所述第二通孔在所述氧化层上刻蚀出光刻对位标记；
停止对所述陪片加电；
此时，所述产品片和所述陪片之间相互分离；
通过光刻刻蚀工艺将所述氧化层上的光刻对位标记转移到所述产品片上。
较佳地，当所述产品片为P型掺杂片时，所述目标离子为轻质N型离子；
其中，所述轻质N型离子包括氢离子。
较佳地，所述通过所述陪片上的所述第一通孔向所述产品片中注入与所述产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的超级结结构的步骤包括：
通过所述陪片上的所述第一通孔，多次将不同能量的氢离子注入至所述产品片中，以形成N型结构和P型结构相互间隔的所述超级结结构。
较佳地，所述通过所述陪片上的所述第一通孔向所述产品片中注入与所述产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的超级结结构的步骤包括：
基于所述P型结构的离子浓度进行计算得到向所述产品片中注入所述目标离子的总量；
根据所述目标离子的总量，将所述目标离子通过所述陪片上的所述第一通孔注入至所述产品片中以形成N型结构和P型结构相互间隔的所述超级结结构。
较佳地，所述陪片包括碳化硅片或者玻璃片；
其中，所述陪片的厚度满足能够阻挡设定能量的所述目标离子的注入。
较佳地，所述通过所述陪片上的所述第二通孔在所述氧化层上刻蚀出光刻对位标记的步骤包括：
通过所述陪片上的所述第二通孔，采用干法刻蚀或湿法刻蚀在所述氧化层上刻蚀出光刻对位标记。
较佳地，在所述通过光刻刻蚀工艺将所述氧化层上的光刻对位标记转移到所述产品片上的步骤之后还包括：
采用湿法刻蚀去除所述产品片上的所述氧化层。
本发明还提供一种超级结结构，所述超级结结构采用上述的超级结结构的制作方法得到。
本发明还提供一种超级结器件，所述超级结器件包括上述的超级结结构。
本发明的积极进步效果在于：
本发明中，通过选取与产品片尺寸一致的陪片；采用光刻刻蚀工艺在陪片上刻蚀出用于形成超级结结构的第一通孔；在产品片的表面生长出一层氧化层；在陪片上加电，将陪片和产品片(氧化层面)贴附在一起；通过陪片上的第一通孔向产品片中注入与产品片中掺杂离子类型相反的目标离子，以形成N型和P型相互间隔的超级结结构；其中，相邻的N型结构的离子浓度与P型结构的离子浓度相平衡(电荷平衡)，即存在制作工艺具有工艺简单、成本低、工艺稳定、能够保证产品良率以及重复性好等优点。
附图说明
图1为现有技术中超级结器件的结构示意图。
图2为本发明实施例1的超级结结构的制作方法的流程图。
图3为本发明实施例1的超级结结构以及光刻对位标记的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图2所示，本实施例的超级结结构的制作方法包括：
S101、选取与产品片尺寸一致的陪片(或称基片、基板)；
本实施例中对陪片的材质要求：机械强度大，以保证不易翘曲，包括但不限于碳化硅片、玻璃片；另外，对陪片的厚度要求：以能阻挡后续工艺最高能量粒子注入为下限。
该陪片可以重复利用，使得本实施例中采用陪片实现超级结结构的制作具有重复性好的优点。
S102、采用光刻刻蚀工艺在陪片上刻蚀出用于形成超级结结构的第一通孔和用于形成光刻对位标记的第二通孔；
S103、在产品片的表面生长出一层氧化层；
其中，该氧化层为薄氧化层，该氧化层使得目标离子沿着第一通孔的方向往产品片中注入，从而保证了目标离子注入产品片的稳定性，保证了形成超级结结构的质量。
S104、将陪片、氧化层和产品片依次贴附在一起；
优选地，采用静电吸附的方式，在陪片上加电，将陪片、氧化层和产品片依次静电吸附在一起；
其中，通过静电的方式将陪片、氧化层和产品片吸附在一起，避免了现有的采用胶粘黏方式造成的工艺不稳定的情况发生，从而保证了超级结结构的制作工艺的稳定性。
S105、通过陪片上的第一通孔向产品片中注入与产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的超级结结构；
其中，相邻的N型结构的离子浓度与P型结构的离子浓度相平衡(或电荷平衡)。
当产品片为P型掺杂片时，目标离子为轻质N型离子；
其中，轻质N型离子包括氢离子。
具体地，通过陪片上的第一通孔，多次将不同能量的氢离子(H+)注入至产品片中，以形成N型结构和P型结构相互间隔的超级结结构。
另外，为了保证N型结构的离子浓度与P型结构的离子浓度相平衡，需要基于已知的P型结构的离子浓度进行计算得到向产品片中注入目标离子的总量，进而根据目标离子的总量，将目标离子通过陪片上的第一通孔注入至产品片中以形成N型结构和P型结构相互间隔的超级结结构。
S106、通过陪片上的第二通孔在氧化层上刻蚀出光刻对位标记；
具体地，通过陪片上的第二通孔，采用干法刻蚀或湿法刻蚀在氧化层上刻蚀出光刻对位标记。
其中，优选地是采用干法刻蚀在氧化层上刻蚀出光刻对位标记。
S107、停止对陪片加电；
此时，产品片和陪片之间相互分离；
S108、通过光刻刻蚀工艺将氧化层上的光刻对位标记转移到产品片上。
如图3所示，其中A表示产品上的每个N型结构，B表示P型结构，C表示光刻对位标记。
S109、采用湿法刻蚀去除产品片上的氧化层。
此时将产品片上所有剩余氧化层采用湿法刻蚀全部去除，结束超级结结构的制作流程。
另外，随着半导体工艺技术的发展，产品片还可以选择N型掺杂片，此时通过第一通孔注入的目标离子则为能够形成P柱结构的离子，其形成超级结结构的具体工艺流程与上述步骤类似，因此此处就不再赘述。
本实施例中，选取与产品片尺寸一致的陪片；采用光刻刻蚀工艺在陪片上刻蚀出用于形成超级结结构的第一通孔；在产品片的表面生长出一层氧化层；在陪片上加电，将陪片和产品片(氧化层面)贴附在一起；通过陪片上的第一通孔向产品片中注入与产品片中掺杂离子类型相反的目标离子，以形成N型和P型相互间隔的超级结结构；其中，相邻的N型结构的离子浓度与P型结构的离子浓度相平衡(电荷平衡)，存在制作工艺具有工艺简单、成本低、工艺稳定、能够保证产品良率以及重复性好等优点。
实施例2
本实施例的超级结结构采用实施例1的超级结结构的制作方法得到。
本实施例中的超级结结构基于工艺简单、成本低、工艺稳定、能够保证产品良率的工艺流程形成，使得超级结结构具有良好的产品性能。
实施例3
本实施例的超级结器件包括实施例2的超级结结构。
本实施例中的超级结器件包括基于工艺简单、成本低、工艺稳定、能够保证产品良率的工艺流程超级结结构，从而保证了超级结器件的整体工作性能。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (8)

1.一种超级结结构的制作方法，其特征在于，所述制作方法包括：
选取与产品片尺寸一致的陪片；
采用光刻刻蚀工艺在所述陪片上刻蚀出用于形成超级结结构的第一通孔；
在所述产品片的表面生长出一层氧化层；
将所述陪片、所述氧化层和所述产品片依次贴附在一起；
通过所述陪片上的所述第一通孔向所述产品片中注入与所述产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的所述超级结结构；
其中，相邻的所述N型结构的离子浓度与所述P型结构的离子浓度相平衡；
当所述产品片为P型掺杂片时，所述目标离子为轻质N型离子；
其中，所述轻质N型离子包括氢离子；
所述陪片包括碳化硅片或者玻璃片；
所述将所述陪片、所述氧化层和所述产品片依次贴附在一起的步骤包括：
在所述陪片上加电，将所述陪片、所述氧化层和所述产品片依次静电吸附在一起；
所述采用光刻刻蚀工艺在所述陪片上刻蚀出用于形成超级结结构的第一通孔包括：
采用光刻刻蚀工艺在所述陪片上刻蚀出用于形成超级结结构的第一通孔和用于形成光刻对位标记的第二通孔；
所述制作方法还包括：
通过所述陪片上的所述第二通孔在所述氧化层上刻蚀出光刻对位标记；
停止对所述陪片加电；
此时，所述产品片和所述陪片之间相互分离；
通过光刻刻蚀工艺将所述氧化层上的光刻对位标记转移到所述产品片上。
2.如权利要求1所述的超级结结构的制作方法，其特征在于，所述通过所述陪片上的所述第一通孔向所述产品片中注入与所述产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的超级结结构的步骤包括：
通过所述陪片上的所述第一通孔，多次将不同能量的氢离子注入至所述产品片中，以形成N型结构和P型结构相互间隔的所述超级结结构。
3.如权利要求1或2所述的超级结结构的制作方法，其特征在于，所述通过所述陪片上的所述第一通孔向所述产品片中注入与所述产品片中掺杂离子类型相反的目标离子，以形成N型结构和P型结构相互间隔的超级结结构的步骤包括：
基于所述P型结构的离子浓度进行计算得到向所述产品片中注入所述目标离子的总量；
根据所述目标离子的总量，将所述目标离子通过所述陪片上的所述第一通孔注入至所述产品片中以形成N型结构和P型结构相互间隔的所述超级结结构。
4.如权利要求1所述的超级结结构的制作方法，其特征在于，其中，所述陪片的厚度满足能够阻挡设定能量的所述目标离子的注入。
5.如权利要求1所述的超级结结构的制作方法，其特征在于，所述通过所述陪片上的所述第二通孔在所述氧化层上刻蚀出光刻对位标记的步骤包括：
通过所述陪片上的所述第二通孔，采用干法刻蚀或湿法刻蚀在所述氧化层上刻蚀出光刻对位标记。
6.如权利要求1所述的超级结结构的制作方法，其特征在于，在所述通过光刻刻蚀工艺将所述氧化层上的光刻对位标记转移到所述产品片上的步骤之后还包括：
采用湿法刻蚀去除所述产品片上的所述氧化层。
7.一种超级结结构，其特征在于，所述超级结结构采用权利要求1至6中任意一项所述的超级结结构的制作方法得到。
8.一种超级结器件，其特征在于，所述超级结器件包括权利要求7所述的超级结结构。
CN202010235845.4A 2020-03-30 2020-03-30 超级结结构及其制作方法、超级结器件 Active CN113471068B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010235845.4A CN113471068B (zh) 2020-03-30 2020-03-30 超级结结构及其制作方法、超级结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010235845.4A CN113471068B (zh) 2020-03-30 2020-03-30 超级结结构及其制作方法、超级结器件

Publications (2)

Publication Number Publication Date
CN113471068A CN113471068A (zh) 2021-10-01
CN113471068B true CN113471068B (zh) 2024-02-23

Family

ID=77864824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010235845.4A Active CN113471068B (zh) 2020-03-30 2020-03-30 超级结结构及其制作方法、超级结器件

Country Status (1)

Country Link
CN (1) CN113471068B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255184B1 (en) * 1999-08-30 2001-07-03 Episil Technologies, Inc. Fabrication process for a three dimensional trench emitter bipolar transistor
US20040142108A1 (en) * 2002-12-03 2004-07-22 Mitsuro Atobe Mask vapor deposition method, mask vapor deposition system, mask, process for manufacturing mask, apparatus for manufacturing display panel, display panel, and electronic device
CN105895520A (zh) * 2015-01-26 2016-08-24 中航（重庆）微电子有限公司 超结器件制备工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255184B1 (en) * 1999-08-30 2001-07-03 Episil Technologies, Inc. Fabrication process for a three dimensional trench emitter bipolar transistor
US20040142108A1 (en) * 2002-12-03 2004-07-22 Mitsuro Atobe Mask vapor deposition method, mask vapor deposition system, mask, process for manufacturing mask, apparatus for manufacturing display panel, display panel, and electronic device
CN105895520A (zh) * 2015-01-26 2016-08-24 中航（重庆）微电子有限公司 超结器件制备工艺

Also Published As

Publication number Publication date
CN113471068A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
KR101229186B1 (ko) 다중 핀 높이를 가진 ＦｉｎＦＥＴ
JP5560931B2 (ja) 超接合半導体装置の製造方法
US20130075855A1 (en) Manufacturing methods for accurately aligned and self-balanced superjunction devices
CN110364571A (zh) 半导体装置的形成方法
US10134902B2 (en) PMOS FinFET
US20120061735A1 (en) Semiconductor device with stress trench isolation and method for forming the same
US20130037878A1 (en) Vdmos device and method for fabricating the same
US9312378B2 (en) Transistor device
EP2737539B1 (en) High voltage mosfet and method of making the same
CN113471068B (zh) 超级结结构及其制作方法、超级结器件
US8294243B2 (en) Lateral bipolar transistor with compensated well regions
DE102007021000B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
US6406974B1 (en) Method of forming triple N well utilizing phosphorus and boron ion implantations
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
CN111834221A (zh) Ldmos和其制作方法
CN111430243B (zh) 半导体器件的制造方法及半导体器件
US8106480B2 (en) Bipolar device having improved capacitance
US20100087054A1 (en) Method for forming deep well of power device
CN114420690B (zh) Esd保护结构及其制备方法
US20230061717A1 (en) Lateral bipolar transistor
US20140099783A1 (en) Method of adding an additional mask in the ion-implantation process
KR100234718B1 (ko) 반도체 소자 및 그 제조방법
US7101746B2 (en) Method to lower work function of gate electrode through Ge implantation
KR100353466B1 (ko) 트랜지스터 및 그의 제조 방법
JPH03104125A (ja) Ｍｏｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211116

Address after: 201306 No. 600, Yunshui Road, Lingang xinpian District, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Shanghai Jita Semiconductor Co.,Ltd.

Address before: 200233 No. 385, Hongcao Road, Xuhui District, Shanghai

Applicant before: SHANGHAI ADVANCED SEMICONDUCTO

GR01 Patent grant
GR01 Patent grant