CN113451390A - 半导体装置与其形成方法 - Google Patents

半导体装置与其形成方法 Download PDF

Info

Publication number
CN113451390A
CN113451390A CN202110285717.5A CN202110285717A CN113451390A CN 113451390 A CN113451390 A CN 113451390A CN 202110285717 A CN202110285717 A CN 202110285717A CN 113451390 A CN113451390 A CN 113451390A
Authority
CN
China
Prior art keywords
layer
gate
dielectric layer
stack
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110285717.5A
Other languages
English (en)
Inventor
林士尧
邱志忠
高魁佑
陈振平
林志翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113451390A publication Critical patent/CN113451390A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种半导体装置与其形成方法。半导体装置的形成方法包括形成鳍状物于装置区中，并形成半导体材料的多层堆叠中的其他鳍状物于多通道装置区中。自多层堆叠顶部移除牺牲层，以露出多通道装置区中的最顶部的纳米结构。一旦移除牺牲层，即可自多层堆叠形成纳米结构的堆叠。形成第一厚度的原生氧化物于最顶部的纳米结构上，并形成第二厚度的原生氧化物层于堆叠的保留的纳米结构上，且第一厚度大于第二厚度。栅极介电层形成于装置区中的鳍状物上。栅极形成于装置区中的栅极介电层上，并围绕多通道装置区中的原生氧化物。

Description

半导体装置与其形成方法
技术领域
本发明实施例涉及半导体装置与其形成方法。
背景技术
半导体装置用于多种电子应用，比如个人电脑、手机、数字相机、与其他电子设备。半导体装置的制作方法通常为依序沉积绝缘或介电层、导电层、与半导体层的材料于半导体基板上，并采用光刻图案化多种材料层以形成电子构件与单元于半导体基板上。
半导体产业持续减少最小结构尺寸以持续改善多种电子构件(如晶体管、二极管、电阻、电容器或类似物)的集成密度，可整合更多构件至给定面积中。然而随着最小结构尺寸缩小，产生需解决的额外问题。
发明内容
本发明实施例的目的在于提供一种半导体装置与其形成方法，以解决上述至少一个问题。
在一些实施例中，半导体装置的形成方法包括形成半导体鳍状物于基板上；形成多通道鳍状物于基板上，且多通道鳍状物包括牺牲材料；自多通道鳍状物移除牺牲材料，而不自半导体鳍状物移除材料；在移除牺牲材料之后，自多通道鳍状物形成多个纳米结构的堆叠；以及形成栅极于纳米结构的堆叠与半导体鳍状物上。
在另一实施例中，半导体装置的形成方法包括：形成第一鳍状物于基板上；形成第二鳍状物于基板上，且第二鳍状物包括半导体材料的堆叠以及牺牲层于多层堆叠上；移除牺牲层；在移除牺牲层之后，自多层堆叠形成纳米结构；以及形成栅极于第一鳍状物与纳米结构上，而栅极的上表面与第一鳍状物隔有第一距离，并与纳米结构的最顶部纳米结构隔有第二距离，且第二距离大于第一距离。
在又一实施例中，半导体装置包括半导体鳍状物，位于基板上；多通道装置，位于基板上；第一栅极介电层，包含第一界面以围绕多通道装置的最顶部纳米结构，以及第二界面以围绕多通道装置的另一纳米结构，且第一栅极介电层在第一界面的第一厚度大于第一栅极介电层在第二界面的第二厚度；以及栅极，位于第一界面与第二界面处的第一栅极介电层上并围绕第一界面与第二界面处的第一栅极介电层，且栅极在半导体鳍状物上的第一高度小于栅极在最顶部纳米结构上的第二高度。
附图说明
图1为一些实施例中，形成集成电路装置的中间步骤中的多层结构的透视图。
图2为一些实施例中，形成介电材料以准备形成隔离区的剖视图。
图3为一些实施例中，形成凹陷于多层堆叠中的剖视图。
图4为一些实施例中，形成隔离区的剖视图。
图5为一些实施例中，形成虚置栅极介电层与虚置栅极之后的中间结构的剖视图。
图6为一些实施例中，在线路释放工艺中移除虚置栅极、虚置栅极介电层、与多层堆叠的第二层之后的中间结构的剖视图。
图7A及7B为一些实施例中，在图6的中间结构上进行第一界面处理的剖视图。
图8为一些实施例中，集成电路装置的剖视图。
图9为一些实施例中，图8所示的集成电路装置的部分透视图。
图10为一些实施例中，在图6的中间结构上进行第二界面处理的剖视图。
图11A为一些实施例中，含有切割金属栅极结构的集成电路的剖视图。
图11B为一些实施例中，图11A所示的集成电路的部分透视图。
图12为其他实施例中，集成电路的示意图。
附图标记如下：
CD1:第一关键尺寸
CD2:第二关键尺寸
CD3:第三关键尺寸
D1:第一深度
D2:第二距离
H1:第一高度
S1:第一空间
Th1:第一厚度
Th2:第二厚度
Th3:第三厚度
Th4:第四厚度
Th5:第五厚度
W1:第一宽度
W2:第二宽度
W3:第三宽度
W4:第四宽度
100:结构
101:基板
103:第一沟槽
105:鳍状物
107,1111:介电材料
117:多通道装置区
119:多层堆叠
120:装置区
121:第一层
123:第二层
125:最顶层
130:第一多通道装置区
140:第二多通道装置区
301:凹陷
401:隔离区
501:虚置栅极介电层
503:虚置栅极
505:虚置栅极堆叠
507:第一硬掩模
509:第二硬掩模
601:纳米结构
603:纳米结构堆叠
700:第一界面处理
701:保护材料
703:最顶部通道
705:保留通道
707:第一栅极介电层
800:集成电路装置
803:第二栅极介电层
805:栅极
807:部分
809:共用栅极堆叠
901:源极/漏极区
903:接点蚀刻停止层
905:栅极间隔物
907:层间介电层
1000:栅极介电沉积工艺
1001:外侧栅极介电层
1003:栅极介电层
1101:切割金属栅极结构
1103:第一隔离的栅极堆叠
1105:第二隔离的栅极堆叠
1107:第三隔离的栅极堆叠
1109:第二部分
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。附图中具有相同标号的单元可具有相同材料组成，除非特别说明。
下述内容将搭配含有鳍状场效晶体管的多个有源构件与多个纳米结构装置的具体实施例说明。然而此处所述的实施例仅用于说明，而非局限本发明实施例至此处明确说明的内容。相反地，此处说明的概念可结合至广泛种类的实施例中。
如图1所示，结构100包括基板101，其具有第一沟槽103形成其中，且第一沟槽103位于装置区120、第一多通道装置区130、与第二多通道装置区140之间。基板101可为硅基板，但亦可采用其他基板如绝缘层上半导体基板、应变的绝缘层上半导体基板或绝缘层上硅锗基板。基板101可为p型半导体，但其他实施例的基板101可为n型半导体。
在一些实施例中，基板101包含多通道装置区117以用于形成有源装置(如多通道装置)。在这些实施例中，一开始形成空洞于基板101中，以形成半导体材料的多层堆叠于多通道装置区117中。可采用掩模层(未图示于图1中)与合适的蚀刻工艺，以形成空洞于基板101中。举例来说，掩模层可为含氮化硅的硬掩模，其形成工艺可为化学气相沉积。但亦可采用其他材料作为掩模层，比如氧化物、氮氧化物、碳化硅、上述的组合或类似物，亦可采用其他工艺如等离子体辅助化学气相沉积或低压化学气相沉积。掩模层的形成方法亦可为形成氧化硅之后进行氮化工艺。一旦形成掩模层，即可由合适的光刻工艺图案化掩模层，以露出基板101将移除以形成空洞的部分。
本技术领域中技术人员应理解，形成掩模层的上述工艺与材料，并非保护基板101的部分并露出基板101用以形成空洞的其他部分的唯一方法。可采用任何合适工艺如图案化与显影的光刻胶，以露出基板101即将移除以形成空洞的部分。所有的这些方法完全包含于本发明实施例的范畴中。
一旦形成与图案化掩模层，即可形成空洞于基板101的多通道装置区117中。移除露出的基板101以形成空洞的方法，可为合适工艺如反应性离子蚀刻，但亦可采用任何合适工艺。一旦形成空洞于基板101中，可进行一系列的沉积工艺以形成交错材料的多层堆叠119于基板101的空洞中。在一些实施例中，多层堆叠119包括第一半导体材料的第一层121与第二半导体材料的第二层123。
在一些实施例中，第一层121的组成可采用第一晶格常数的第一半导体材料，比如硅锗、锗、硅、砷化镓、锑化铟、锑化镓、砷化铟铝、砷化铟镓、磷化镓锑、砷化镓锑、上述的组合或类似物。在一些实施例中，第一半导体材料(如硅锗)的第一层121可外延成长于基板101上，且其沉积技术可为外延成长、气相外延或分子束外延，但亦可采用其他沉积工艺如化学气相沉积、低压化学气相沉积、原子层化学气相沉积、超高真空化学气相沉积、远端等离子体化学气相沉积、上述的组合或类似工艺。在一些实施例中，第一层121的第一厚度介于约
Figure BDA0002980359690000061
至约
Figure BDA0002980359690000062
之间。然而可采用任何合适的厚度，此仍属于实施例的范畴中。
一旦形成第一层121于基板101的空洞中，则可形成第二层123于第一层121上。在一些实施例中，第二层123的组成可采用第二晶格常数的第二半导体材料，比如硅、硅锗、锗、砷化镓、锑化铟、锑化镓、砷化铟铝、砷化铟镓、磷化镓锑、砷化镓锑、上述的组合或类似物，且第二晶格常数不同于第一层121的第一晶格常数。在具体实施例中，第一层121为硅锗，而第二层为硅。然而可采用任何合适的材料组合以用于第一层121与第二层123。
在一些实施例中，外延成长第二层123于第一层121上，其形成方法可与形成第一层121的沉积技术类似。然而第二层123的形成方法可采用适于形成第一层121的任何沉积技术，比如前述或任何其他的合适技术。在一些实施例中，第二层123与第一层121的厚度类似。然而第二层123与第一层121的厚度不同。在一些实施例中，第二层123的第二厚度可介于约
Figure BDA0002980359690000071
至约
Figure BDA0002980359690000072
之间。然而可采用任何合适厚度。
一旦形成第二层123于第一层121上，可重复沉积工艺以形成一系列交错的第一层121与第二层123，直到形成多层堆叠119所需的最顶层。在此实施例中，第一层121可具有相同或类似的第一厚度，而第二层123可具有相同或类似的第二厚度。然而第一层121的厚度可彼此不同，及/或第二层123的厚度可彼此不同。第一层121与第二层123可具有任何的厚度组合。
此外，最顶层125的组成可为牺牲材料如硅为主的牺牲材料层，比如硅锗、氮化硅、氮氧化硅、碳氮氧化硅、碳化硅、碳氧化硅、上述的组合或类似物，且其形成方法可采用沉积法如化学气相沉积、物理气相沉积、原子层沉积、上述的组合或类似沉积法。在一些实施例中，形成多层堆叠119的最顶层125如第一层121(比如硅锗)。在其他实施例中，采用硅为主的材料形成最顶层125，其不同于第一层121与第二层123。在一些实施例中，最顶层125的厚度介于约
Figure BDA0002980359690000073
至约
Figure BDA0002980359690000074
之间。然而可采用任何合适厚度。
虽然此处公开的实施例包含三至十个第一层121与三至十个第二层123，但多层堆叠119可具有任何合适数目的层状物。举例来说，多层堆叠119可包含2至20层。在一些实施例中，多层堆叠119可具有相同数目的第一层121与第二层123。然而其他实施例中第一层121与第二层123的数目不同。此外，可形成多层堆叠119以填入及/或超填基板中的空洞。一旦形成多层堆叠119，可采用合适的平坦化技术如化学机械研磨，以平坦化基板101的顶部与多层堆叠119。
本技术领域中技术人员应理解，上述形成多通道装置区117的工艺仅为可能的工艺而非唯一实施例。相反地，可采用任何合适工艺形成多通道装置区117，包括采用任何合适数目的掩模与移除步骤。
一旦形成多通道装置区117，即可形成第一沟槽103如最终形成隔离区401的初始步骤。第一沟槽103的形成方法可为采用掩模层(未图示于图1)与合适的蚀刻工艺，比如形成空洞的上述工艺。一旦形成掩模层即可由合适的光刻工艺穿过掩模层，以露出基板101与多层堆叠即将移除以形成第一沟槽103的部分。
然而本技术领域中技术人员应理解，上述形成掩模层的工艺与材料并非保护基板101与多层堆叠119的部分，且露出基板101与多层堆叠119以形成第一沟槽103的唯一方法。可采用任何合适工艺(如图案化与显影的光掩膜)，以露出即将移除并形成第一沟槽103的这些部分。所有这些方法完全包含于本发明实施例的范畴中。
一旦形成与图案化掩模层，即可形成第一沟槽103于基板101与多层堆叠119中。移除露出的材料以形成第一沟槽103于基板101中的方法，可为合适工艺如经由多层堆叠119的一或多道反应性离子蚀刻，但亦可采用任何合适工艺。
然而本技术领域中技术人员应理解，形成第一沟槽103的上述工艺仅为可能的工艺之一，而非唯一实施例。相反地，可采用任何合适工艺形成第一沟槽103，包括任何数目的掩模与移除步骤。
除了形成第一沟槽103，掩模与蚀刻工艺可自基板101的这些部分额外形成多个鳍状物105，且多层堆叠119维持未移除。为了方便图示鳍状物105，其与基板101之间以虚线分隔，但可或可不存在物理分隔。如下所述，这些鳍状物105可用于形成有源构件，比如鳍状场效晶体管及/或多通道晶体管(比如纳米片场效晶体管、全绕式栅极晶体管或类似物)。虽然图1显示装置区120中的两个鳍状物105，第一多通道装置区130中的一个鳍状物105、与第二多通道装置区140中的两个鳍状物105，任何这些装置区可采用任何数目的鳍状物105。
装置区120中的鳍状物105在基板101的表面的第一宽度W1可介于约5nm制约80nm之间。第一多通道装置区130中的鳍状物105在基板101的表面的第二宽度W2可介于约3nm至约500nm之间。此外，第二多通道装置区140中的鳍状物105在基板101的表面的第三宽度W3可介于约3nm至约300nm之间。然而可采用任何合适宽度与距离。在一些实施例中，分隔区中的鳍状物105之间的距离近到足以与其他装置区中的一或多个其他鳍状物105共用共同栅极，
此外，虽然上述的具体实施例形成装置区120、第一多通道装置区130及第二多通道装置区140中的有源构件的鳍状物105，但这些内容仅用以说明而非局限本发明实施例。相反地，可由任何合适方法图案化鳍状物105。在另一例中，可采用一或多道光刻工艺图案化鳍状物105，包括双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光刻与自对准工艺，其产生的图案间距可小于采用单一的直接光刻工艺所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光刻工艺图案化牺牲层。采用自对准工艺沿着图案化的牺牲层侧部形成间隔物。接着移除牺牲层，而保留的间隔物之后可用于图案化鳍状物105。可采用任何合适工艺。
图2为图1中的结构的剖视图，其更显示沉积介电材料107以准备形成隔离区401。一旦形成第一沟槽103，可将介电材料107如氧化物材料(如可流动的氧化物)、高密度等离子体的氧化物或类似物填入第一沟槽103。在视情况情接与衬垫第一沟槽103之后，可采用化学气相沉积法(如高深宽比工艺)、高密度等离子体化学气相沉积法或其他合适方法以形成介电材料107。
在一些实施例中，可将介电材料107填入或超填第一沟槽103，并沉积介电材料107于基板101与鳍状物105上。一旦沉积介电材料107，即可移除第一沟槽103与鳍状物105之外的额外材料，以平坦化介电材料107、鳍状物105、与多层堆叠119的最顶层125，且平坦化的方法可为合适工艺如化学机械研磨、蚀刻、上述的组合或类似工艺。在一实施例中，移除工艺可移除鳍状物105上的任何其他介电材料(如硬掩模、掩模层或类似物)，而移除介电材料107的步骤将露出鳍状物105的表面与多层堆叠119的最顶层125，以进行后续工艺步骤。
如图3所示，形成凹陷301于多层堆叠119中。凹陷301的形成方法可为移除多层堆叠119的最顶层125的牺牲材料。在一些实施例中，凹陷301的形成方法可为进一步移除最顶层125之下以及与最顶层125相邻的一些第二层123。在一些实施例中，凹陷301的形成方法可采用干蚀刻及/或湿蚀刻，其蚀刻剂对最顶层125的材料(如硅锗)的选择性大于对第二层123的材料(如硅)的选择性。
举例来说，在最顶层125为硅锗而第二层123为硅的实施例中，可采用干蚀刻如等离子体蚀刻、远端等离子体蚀刻、化学蚀刻或类似方法以移除最顶层125。在一些实施例中，移除最顶层125的方法可导入第一前驱物(如主要蚀刻气体)、第二前驱物(如钝化气体)及/或第三前驱物(如稀释气体)至最顶层125的材料，以进行一或多道的等离子体蚀刻、远端蚀刻及/或化学蚀刻。第一前驱物、第二前驱物、与第三前驱物可一起视作蚀刻环境。第一前驱物可包含但不限于气体如氯气、溴化氢、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟丁二烯、三氯化硼、六氟化硫、氢气、三氟化氮、上述的组合或类似物。可添加第二前驱物以调整蚀刻工艺的选择性，其可包含但不限于气体如氮气、氧气、二氧化碳、二氧化硫、一氧化碳、四氯化硅、上述的组合或类似物。第三前驱物可包含但不限于钝气如氩气、氦气、氖气、上述的组合或类似物。在一些实施例中，干蚀刻工艺的等离子体源功率可介于约10瓦至约3000瓦之间，且等离子体偏功率介于约0瓦至约3000瓦之间。在一些实施例中，干蚀刻工艺的工艺压力可介于约1mTorr至约10mTorr之间。在一些实施例中，前驱物的工艺流速可介于约10sccm至约5000sccm之间。然而可采用任何合适的工艺条件。
在其他实施例中，可进行湿蚀刻工艺而非上述的干蚀刻工艺，以准备后续工艺所用的结构。在此实施例中，湿蚀刻工艺可采用清洁溶液，其包含的主要蚀刻化学剂可为氢氟酸、氟气或类似物。在一些实施例中，清洁溶液可还包含选择性调整清洁溶液所用的蚀刻辅助化学剂。蚀刻辅助剂包含但不限于化学剂如硫酸、氯化氢、溴化氢、氨或类似物。此外，清洁溶液包含溶剂如去离子水、醇类、丙酮或类似物，以输送清洁溶液中的蚀刻化学剂。在一些实施例中，湿蚀刻工艺可为浸入工艺、喷洒工艺、旋转涂布工艺或类似工艺。然而可采用任何合适的清洁溶液或任何合适的工艺，其完全包含于实施例的范畴中。
在一些实施例中，可采用蚀刻工艺移除牺牲材料的部分，并形成凹陷301。举例来说，一些实施例形成凹陷于多层堆叠119中的第一深度D1可介于约0.5nm至约30nm之间。然而可采用任何合适深度。
此外，一些实施例亦可进行蚀刻工艺以移除与最顶层125相邻并位于最顶层125之下的第二层123的部分，使凹陷的尺寸进一步延伸至多层堆叠119中。在一些实施例中，凹陷301延伸至第二层123中的深度可介于约0.5nm至约20nm之间。然而可采用任何合适深度。
虽然上述内容说明干蚀刻工艺与湿式清洁蚀刻工艺，但这些工艺并非使最顶层125凹陷的唯一工艺。举例来说，使最顶层125凹陷的另一实施例可采用湿蚀刻工艺、等向干蚀刻工艺或湿蚀刻工艺与等向蚀刻工艺的组合。可采用任何合适工艺使最顶层125凹陷，且所有的这些工艺完全包含于实施例的范畴中。
如图4所示的一些实施例，形成隔离区401。一旦将介电材料107填入第一沟槽103并移除牺牲材料，接着可使介电材料107自鳍状物105的表面凹陷。可进行凹陷步骤，以露出与鳍状物105的上表面相邻的鳍状物105的侧壁的至少一部分。可将鳍状物105浸入蚀刻剂如氢氟酸进行湿蚀刻使介电材料107凹陷，但亦可采用其他蚀刻剂如氢气，或采用其他方法如反应性离子蚀刻、采用蚀刻剂如氨与三氟化氮的干蚀刻、化学氧化物移除或干式化学清洁。介电材料107可自鳍状物105的表面凹陷第二距离D2，其介于约
Figure BDA0002980359690000111
至约
Figure BDA0002980359690000112
之间。此外，凹陷步骤亦可移除鳍状物105上的其他保留的介电材料107，确保露出鳍状物105以用于后续工艺。
如图5所示的一些实施例，形成虚置栅极介电层501于鳍状物105与多层堆叠119的露出部分上。一旦形成隔离区401，即可形成虚置栅极介电层501，其形成方法可为热氧化、化学气相沉积、溅镀或本技术领域已知用于形成栅极介电层的任何其他方法。在一些实施例中，虚置栅极介电层501的形成方法可为沉积材料如氧，接着氧化或氮化硅层以形成介电层如氧化硅或氮氧化硅。在这些实施例中，虚置栅极介电层501的厚度可介于约
Figure BDA0002980359690000113
至约
Figure BDA0002980359690000114
之间。在其他实施例中，虚置栅极介电层501的组成亦可为高介电常数材料如氧化镧、氧化铝、氧化铪、氮氧化铪、氧化锆或上述的组合，且其等效氧化物厚度介于约
Figure BDA0002980359690000115
至约
Figure BDA0002980359690000116
之间。此外，亦可采用氧化硅、氮氧化硅及/或高介电常数材料的任何组合，以用于虚置栅极介电层501。依据精准的形成方法，虚置栅极介电层501可选择性地形成于鳍状物105上(如图示)，或毯覆性地沉积于整个结构上。
如图5所示的一些实施例，形成虚置栅极503于虚置栅极介电层501上。在一些实施例中，虚置栅极503的形成方法可为沉积导电材料如多晶硅、钨、铝、铜、铝铜、钛、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、氮化钛、钽、氮化钽、钴、镍、上述的组合或类似物。导电材料的沉积方法可为化学气相沉积、溅镀沉积或本技术领域已知用于沉积导电材料的其他技术。导电材料的厚度可为约
Figure BDA0002980359690000117
至约
Figure BDA0002980359690000118
导电材料可具有不平坦的上表面，且可在图案化虚置栅极503或栅极蚀刻之前采用工艺如化学机械研磨以平坦化导电材料的上表面。此时可或可不将离子导入虚置栅极503。举例来说，可由离子注入技术导入离子。
一旦平坦化导电材料，即可图案化虚置栅极介电层501与虚置栅极503。在一实施例中，图案化步骤可先形成第一硬掩模507于虚置栅极503上，并形成第二硬掩模509于第一硬掩模507上。在一些实施例中，第一硬掩模507包括介电材料如氮化硅、氧化硅、氮化钛、氮氧化硅、上述的组合或类似物。第一硬掩模507的形成工艺可采用化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或类似工艺。
然而可采用任何其他合适的材料与形成方法。第一硬掩模507的厚度可介于约
Figure BDA0002980359690000121
至约
Figure BDA0002980359690000122
之间。
第二硬掩模509包含的介电材料与第一硬掩模507的材料不同。第二硬掩模509可包含任何材料，并采用适于形成第一硬掩模507的任何工艺，且可与第一硬掩模507的厚度相同或类似。在第一硬掩模507含氮化硅的实施例中，第二硬掩模509可为氧化物。然而可采用任何合适的介电材料、工艺、与厚度，以形成第二硬掩模。
一旦形成第一硬掩模507与第二硬掩模509，即可图案化第一硬掩模507与第二硬掩模509。在一实施例中，第一硬掩模507与第二硬掩模509的图案化方法可先将光刻胶(未图示)于第一硬掩模507与第二硬掩模509上，并以图案化的能量源(如光)曝光光刻胶，使调整光刻胶的曝光部分的物理性质的化学反应起始。接着施加显影剂以显影曝光的光刻胶，通过曝光区与未曝光区之间的物理性质不同，可选择性移除曝光区或未曝光区。
一旦图案化光刻胶，即可采用光刻胶作为掩模以图案化下方的第一硬掩模507与第二硬掩模509。在一实施例中，图案化第一硬掩模507与第二硬掩模509的方法可采用光刻胶作为掩模，并进行一或多道反应性离子蚀刻工艺。可持续图案化工艺，直到露出第一硬掩模507之下的虚置栅极503。
一旦图案化第一硬掩模507与第二硬掩模509，即可采用灰化工艺等方法移除光刻胶，比如加入光刻胶的温度直到光刻胶热分解，其可由一或多道清洁工艺轻易移除。然而可采用任何其他合适的移除工艺。
一旦移除光刻胶，即可采用第一硬掩模507与第二硬掩模509图案化虚置栅极503与虚置栅极介电层501，以形成虚置栅极堆叠505。在一实施例中，可采用非等向蚀刻工艺如反应性离子蚀刻图案化虚置栅极503与虚置栅极介电层501，但亦可采用任何合适工艺。
虽然图5未显示，但可毯覆性沉积第一间隔物材料于虚置栅极堆叠505与结构100的露出表面上。如此一来，可沉积第一间隔物材料于虚置栅极堆叠505的上表面与侧壁上、鳍状物105与多层堆叠119的上表面与侧壁上、以及隔离区401的上表面上。在一些实施例中，第一间隔物材料包括介电材料，且其形成方法可采用化学气相沉积、等离子体辅助化学气相沉积、溅镀、热氧化或任何其他合适方法。在一些实施例中，第一间隔物材料包含的材料可为氧化硅、氮氧化硅、氮化硅、碳氧化硅、碳氮氧化硅、任何合适材料如介电常数小于约4.0的低介电常数材料、上述的组合或类似物。
在一些实施例中，可沉积并图案化第一间隔物材料以形成单层或多层的栅极间隔物905(未图示于图5中，但将搭配图9说明如下)。可采用任何合适数目的间隔物材料与任何合适组合的沉积与移除工艺以形成栅极间隔物905，且所有的这些工艺完全包含于实施例的范畴中。
一旦形成第一间隔物材料，即可图案化第一间隔物材料以沿着虚置栅极堆叠505与鳍状物105的侧壁成形多个栅极间隔物905(如图9所示)，并露出虚置栅极介电层501未覆盖的第二硬掩模509的顶部与鳍状物105的部分。在一些实施例中，图案化第一间隔物材料的方法可采用非等向蚀刻工艺(干蚀刻工艺)如反应性离子蚀刻工艺、等向蚀刻工艺(湿蚀刻工艺)、上述的组合或类似方法。在一些实施例中，第一间隔物材料形成于鳍状物105上，而图案化工艺及/或后续蚀刻工艺时可使源极/漏极区901(如图9所示)即将形成的位置凹陷。如此一来，可再露出即将形成源极/漏极区901的位置中的鳍状物105的侧壁的部分与上表面。
一旦再露出鳍状物105与多层堆叠119，即可使鳍状物105与栅极间隔物905之间的多层堆叠119的材料凹陷至所需深度，以形成开口于最终形成源极/漏极区901的位置中。在一些实施例中，鳍状物105与多层堆叠119凹陷的深度与隔离区401的顶部齐平。在一些实施例中，鳍状物105与多层堆叠119凹陷的深度低于隔离区401的顶部。在一些实施例中，最终形成源极/漏极区901的位置中的开口，延伸至基板101中的深度可介于约3nm至约40nm之间。然而这些开口可采用任何合适尺寸。在一些实施例中，可采用一或多道非等向蚀刻如反应性离子蚀刻以形成鳍状物105与多层堆叠119中的凹陷，但亦可采用任何合适工艺。
在源极/漏极区901所用的这些开口的侧壁，可视情况形成内侧间隔物(未图示)于多层堆叠119的第一层121中。视情况形成的内侧间隔物的形成方法，可先图案化凹陷至源极/漏极区901所用的开口的侧壁所露出的第一层121的材料中。在一些实施例中，可采用湿蚀刻且其蚀刻剂对第一层121的材料(如硅锗)的选择性大于对第二层123或基板101的材料(如硅)的选择性，以形成凹陷于第一层121中。举例来说，一实施例的第一层121为硅锗且第二层123为硅，则湿蚀刻可采用蚀刻剂如氯化氢。然而可采用任何合适的材料与蚀刻剂。
在一实施例中，蚀刻工艺可为浸入工艺、喷洒工艺、旋转涂布工艺或类似工艺，且可采用任何合适工艺温度(比如介于约400℃至约600℃之间)与任何合适的工艺时间(比如介于约100秒至约1000秒之间，例如约300秒)。然而可采用任何合适的工艺条件与参数。可持续蚀刻工艺，使凹陷形成于每一第一层121中，且自开口侧壁凹陷至所需距离。在一些实施例中，形成于每一第一层121中的凹陷具有受限于晶面的表面。
然而湿蚀刻工艺并非使第一层121凹陷的唯一工艺。举例来说，另一实施例使第一层121凹陷的方法可为等向干蚀刻工艺或干蚀刻工艺与湿蚀刻工艺的组合。可采用任何合适的工艺使第一层121凹陷，且这些工艺完全包含于实施例的范畴中。
一旦形成凹陷于每一第一层121中，即可形成第二间隔物材料于结构100上。在一些实施例中，第二间隔物材料可与栅极间隔物905的材料不同，且可为含硅的介电材料如氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氮化硅或碳氧化硅，但亦可采用任何合适材料如介电常数低于约4.0的低介电常数材料，甚至是气隙，或上述的组合。第二间隔物材料的沉积方法可采用沉积工艺如化学气相沉积、物理气相沉积或原子层沉积，且沉积厚度可介于约2nm至约10nm之间。然而可采用任何合适厚度或沉积工艺。
通过沉积第二间隔物材料于结构100上，第二间隔物材料将衬垫源极/漏极区901所用的位置中的开口侧壁，亦可填入第一层121中的凹陷。一旦将第二间隔物材料填入凹陷，即可进行移除工艺以自开口移除任何多余的第二间隔物材料，并保留视情况形成的内侧间隔物。在一实施例中，可采用蚀刻工艺如非等向的干蚀刻工艺如反应性离子蚀刻工艺，以移除多余的第二间隔物材料。然而可采用任何合适的蚀刻工艺，以自开口移除多余的第二间隔物材料，并保留视情况形成的内侧间隔物。
通过将第二间隔物材料填入凹陷，并自开口移除多余的第二间隔物材料，则视情况形成的内侧间隔物符合凹陷的形状。可采用任何合适形状如凸起形状或凹陷形状，甚至可使视情况形成的内侧间隔物凹陷。所有的这些形状完全包含于实施例的范畴中。在一些实施例中，视情况形成的内侧间隔物的宽度可介于约2nm至约10nm之间，且高度介于约5nm至约20nm之间。此外，视情况形成的内侧间隔物分开的距离可介于约3nm至约10nm之间。然而可采用任何合适宽度、高度、与分开距离。
一旦形成开口及/或视情况形成的内侧间隔物，即可形成源极/漏极区901于开口中。源极/漏极区901的形成方法可采用成长工艺如选择性外延工艺与适于形成所需装置的半导体材料。举例来说，在采用源极/漏极区901以形成n型金属氧化物半导体装置的实施例中，源极/漏极区901可为半导体材料如硅、磷化硅、碳磷化硅、上述的组合或类似物。
外延成长工艺可采用前驱物如硅烷、二氯硅烷、锗烷或类似物，且可持续约5分钟至约120分钟。在一些实施例中，源极/漏极区901的高度介于约30nm至约90nm之间。然而可采用任何合适的高度及/或深度。此外，一些实施例的外延成长可超出鳍状物105及/或多层堆叠119的初始尺寸。如此一来，一些实施例可一起进行与一或多个鳍状物105相关或与多层堆叠119的一者相关的外延成长，以及与另一鳍状物105相关或与另一堆层堆叠119相关的外延成长。此外，可一起进行与装置区120、第一多通道装置区130及/或第二多通道装置区140相关的一或多道外延成长，以形成单一外延成长区。然而这些装置区亦可成长为分开的外延成长区。
一旦形成源极/漏极区901，即可注入合适的掺杂至源极/漏极区901中，以完成第一装置区的其余部分中的掺杂。举例来说，可注入n型掺杂如磷、碳、砷、硅、锑、类似物或上述的组合(如磷化硅、碳化硅、碳磷化硅、砷化硅、硅、锑或类似物)以形成n型金属氧化物半导体场效晶体管装置。注入这些掺杂的方法可采用虚置栅极堆叠505与栅极间隔物905作为掩模。
在另一实施例中，可在外延成长源极/漏极区901时，将掺杂置入源极/漏极区901。举例来说，可在形成源极/漏极区901时原位置入磷。可采用任何合适工艺以将掺杂置入源极/漏极区901，且所有的这些工艺完全包含于实施例的范畴中。此外，可进行退火以活化源极/漏极区901中的掺杂。在退火工艺时，源极/漏极区901的掺杂可横向扩散至第二层123与源极/漏极区901之间的界面的第二层123中。如此一来，可形成轻掺杂漏极区于第二层123中。
一旦形成源极/漏极区901，可形成接点蚀刻停止层903(如图9所示)于源极/漏极区901与结构100的其他露出表面上。接点蚀刻停止层903可作为后续蚀刻工艺中的蚀刻停止层，且可包含合适材料如氮化硅、氮氧化硅、碳氮化硅、上述的组合或类似物。接点蚀刻停止层903的形成方法可为合适的沉积工艺，比如化学气相沉积、物理气相沉积、上述的组合或类似工艺。
一旦形成接点蚀刻停止层903，可形成层间介电层907于接点蚀刻停止层903上，如图9所示。在一些实施例中，层间介电层907包含材料如氧化硅、低介电常数的介电材料(如介电常数低于氧化硅的材料)如氮氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、氟硅酸盐玻璃、有机硅酸盐玻璃、碳氧化硅、旋转涂布玻璃、旋转涂布聚合物、碳硅材料、上述的化合物、上述的复合物、类似物或上述的组合，但亦可采用任何合适的介电材料。层间介电层907的形成工艺可采用等离子体辅助化学气相沉积，但亦可采用其他工艺如低压化学气相沉积。
一旦形成层间介电层907，即可采用平坦化工艺如化学机械研磨以平坦化层间介电层907、接点蚀刻停止层903、虚置栅极503、与栅极间隔物905。然而可采用任何合适的平坦化工艺。此外，平坦化工艺时可移除第一硬掩模507与第二硬掩模509。在一些实施例中，可采用一或多道蚀刻工艺及/或化学机械研磨工艺，以移除第一硬掩模507与第二硬掩模509。如此一来，移除第一硬掩模507之后可露出虚置栅极503。
如图6所示，移除虚置栅极503与虚置栅极介电层501。图6亦显示一些实施例中，在线路释放工艺中移除第二层123。在一实施例中，一旦露出虚置栅极503，即可移除虚置栅极503以露出下方的虚置栅极介电层501。在一实施例中，移除虚置栅极503的方法可采用一或多道湿蚀刻工艺或干蚀刻工艺，其采用的蚀刻剂对虚置栅极503的材料具有选择性。然而可采用任何合适的移除工艺。
一旦露出虚置栅极介电层501，即可移除虚置栅极介电层501。在一实施例中，移除虚置栅极介电层501的方法可采用湿蚀刻工艺。然而可采用任何合适的蚀刻工艺。
如图6所示，一旦移除虚置栅极介电层501并露出第一层121的侧部，即可由线路释放工艺步骤自第二层123之间移除第一层121。线路释放工艺步骤亦可视作片状物释放工艺步骤、片状物形成工艺步骤、纳米片形成工艺步骤或线路形成工艺步骤。在一实施例中，可采用湿蚀刻工艺移除第一层121，其可选择性地移除第一层121的材料(如硅锗)，而不明显移除鳍状物105与第二层123的材料(如硅)。然而可采用任何合适的移除工艺。
举例来说，一实施例采用的蚀刻剂如高温氯化氢可选择性移除第一层121的材料(如硅锗)而实质上不移除鳍状物105及/或第二层123的材料(如硅)。此外，湿蚀刻工艺的温度可介于约400℃至约600℃之间，而时间可介于约100秒至约600秒之间。然而可采用任何合适的蚀刻剂、工艺参数、与时间。
通过移除第一层121的材料，可露出第二层123的侧部(再标示为图6中的纳米结构601)。纳米结构601可配置于纳米结构堆叠603中，并彼此隔有第一层121的凹陷中视情况形成的内侧间隔物(如上所述)。视情况形成的内侧间隔物可避免纳米结构在线路释放工艺时碎裂。在一些实施例中，纳米结构601隔有第一空间S1，其介于约3nm至约20nm之间。纳米结构601包括通道区，其延伸于源极/漏极区901之间并形成于纳米结构601的远端。纳米结构601的通道长度介于约5nm至约180nm之间。在一实施例中，纳米结构601的厚度与第二层123的初始厚度相同，比如介于约3nm至约15nm之间。然而亦可采用蚀刻工艺减少第二层123的厚度。
如图7A及图7B所示的一些实施例，第一界面处理700可形成第一栅极介电层707于纳米结构601与鳍状物105的露出表面上，并调整其界面。一些实施例在第一界面处理700时，可由保护材料701(如光刻胶)保护装置区120。一旦保护装置区120，即可在第一多通道装置区130与第二多通道装置区140上进行第一界面处理700。在一些实施例中，第一界面处理700包括选择性调整处理，之后进行湿式清洁处理并沉积栅极介电材料。
第一界面处理700可用于控制最顶部通道703与纳米结构堆叠603的保留通道705的第一栅极介电层707的形成与厚度。在一些实施例中，选择性调整处理采用干蚀刻工艺如等离子体蚀刻、远端等离子体蚀刻、化学蚀刻、上述的组合或类似工艺。采用第一前驱物(如钝化气体)与第二前驱物(如稀释气体)进行选择性调整处理，以选择性调整纳米结构堆叠603中的纳米结构601。第一前驱物可包含但不限于气体如氮气、氧气、二氧化碳、二氧化硫、一氧化碳、四氯化硅、氢气、上述的组合或类似物。第二前驱物包含但不限于钝气如氩气、氦气、氖气、上述的组合或类似物。选择性调整处理采用的等离子体源功率介于约10瓦至约3000瓦之间，而等离子体偏功率介于约0瓦至约3000瓦之间。在一些实施例中，选择性调整处理的工艺压力可介于约1mTorr至约10Torr之间。此外，一些实施例的选择性调整处理的工艺流速可介于约1sccm至约5000sccm之间。
在另一实施例中，第一界面处理700为湿蚀刻工艺如湿式清洁工艺，其可取代或搭配上述的干蚀刻工艺。在一些实施例中，湿蚀刻工艺可采用蚀刻辅助剂与溶剂于工艺(如浸入工艺、喷洒工艺、旋转涂布工艺或类似工艺)中。蚀刻辅助剂可用于辅助选择性地调整第一栅极介电层707的厚度。在一些实施例中，蚀刻辅助剂包括但不限于化学剂如硫酸、臭氧、氨、上述的组合或类似物。在湿式清洁处理时，溶剂用于输送蚀刻辅助剂。在一些实施例中，溶剂包含但不限于去离子水、醇类、丙酮、上述的组合或类似物。
一些实施例一旦进行湿式清洁工艺，即可进行栅极介电沉积处理。栅极介电沉积处理可采用材料如氮化硅、氮氧化硅、碳氮氧化硅、碳化硅、碳氧化硅、二氧化硅、上述的组合，以形成第一栅极介电层707于纳米结构601的表面上与纳米结构堆叠603的鳍状物105上。在一些实施例中，栅极介电沉积处理的方法可采用沉积工艺如化学气相沉积、原子层沉积、上述的组合或类似工艺。
图7B为第一实施例中，形成于第一多通道装置区130与第二多通道装置区140中的纳米结构堆叠603上的第一栅极介电层707的放大图。在第一实施例中，可简单暴露结构至含氧环境如大气，以形成第一栅极介电层707如原生氧化物层。在其他实施例中，第一栅极介电层707的形成方法可采用一或多种沉积工艺，比如原子层沉积、化学气相沉积、物理气相沉积、上述的组合或类似工艺。
此外，控制第一界面处理700的沉积循环次数及/或每一沉积循环的时间，可进行非顺应性的处理。如此一来，最顶部通道703的界面的第一栅极介电层707具有第一厚度Th1，保留通道705的界面的第一栅极介电层707具有第二厚度Th2，而第一厚度Th1大于第二厚度Th2。可在单一沉积循环或多个沉积循环中进行第一界面处理700。在一些实施例中，第一界面处理700所用的沉积循环的数目可介于约1次至约500次。在一些实施例中，每一次沉积循环的时间可介于约0.2秒至约100秒之间。沉积循环的次数与每次沉积循环的时间亦取决于采用的腔室体积。举例来说，与体积较大的腔室中达到沉积稳定态所需的时间(比如介于约10秒至约100秒之间)相较，体积较小的腔室中达到沉积稳定态的时间较快(比如小于约10秒)。在一些实施例中，第一栅极介电层707的第一厚度Th1介于约
Figure BDA0002980359690000191
至约
Figure BDA0002980359690000192
之间。此外，一些实施例中的第二厚度Th2可介于约
Figure BDA0002980359690000193
至约
Figure BDA0002980359690000194
之间。
一旦完成第一界面处理700，可自装置区120上移除保护材料701。在一些实施例中，可由合适的移除工艺移除保护材料701。举例来说，在保护材料701为光刻胶的实施例中，可采用灰化技术与清洁工艺移除保护材料701。然而可采用任何合适的移除工艺。
如图8所示，形成集成电路装置800的第二栅极介电层803与栅极805。图8亦显示集成电路装置800的部分807。在一些实施例中，形成第二栅极介电层803于装置区120中的鳍状物105上的方法，可先提供保护层于第一多通道装置区130与第二多通道装置区140上。在一些实施例中，可采用适于形成上述保护材料701的任何材料与工艺，以形成保护层。然而亦可采用任何其他合适的材料与工艺以形成保护层。
一旦保护第一多通道装置区130与第二多通道装置区140，可形成第二栅极介电层803于装置区120的鳍状物105上。可采用形成第一栅极介电层707的任何材料与工艺(如沉积工艺)，以形成第二栅极介电层803。在一些实施例中，第二栅极介电层与第一栅极介电层707可具有相同的材料组成。在其他实施例中，第二栅极介电层803的材料与第一栅极介电层707的材料不同。
在一实施例中，顺应性地沉积第二栅极介电层803于装置区120的鳍状物105上，比如鳍状物105的上表面与侧壁上。第二栅极介电层803亦可形成于层间介电层907的上表面上，如图9所示。在一些实施例中，第二栅极介电层803包括氧化硅、氮化硅或上述的多层。在一些实施例中，第二栅极介电层803包括高介电常数(比如介电常数大于7.0)的介电材料，其可包含铪、铝、锆、镧、锰、钡、钛、铅或上述的组合的金属氧化物或硅酸盐。形成第二栅极介电层803的方法可包含原子层沉积、等离子体辅助化学气相沉积、分子束沉积或类似方法。然而可采用任何合适材料与形成方法，以形成第二栅极介电层803。然而第二栅极介电层803可采用任何合适材料与形成方法。在一些实施例中，装置区120中的鳍状物105上的第二栅极介电层803可具有第三厚度Th3。在一些实施例中，第一厚度Th1介于约
Figure BDA0002980359690000201
至约
Figure BDA0002980359690000202
之间。然而第二栅极介电层803可采用任何合适厚度。一旦形成第二栅极介电层803，即可自第一多通道装置区130与第二多通道装置区140上移除保护层。
栅极805形成于装置区120的第二栅极介电层803上，并形成于第一多通道装置区130与第二多通道装置区140的第一栅极介电层707上并围绕第一栅极介电层707。栅极805可包括含金属材料如氮化钛、氧化钛、氮化钽、碳化钽、钴、了、铝、钨、上述的组合或上述的多层。举例来说，虽然图8及图9的栅极805为单层，但栅极805可含任何数目的衬垫层、任何数目的功函数调整层及/或填充材料。在沉积栅极805的材料之后，可进行平坦化工艺如化学机械研磨以移除层间介电层906的上表面之上的第二栅极介电层803、第一栅极介电层707、与栅极805的多余部分。在一些实施例中，栅极805的第一高度H1可介于约20nm至约280nm之间。然而栅极805可采用任何合适高度。
因此在一些实施例中，栅极805、第一栅极介电层707、与第二栅极介电层803可一起形成集成电路装置800的最终有源构件(如鳍状场效晶体管装置或类似物)与最终多通道装置(如纳米片场效晶体管装置、全绕式栅极场效晶体管装置或类似装置)的单一置换栅极(如共用栅极)。栅极805、第一栅极介电层707、与第二栅极介电层803可一起视作共用栅极堆叠809。
图8更显示含有第一关键尺寸CD1的共用栅极堆叠809，其位于装置区120中的鳍状物105上。在一些实施例中，第一关键尺寸CD1的距离可介于约
Figure BDA0002980359690000211
至约
Figure BDA0002980359690000212
之间。
如图8所示，位于第一多通道装置区130中的最顶部通道703上的共用栅极堆叠809具有第二关键尺寸CD2，而位于第二多通道装置区140中的最顶部通道703上的共用栅极堆叠809具有第三关键尺寸CD3。第二关键尺寸CD2与第二关键尺寸CD3可大于第一关键尺寸CD1。在一些实施例中，第二关键尺寸CD2与第三关键尺寸CD3可各自介于约
Figure BDA0002980359690000213
至约
Figure BDA0002980359690000214
之间。在一些实施例中，第三关键尺寸CD3与第二关键尺寸CD2可大致相同，但亦可不同。
图9为一些实施例中，集成电路装置800的部分807的透视图。在具体实施例中，图9显示装置区120的鳍状物105与第一多通道装置区130的鳍状物105隔有隔离区401。图9更显示第一栅极介电层707、第二栅极介电层803、与第一栅极介电层707与第二栅极介电层803上的栅极805。图9亦显示一个源极/漏极区901、栅极间隔物905、接点蚀刻停止层903、与隔离区401上的层间介电层907，且区隔集成电路装置800中的栅极805的第一例与第二例。
图10为一些实施例中，栅极介电沉积工艺1000的附图。栅极介电沉积工艺1000可与第一界面处理700结合或分开，以形成外侧栅极介电层1001于最顶部通道703的第一栅极介电层707上并围绕第一栅极介电层707。如此一来，可形成复合的栅极介电层1003以围绕最顶部通道703的纳米结构601。
在一些实施例中，外侧栅极介电层1001的组成可采用氮化硅、氮氧化硅、碳氮氧化硅、碳化硅、碳氧化硅、上述的组合或类似物。然而可采用任何合适材料。外侧栅极介电层1001可形成于第一栅极介电层707上以达第四厚度Th4，其可采用沉积方法如化学气相沉积、原子层沉积、上述的组合或类似方法。在一些实施例中，第四厚度Th4介于约
Figure BDA0002980359690000215
至约
Figure BDA0002980359690000216
之间。在一些实施例中，第一栅极介电层707的第一厚度Th1与外侧栅极介电层1001的第四厚度Th4的总和，可介于约
Figure BDA0002980359690000217
至约
Figure BDA0002980359690000218
之间。然而外侧栅极介电层1001可采用任何合适的沉积方法与厚度。
图11A显示的剖视图中，一些其他实施例的集成电路装置800包括两个切割金属栅极结构1101。切割金属栅极结构1101可将共用栅极堆叠809分成多个隔离的栅极堆叠结构，其含有装置区120的第一隔离的栅极堆叠1103、第一多通道装置区130的第二隔离的栅极堆叠1105、与第二多通道装置区140的第三隔离的栅极堆叠1107。虽然图11A显示两个切割金属栅极结构1101，但可形成任何合适数目的切割金属栅极结构1101，以将共用栅极堆叠809分成任何合适数目或任何合适组合的隔离的栅极结构及/或共用栅极结构。举例来说，可形成切割金属栅极结构1101于装置区120与第一多通道装置区130之间的界面，以将共用栅极堆叠809分成装置区120的第一隔离的栅极堆叠1103以及第一多通道装置区130与第二多通道装置区140上的共用栅极堆叠结构。在另一例中，可形成切割金属栅极结构1101于第一多通道装置区130与第二多通道装置区140之间的界面，以将共用栅极堆叠809分成第二多通道装置区140的第三隔离的栅极堆叠1107以及装置区120与第一多通道装置区130上的共用栅极堆叠结构。图11A亦显示集成电路装置800的第二部分1109，其以虚线强调并包含切割金属栅极结构1101于装置区120与第一多通道装置区130之间的界面。
图11B显示图11A的集成电路装置800的第二部分1109的透视图。具体而言，图11B显示一些实施例中，位于装置区120与第一多通道装置区130之间的界面的切割金属栅极结构1101。
切割金属栅极结构1101的形成方法，可为先沉积掩模层于栅极805、层间介电层907、接点蚀刻停止层903、与栅极间隔物905的平坦表面上。一旦沉积掩模层即可图案化掩模层，以露出即将形成切割金属栅极结构1101的所需位置中的下方材料。
一旦图案化掩模层即作为蚀刻掩模，可蚀刻下方材料以形成第二开口(如沟槽、凹陷、通道或类似物)于切割金属栅极结构1101的所需位置中(比如装置区120与第一多通道装置区130之间的界面)。在蚀刻工艺中，采用一或多道非等向蚀刻工艺蚀刻栅极805、栅极间隔物905、接点蚀刻停止层903及/或层间介电层907的材料，其可止于第一栅极介电层707、第二栅极介电层803或隔离区401的上表面上。在一些实施例中，在相邻装置(如装置区120与第一多通道装置区130)的源极/漏极区901之间，蚀刻工艺可持续蚀刻第二开口至隔离区401中但不穿过隔离区401。其他实施例在相邻装置的源极/漏极区901之间，可持续蚀刻工艺以蚀刻第二开口穿过隔离区401至基板101中。第二开口可切穿一或多个栅极805。在一些实施例中，第二开口可将栅极间隔物905与层间介电层907，分成两个相邻装置(如装置区120与第一多通道装置区130)的两个分开的栅极间隔物905与两个分开的层间介电层907。一旦形成第二开口，即可移除掩模层。
一旦形成第二开口，可先沉积介电材料1111以填入并超填第二开口，以形成切割金属栅极结构1101。在一些实施例中，切割金属栅极结构1101的组成可采用介电材料如氮化硅、氧化物、氮氧化硅、碳氮氧化硅、碳氮化硅或类似物。在一些实施例中，切割金属栅极结构1101的组成可采用金属氧化物如锆、铪、铝或类似物的氧化物。此外，切割金属栅极结构1101的形成方法可采用合适的沉积工艺如化学气相沉积、原子层沉积、物理气相沉积、上述的组合或类似方法。然而可采用任何合适材料与沉积工艺。在一些实施例中，切割金属栅极结构1101的第四宽度W4介于约5nm至约50nm之间。然而可采用任何合适宽度。
切割金属栅极结构可将较长的共用栅极堆叠809分成较短的多个栅极，并使多个栅极彼此隔离。此外，可采用化学机械研磨等工艺以平坦化第二开口之外的切割金属栅极结构1101的多余介电材料、栅极805、栅极间隔物905、接点蚀刻停止层903、与层间介电层907。
在一些其他实施例中，可视情况形成切割虚置栅极结构(未图示)，以取代或搭配切割金属栅极结构1101。在一些实施例中，可采用位于一或多个装置区120、第一多通道装置区130、与第二多通道装置区140之间的虚置鳍状物(未图示)，视情况形成切割虚置栅极结构。在其他实施例中，视情况形成切割虚置栅极结构的形成方法可不采用虚置鳍状物。
如图1及图2所示的一些实施例，视情况形成的切割虚置栅极结构的形成方法，可为先形成牺牲鳍状物(未图示)于一或多个装置区120、第一多通道装置区130、与第二多通道装置区140之间。牺牲鳍状物的形成方法可与装置区120中的鳍状物105、第一多通道装置区130中的多层堆叠119与鳍状物105、第二多通道装置区140中的多层堆叠119与鳍状物105、上述的组合或类似物的形成方法类似。
如图2所示，一旦形成牺牲鳍状物(未图示)，即可沉积介电材料107于牺牲鳍状物上，并平坦化介电材料107、牺牲鳍状物、装置区120中的鳍状物105、第一多通道装置区130中的多层堆叠119与鳍状物105、与第二多通道装置区140中的多层堆叠119与鳍状物105，如类似的上述工艺。一旦形成介电材料107，即可移除牺牲鳍状物(未图示)并置换为虚置鳍状物(亦未图示)。在这些实施例中，采用一或多道可接受的蚀刻工艺移除牺牲鳍状物的至少一部分。因此可形成开口于一或多个装置区120、第一多通道装置区130及/或第二多通道装置区140之间的介电材料107中。在一些实施例中，可完全移除牺牲鳍状物。在其他实施例中，可保留牺牲鳍状物的一部分于开口底部并暴露于开口中。一旦后续工艺移除牺牲鳍状物，即可形成虚置鳍状物于开口中。
在一些实施例中，虚置鳍状物可包含一或多层的硅为主材料(比如氮化硅、氮氧化硅、碳氮氧化硅、碳化硅、碳氧化硅、二氧化硅或类似物)、金属为主的材料(如金属氧化物、金属氮化物或类似物如氮化钽、氧化钽、氧化铪或类似物)及/或类似物。虚置鳍状物可为单一材料或多层材料(其可垂直及/或水平堆叠)。在一些实施例中，虚置鳍状物的宽度可为约
Figure BDA0002980359690000241
至约
Figure BDA0002980359690000242
虚置鳍状物的形成方法可采用一或多个沉积工艺，比如化学气相沉积、等离子体辅助化学气相沉积、等离子体辅助原子层沉积、原子层沉积、物理气相沉积或类似工艺。在虚置鳍状物包括多个材料层的实施例中，形成虚置鳍状物的方法在沉积虚置鳍状物的额外材料之前，亦可包括一或多道回蚀刻及/或平坦化步骤。此外，可沉积虚置鳍状物以先覆盖隔离材料，且可采用平坦化、回蚀刻或类似工艺移除虚置鳍状物的多余部分并露出介电材料107。
如图2所示，其他方法可不需先形成牺牲鳍状物，即可形成虚置鳍状物。在其他实施例中，可采用顺应性工艺沉积介电材料107，只部分填满装置区120的鳍状物105、第一多通道装置区130的鳍状物105及/或第二多通道装置区140的鳍状物105之间的空间。顺应性沉积工艺可定义开口于介电材料107上的部分填满的空间中。形成虚置鳍状物的一或多种材料与工艺可用于之后填入定义在部分填满的空间中的开口，并平坦化虚置鳍状物与介电材料107。如此一来，虚置鳍状物可位于装置区120的鳍状物105、第一多通道装置区130的鳍状物105及/或第二多通道装置区140的鳍状物105之间，且虚置鳍状物可埋置于介电材料107中。举例来说，介电材料107可接触虚置鳍状物的下表面与侧壁。
如图3及图4所示，一旦采用上述方法形成虚置鳍状物(未图示)，即可回蚀刻介电材料107以定义浅沟槽隔离区401。如此一来，可露出高于浅沟槽隔离区401的虚置鳍状物、装置区120的鳍状物105、第一多通道装置区130的鳍状物105及/或第二多通道装置区140的鳍状物105。回蚀刻介电材料107所采用的方法，可与搭配图4说明的上述工艺与一或多种前驱物类似，且一或多种前驱物对介电材料107较具选择性而对虚置鳍状物的材料较不具选择性。综上所述，其他实施例可完成虚置鳍状物的形成方法。
如图5所示的含有虚置鳍状物(未图示)的实施例，除了形成虚置栅极介电层501于装置区120、第一多通道装置区130及/或第二多通道装置区140的鳍状物105上，还可形成虚置栅极介电层501于虚置鳍状物的露出表面上。一旦形成虚置栅极介电层501，即可形成虚置栅极503、第一硬掩模507、与第二硬掩模509于虚置栅极介电层501上，并图案化成虚置栅极堆叠505，如上所述。此外，一旦形成虚置栅极堆叠505，可沿着虚置栅极堆叠505的侧壁图案化多个栅极间隔物905(如图9所示)，如上所述。一旦图案化栅极间隔物905，可形成源极/漏极区901、接点蚀刻停止层903、与层间介电层907，并平坦化上述结构与虚置栅极503，如上所述。
如图5所示的包括虚置鳍状物(未图示)的实施例，可形成开口(亦未图示)于虚置栅极503中。在一些实施例中，开口可对准虚置鳍状物并直接位于虚置鳍状物上。举例来说，光刻与蚀刻的组合可形成开口于虚置栅极503中。开口可露出栅极间隔物905的侧壁。此外，可调整形成开口所用的蚀刻工艺的一或多个参数(如蚀刻时间或类似参数)，以控制开口延伸至虚置栅极503中的深度。
在一些实施例中，蚀刻开口于虚置栅极503中的方法包括等离子体工艺如等离子体蚀刻、远端等离子体工艺、自由基蚀刻或类似工艺。等离子体工艺时采用的蚀刻气体可包含氯气、溴化氢、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟丁二烯、三氯化硼、六氟化硫、氢气、上述的组合或类似物。等离子体工艺亦包含使钝化气体流向结构100上，以调整(如增加)虚置栅极503与结构100的其他结构之间的蚀刻选择性。钝化气体的实施例可包含氮气、氧气、二氧化碳、二氧化硫、一氧化碳、四氯化硅、上述的组合或类似物。在等离子体工艺时可采用一或多种载气，比如氩气、氦气、氖气、上述的组合或类似物。此外，等离子体工艺的等离子体源功率可为约10瓦至约3000瓦，偏功率可为约0瓦至约3000瓦，压力可为约1mTorr至约800mTorr，且气体混合物流速可为约10sccm至约5000sccm。
在一些实施例中，蚀刻虚置栅极503中的开口的步骤包括湿蚀刻工艺(有时视作湿式清洁)。湿蚀刻工艺时采用的蚀刻剂的实施例可包含氢氟酸、氟气、上述的组合或类似物。湿蚀刻工艺可进一步流入辅助蚀刻化学剂至结构100上，以调整(如增加)虚置栅极503与结构100的其他结构之间的蚀刻选择性。辅助蚀刻化学剂的实施例可包含化学剂如硫酸、氯化氢、溴化氢、氨、上述的组合或类似物。去离子水、醇类、丙酮或类似物在湿蚀刻工艺时，可作为溶剂以混合蚀刻剂及/或辅助蚀刻化学剂。
在一些实施例中，施加处理工艺至结构100，比如虚置栅极503中的开口侧壁与下表面。处理工艺可形成钝化区(未图示)于虚置栅极503中的开口侧壁与下表面上。在一些实施例中，亦可形成钝化区于栅极间隔物905中。虽然未图示于此，处理工艺可进一步形成钝化区于结构100的其他露出表面中，比如虚置栅极503的上表面与层间介电层907的上表面。后续工艺步骤中可移除这些钝化区，以成形虚置栅极503中的开口轮廓。
处理工艺可为转换工艺，其可转换虚置栅极503的露出部分成钝化区，并转换栅极间隔物905的露出部分成钝化区。可原位(在相同工艺腔室中)或异地(在不同工艺腔室中)进行蚀刻工艺的处理工艺，以形成开口于虚置栅极503中。每一钝化区的个别厚度可为约
Figure BDA0002980359690000261
至约
Figure BDA0002980359690000262
在一些实施例中，处理工艺包括等离子体工艺如等离子体注入或类似工艺。等离子体工艺时采用的钝化气体可包含氮气、氧气、二氧化碳、二氧化硫、一氧化碳、上述的组合或类似物。等离子体工艺可进一步使额外气体如探为主的气体(如甲烷)、硅为主的气体(如四氯化硅)、上述的组合或类似物流入，以帮助形成钝化区。此外，等离子体制成的电将源功率可为约10瓦至约3000瓦，偏功率为约0瓦至约3000瓦，压力为约1mTorr至约800mTorr，而气体混合物流速为约10sccm至约5000sccm。
在一些实施例中，处理工艺为非等离子体的干式化学处理，其采用处理气体如氢氟酸、三氟化氮、甲烷、上述的组合或类似物。在一些实施例中，处理工艺为湿式处理工艺，其采用的溶液包含去离子水、臭氧、二氧化碳、氢氟酸、氯化氢、氨、上述的组合或类似物。在一些实施例中，处理工艺可为与虚置栅极503与栅极间隔物905的现有材料反应的沉积工艺，且亦沉积介电材料(比如氮化硅、氮氧化硅、碳氮氧化硅、碳化硅、碳氧化硅、氧化硅、碳化硅、上述的组合或类似物)于虚置栅极503与栅极间隔物905中的开口表面上。在这些实施例中，钝化区包括虚置栅极503的反应区、栅极间隔物905的反应区、与沉积的介电材料。沉积工艺的实施例可包含原子层沉积工艺、化学气相沉积工艺、上述的组合或类似物。
由于虚置栅极503的材料与栅极间隔物905的材料不同，虚置栅极503的钝化区与栅极间隔物905的钝化区的材料组成可不同。举例来说，在处理工艺采用氮且栅极间隔物905含氧的实施例中，虚置栅极503中的钝化区可包含硅与氮，而栅极间隔物905中的钝化区可包含硅、氧、与氮。在另一例中，处理工艺采用氧而栅极间隔物905包含氮，则虚置栅极503中的钝化区可包含硅与氧，而栅极间隔物905中的钝化区可含硅、氧、与氮。在另一例中，处理工艺采用氮而栅极间隔物905含氮，则虚置栅极503中的钝化区氮浓度可低于栅极间隔物905中的钝化区氮浓度。在另一例中，处理工艺采用氧而栅极间隔物905包含氧，则虚置栅极503中的钝化区氧浓度可低于栅极间隔物905中的钝化区氧浓度。综上所述，处理工艺形成两个不同的钝化区，比如虚置栅极503中的钝化区与栅极间隔物905中的另一钝化区，且两个不同钝化区之间可达蚀刻选择性。栅极间隔物905中的钝化区与栅极间隔物905的其余部分亦可达蚀刻选择性。
一旦形成开口于虚置栅极503中，及/或形成钝化区于虚置栅极503与栅极间隔物905中，即可对虚置栅极503进行额外蚀刻工艺，其可使开口进一步朝虚置鳍状物(若存在)与半导体基板101延伸。在一些实施例中，可延伸虚置栅极503中的开口以露出虚置鳍状物(若存在)或半导体的基板101(若虚置鳍状物不存在)。
蚀刻工艺对栅极间隔物905中的钝化区材料与栅极间隔物905的材料之间具有选择性，使蚀刻工艺可移除栅极间隔物905中的钝化区，而实质上不移除栅极间隔物905的其余材料。举例来说，蚀刻工艺移除栅极间隔物905中的钝化区材料的速率，大于移除栅极间隔物905的其余材料的速率。如此一来，虚置栅极503中的开口的上侧部分宽度，可大于虚置栅极503中的开口的下侧部分宽度。
此外，蚀刻工艺可为方向性工艺，其可自虚置栅极503中的开口的下表面移除钝化区，而不沿着开口侧壁明显移除钝化区。在一些实施例中，蚀刻工艺对虚置栅极503中的钝化区材料与栅极间隔物905中的钝化区材料之间可具选择性。如此一来，可移除沿着开口侧壁的栅极间隔物905中的钝化区材料，而不明显移除沿着开口侧壁的虚置栅极503中的钝化区材料。如此一来，可成形虚置栅极503中的开口轮廓，使开口扩展并维持虚置栅极503(以及对应的置换金属栅极)的有效栅极宽度，进而改善最终装置的装置效能。
在一些实施例中，移除栅极间隔物905中的钝化区并扩展虚置栅极503中的开口的方法，可包含等离子体工艺如等离子体蚀刻、远端等离子体工艺、自由基蚀刻或类似方法。等离子体工艺时使用的蚀刻气体可包含氯气、溴化氢、四氟化碳、氟仿、二氟化碳、氟化甲烷、六氟丁二烯、三氯化硼、六氟化硫、氢气、上述的组合或类似物。等离子体工艺亦可包含使钝化气体流向结构100上，以调整(如增加)虚置栅极503与结构100的其他结构之间的蚀刻选择性。钝化气体的实施例可包含氮气、氧气、二氧化碳、二氧化硫、一氧化碳、四氯化硅、上述的组合或类似物。在等离子体工艺时亦可采用一或多种载气如氩气、氦气、氖气、上述的组合或类似物。此外，等离子体工艺的等离子体源功率可为约10瓦至3000瓦，偏功率为约0瓦至约3000瓦，压力为约1mTorr至约800mTorr，而气体混合物的流速为约10sccm至约5000sccm。
在一些实施例中，移除栅极间隔物905中的钝化区并扩展虚置栅极503中的开口的方法，可包含湿蚀刻工艺(有时视作湿式清洁)。湿蚀刻工艺时采用的蚀刻剂实施例可包含氢氟酸、氟气、上述的组合或类似物。湿蚀刻工艺可进一步使辅助的蚀刻化学剂流向结构100上，以调整(如增加)虚置栅极503与结构100的其他结构之间的蚀刻选择性。辅助蚀刻化学剂的实施例可包含硫酸、氯化氢、溴化氢、氨、上述的组合或类似物。可采用去离子水、醇类、丙酮或类似物作为溶剂，以在湿蚀刻工艺时与蚀刻剂及/或辅助蚀刻化学剂混合。
虽然上述说明施加一次处理与蚀刻的循环至虚置栅极503中的开口，以露出虚置鳍状物(若存在)或基板101(若不存在虚置鳍状物)，但可进行多次处理与蚀刻的循环。举例来说，可重复任意次数的上述步骤，直到露出虚置鳍状物或基板101，且虚置栅极503中的开口具有所需轮廓。通过重复上述处理工艺与蚀刻工艺，可达原子层蚀刻工艺以形成上侧部分扩展的开口于虚置栅极503中。
一旦形成开口于虚置栅极503中，即可将介电材料填入开口。介电材料的沉积方法可为物理气相沉积、化学气相沉积、原子层沉积、等离子体辅助化学气相沉积或类似方法。可先沉积介电材料以超填开口，并覆盖虚置栅极503与层间介电层907的上表面。之后可进行平坦化工艺如化学机械研磨或类似工艺，以自虚置栅极503与层间介电层907上移除多余介电材料。
在含有虚置鳍状物的实施例中，介电材料与虚置鳍状物结合以将虚置栅极503分成不同的装置区(比如装置区120、第一多通道装置区130及/或第二多通道装置区140)。如此一来，分开虚置栅极503的虚置鳍状物与介电材料的组合，在此处可视作视情况形成的切割虚置栅极结构。
在不含虚置鳍状物的实施例中，虚置栅极503中的开口可穿过整个虚置栅极503以露出开口中的隔离区401。在其他实施例中，开口可进一步延伸至隔离区401中，甚至可延伸穿过隔离区401以露出基板101及/或延伸至基板101中。在这些实施例中，一旦将介电材料填入开口，则介电材料可单独将虚置栅极503分成不同区域。如此一来，将虚置栅极503分开的介电材料在此处亦可视作视情况形成的切割虚置栅极结构。举例来说，视情况形成的切割虚置栅极结构可位于装置区120、第一多通道装置区130、与第二多通道装置区140之间的一或多个界面。如此一来，视情况形成的切割虚置栅极结构可提供隔离于相邻的有源构件之间。
如图6、图7A及图7B所示，一旦视情况形成切割虚置栅极结构(未图示)以穿过虚置栅极503，即可由与前述移除虚置栅极503的类似方式移除虚置栅极503的其余部分，而不移除视情况形成的切割虚置栅极结构。如此一来，虚置栅极介电层501与视情况形成的切割虚置栅极结构暴露于栅极间隔物905之间。一旦露出虚置栅极介电层501，即可移除虚置栅极介电层501并置换为第一介电层707、第二栅极介电层803及/或外侧栅极介电层1001，如搭配图7A、图7B及图10说明的上述内容。
一旦置换虚置栅极介电层501，即可形成金属的栅极805于栅极间隔物905之间的开口中，以及视情况形成的切割虚置栅极结构、装置区120的鳍状物105、第一多通道装置区130的鳍状物105、与第二多通道装置区140的鳍状物105上，其与图8中形成金属的栅极805的上述方法类似。在含有视情况形成的切割虚置栅极结构的实施例中，可采用化学机械研磨技术以平坦化金属的栅极805的材料、视情况形成的切割虚置栅极结构、接点蚀刻停止层903、栅极间隔物905、与层间介电层907。如此一来，视情况形成的切割虚置栅极结构与图11A及图11B所示的切割金属栅极结构类似，可位于相邻的有源构件的栅极805之间并隔离栅极805。
图12显示其他实施例的集成电路装置800。具体而言，图12显示在对第一多通道装置区130与第二多通道装置区140的通道区进行非顺应性处理的相同步骤中，形成第一栅极介电层707于装置区120的鳍状物105上。如此一来，不先保护装置区120即可进行第一界面处理700。此外，可采用非顺应性处理进行第一界面处理700，使第一栅极介电层707在装置区120中的鳍状物105上，且在第一多通道装置区130与第二多通道装置区140的鳍状物105与纳米结构601的界面具有渐变厚度。
在一些实施例中，可采用第一界面处理700形成渐变厚度的第一栅极介电层707。通过控制第一界面处理700的每一沉积循环，可在最远离隔离区401的界面形成厚度较大的第一栅极介电层707，并在较靠近隔离区401的界面形成厚度较小的第一栅极介电层707。
在一些实施例中，第一栅极介电层707在装置区120的鳍状物105的顶部的界面，以及在第一多通道装置区130与第二多通道装置区140的最顶部通道703的纳米结构601的界面，可具有第一厚度Th1。此外，第一栅极介电层707在装置区120中的鳍状物105的中间部分的界面，以及在纳米结构堆叠603的保留通道705的纳米结构601的界面可具有第二厚度Th2。在一些实施例中，第一栅极介电层707在装置区120的鳍状物105的底部的界面，以及在第一多通道装置区130及第二多通道装置区140中的鳍状物105的界面可具有第五厚度Th5，且第五厚度Th5可小于第二厚度Th2。在一些实施例中，第五厚度Th5可介于约
Figure BDA0002980359690000301
至约
Figure BDA0002980359690000302
之间。
在一些实施例中，可沉积外侧栅极介电层1001(如图10所示)于第一多通道装置区130及/或第二多通道装置区140的最顶部通道703的纳米结构601的界面，如图12所示。在一些实施例中，外侧栅极介电层1001的形成方法可为先形成保护材料701(如光刻胶)于装置区120的鳍状物105与第一栅极介电层707上。一旦保护装置区120，可采用上述材料与工艺形成外侧栅极介电层1001。在形成外侧栅极介电层1001之后，可移除保护材料701，且可采用上述材料与工艺形成共用栅极堆叠809。在一些其他实施例中，可形成一或多个切割金属栅极结构1101穿过图12的共用栅极堆叠809，以将共用栅极堆叠809分成一或多个隔离的栅极结构及/或一或多个共用栅极结构，如图11A及图11B所示。此外，图12所示的第一栅极介电层707的任何实施例，可用于含有视情况形成的切割虚置栅极结构的任何实施例，如上所述。
此处公开的实施例可提供一或多个下述优点至集成电路装置800的半导体装置。举例来说，当共用栅极堆叠809的第一关键尺寸CD1为至少
Figure BDA0002980359690000311
可避免装置区120中的装置产生高漏电流。此外，共用栅极堆叠809的第二关键尺寸CD2小于或等于约
Figure BDA0002980359690000312
可使第一多通道装置区130及/或第二多通道装置区140中的多通道装置的装置效能有效，而不会使装置效能变得饱和。此外，围绕最顶部通道703的第一栅极介电层707的第一厚度Th1小于或等于约
Figure BDA0002980359690000313
可避免多通道装置的操作电压过高。此外，围绕保留通道705的第一栅极介电层707的第二厚度Th2为至少约
Figure BDA0002980359690000314
可使多通道装置的操作电压不会过低。
在含有外侧栅极介电层1001的实施例中，外侧栅极介电层1001新增的第四厚度Th4可使最顶部通道703的厚度与多通道装置区的保留通道705的厚度之间的差异，更容易控制在所需的厚度范围内。如此一来，易于控制所需的第二关键尺寸CD2以及多通道装置所需的装置效能的效率及/或操作电压，如上所述。
此外，通过形成小于或等于约
Figure BDA0002980359690000315
的第四厚度Th4，可避免多通道装置的操作电压过高。通过形成至少约
Figure BDA0002980359690000316
的第四厚度Th4，多通道装置的操作电压不会过低。如此一来，易于控制多通道装置的操作。
在一些实施例中，半导体装置的形成方法包括形成半导体鳍状物于基板上；形成多通道鳍状物于基板上，且多通道鳍状物包括牺牲材料；自多通道鳍状物移除牺牲材料，而不自半导体鳍状物移除材料；在移除牺牲材料之后，自多通道鳍状物形成多个纳米结构的堆叠；以及形成栅极于纳米结构的堆叠与半导体鳍状物上。在一些实施例中，牺牲材料的厚度介于约
Figure BDA0002980359690000321
至约
Figure BDA0002980359690000322
Figure BDA0002980359690000323
之间。在一些实施例中，方法还包括：形成第一厚度的第一介电层以围绕纳米结构的堆叠的第一纳米结构；以及形成第二厚度的第一介电层以围绕纳米结构的堆叠的第二纳米结构，且第二纳米结构为纳米结构堆叠的最顶部的纳米结构，而第二厚度大于第一厚度。在一实施例中，形成第一介电层的步骤包括对纳米结构的堆叠进行界面处理。在一实施例中，第一介电层为原生氧化物。在一实施例中，方法还包括形成第三厚度的第二介电层以围绕第一介电层，且第一介电层围绕最顶部的纳米结构，而第二介电层与原生氧化物不同。在一实施例中，第二厚度与第三厚度的总和小于或等于
Figure BDA0002980359690000324
在另一实施例中，半导体装置的形成方法包括：形成第一鳍状物于基板上；形成第二鳍状物于基板上，且第二鳍状物包括半导体材料的堆叠以及牺牲层于多层堆叠上；移除牺牲层；在移除牺牲层之后，自多层堆叠形成纳米结构；以及形成栅极于第一鳍状物与纳米结构上，而栅极的上表面与第一鳍状物隔有第一距离，并与纳米结构的最顶部纳米结构隔有第二距离，且第二距离大于第一距离。在一实施例中，第一距离为至少
Figure BDA0002980359690000325
在一实施例中，第二距离为顶多
Figure BDA0002980359690000326
在一实施例中，方法还包括形成第一介电层于纳米结构上，第一介电层在纳米结构的第一纳米结构的第一界面具有第一厚度，并在纳米结构的最顶部纳米结构的第二界面具有第二厚度，且第二厚度大于第一厚度。在一实施例中，形成第一介电层的步骤还包括采用第一选择性处理。在一实施例中，方法还包括形成材料层以围绕第一介电层。在一实施例中，第一介电层的第一厚度与材料层的厚度的总和介于约
Figure BDA0002980359690000327
至约
Figure BDA0002980359690000328
之间。
在又一实施例中，半导体装置包括半导体鳍状物，位于基板上；多通道装置，位于基板上；第一栅极介电层，包含第一界面以围绕多通道装置的最顶部纳米结构，以及第二界面以围绕多通道装置的另一纳米结构，且第一栅极介电层在第一界面的第一厚度大于第一栅极介电层在第二界面的第二厚度；以及栅极，位于第一界面与第二界面处的第一栅极介电层上并围绕第一界面与第二界面处的第一栅极介电层，且栅极在半导体鳍状物上的第一高度小于栅极在最顶部纳米结构上的第二高度。在一实施例中，第一栅极介电层包括第一原生氧化物层于第一界面。在一实施例中，第一栅极介电层包括第二材料，且第二材料包括第三界面以围绕第一原生氧化物层并与第一原生氧化物层相邻。在一实施例中，第一高度为至少约
Figure BDA0002980359690000331
在一实施例中，第二高度小于约
Figure BDA0002980359690000332
在一实施例中，半导体鳍状物为鳍状场效晶体管的部分，而多通道装置为纳米片场效晶体管。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。

Claims (10)

1.一种半导体装置的形成方法，包括：
形成一半导体鳍状物于一基板上；
形成一多通道鳍状物于该基板上，且该多通道鳍状物包括一牺牲材料；
自该多通道鳍状物移除该牺牲材料，而不自该半导体鳍状物移除材料；
在移除该牺牲材料之后，自该多通道鳍状物形成多个纳米结构的一堆叠；以及
形成一栅极于多个所述纳米结构的该堆叠与该半导体鳍状物上。
2.如权利要求1所述的半导体装置的形成方法，还包括：
形成一第一厚度的一第一介电层以围绕多个所述纳米结构的该堆叠的一第一纳米结构；以及
形成一第二厚度的该第一介电层以围绕多个所述纳米结构的该堆叠的一第二纳米结构，且该第二纳米结构为多个所述纳米结构的该堆叠的一最顶部的纳米结构，而该第二厚度大于该第一厚度。
3.如权利要求2所述的半导体装置的形成方法，其中形成该第一介电层的步骤包括对多个所述纳米结构的该堆叠进行一界面处理。
4.如权利要求2所述的半导体装置的形成方法，其中该第一介电层为一原生氧化物。
5.如权利要求4所述的半导体装置的形成方法，还包括形成一第三厚度的一第二介电层以围绕该第一介电层，且该第一介电层围绕该最顶部的纳米结构，而该第二介电层与该原生氧化物不同。
6.一种半导体装置的形成方法，包括：
形成一第一鳍状物于一基板上；
形成一第二鳍状物于该基板上，且该第二鳍状物包括多个半导体材料的一多层堆叠以及一牺牲层于该多层堆叠上；
移除该牺牲层；
在移除该牺牲层之后，自该多层堆叠形成多个纳米结构；以及
形成一栅极于该第一鳍状物与多个所述纳米结构上，而该栅极的上表面与该第一鳍状物隔有第一距离，并与多个所述纳米结构的一最顶部纳米结构隔有一第二距离，且该第二距离大于该第一距离。
7.如权利要求6所述的半导体装置的形成方法，还包括形成一第一介电层于多个所述纳米结构上，该第一介电层在多个所述纳米结构的一第一纳米结构的一第一界面具有一第一厚度，并在多个所述纳米结构的该最顶部纳米结构的一第二界面具有一第二厚度，且该第二厚度大于该第一厚度。
8.如权利要求7所述的半导体装置的形成方法，其中形成该第一介电层的步骤还包括采用一第一选择性处理。
9.一种半导体装置，包括：
一半导体鳍状物，位于一基板上；
一多通道装置，位于该基板上；
一第一栅极介电层，包含一第一界面以围绕该多通道装置的一最顶部纳米结构，以及一第二界面以围绕该多通道装置的另一纳米结构，且该第一栅极介电层在该第一界面的一第一厚度大于该第一栅极介电层在该第二界面的一第二厚度；以及
一栅极，位于该第一界面与该第二界面处的该第一栅极介电层上并围绕该第一界面与该第二界面处的该第一栅极介电层，且该栅极在该半导体鳍状物上的一第一高度小于该栅极在该最顶部纳米结构上的一第二高度。
10.如权利要求9所述的半导体装置，其中该第一栅极介电层包括一第一原生氧化物层于该第一界面。
CN202110285717.5A 2020-05-29 2021-03-17 半导体装置与其形成方法 Pending CN113451390A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/888,239 US11264283B2 (en) 2020-05-29 2020-05-29 Multi-channel devices and methods of manufacture
US16/888,239 2020-05-29

Publications (1)

Publication Number Publication Date
CN113451390A true CN113451390A (zh) 2021-09-28

Family

ID=77809032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110285717.5A Pending CN113451390A (zh) 2020-05-29 2021-03-17 半导体装置与其形成方法

Country Status (3)

Country Link
US (3) US11264283B2 (zh)
CN (1) CN113451390A (zh)
TW (1) TWI777530B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210408239A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Plasma nitridation for gate oxide scaling of ge and sige transistors
KR20230044884A (ko) * 2021-09-27 2023-04-04 삼성전자주식회사 이종 게이트 구조의 집적 회로 반도체 소자 및 그 제조방법
US20240105453A1 (en) * 2022-09-27 2024-03-28 Intel Corporation High aspect ratio metal gate cuts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170278842A1 (en) * 2016-03-25 2017-09-28 Qualcomm Incorporated Integrated circuits including a finfet and a nanostructure fet
US20200006334A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10833191B2 (en) * 2019-03-05 2020-11-10 International Business Machines Corporation Integrating nanosheet transistors, on-chip embedded memory, and extended-gate transistors on the same substrate
KR20200137259A (ko) * 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170278842A1 (en) * 2016-03-25 2017-09-28 Qualcomm Incorporated Integrated circuits including a finfet and a nanostructure fet
US20200006334A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Also Published As

Publication number Publication date
TW202145319A (zh) 2021-12-01
US11264283B2 (en) 2022-03-01
US11715779B2 (en) 2023-08-01
US20230326990A1 (en) 2023-10-12
US12087638B2 (en) 2024-09-10
US20210375683A1 (en) 2021-12-02
TWI777530B (zh) 2022-09-11
US20220181214A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN110957259A (zh) 半导体装置的形成方法
TWI827712B (zh) 半導體裝置與其形成方法
CN111223936A (zh) 半导体装置与其形成方法
TWI792170B (zh) 半導體裝置與其形成方法
KR20190024539A (ko) 반도체 디바이스용 핀 구조체
TWI777530B (zh) 半導體裝置與其形成方法
US20210313181A1 (en) Cut metal gate refill with void
CN110875188A (zh) 半导体装置的形成方法
KR20180060944A (ko) 반도체 장치 및 그 제조 방법
US10734227B2 (en) Semiconductor device and method
CN114220858A (zh) 半导体装置
TW202125708A (zh) 半導體裝置的製造方法
TW202217974A (zh) 半導體裝置及其形成方法
CN110660738A (zh) 半导体装置的形成方法
US11398384B2 (en) Methods for manufacturing a transistor gate by non-directional implantation of impurities in a gate spacer
CN113130399A (zh) 半导体装置的形成方法
TWI847249B (zh) 半導體裝置與其形成方法
US20220384270A1 (en) Semiconductor Device and Method
US20220262649A1 (en) Semiconductor Device and Method
US11615965B2 (en) Semiconductor FinFET device and method
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
TWI792269B (zh) 半導體裝置與其製作方法
US20220336584A1 (en) Nanosheet field-effect transistor device and method of forming
US20220102494A1 (en) Gate Oxide of Nanostructure Transistor with Increased Corner Thickness
TW202243251A (zh) 半導體裝置的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination