CN113451352B - 芯片弱化结构及其制作方法、巨量转移方法、显示面板 - Google Patents
芯片弱化结构及其制作方法、巨量转移方法、显示面板 Download PDFInfo
- Publication number
- CN113451352B CN113451352B CN202111008403.7A CN202111008403A CN113451352B CN 113451352 B CN113451352 B CN 113451352B CN 202111008403 A CN202111008403 A CN 202111008403A CN 113451352 B CN113451352 B CN 113451352B
- Authority
- CN
- China
- Prior art keywords
- micro
- led chip
- layer
- electrode
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000003313 weakening effect Effects 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 230000008569 process Effects 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 188
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000012792 core layer Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 238000005253 cladding Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000003892 spreading Methods 0.000 claims description 6
- 230000007480 spreading Effects 0.000 claims description 6
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000001179 sorption measurement Methods 0.000 abstract description 12
- 239000000463 material Substances 0.000 description 28
- 238000004090 dissolution Methods 0.000 description 12
- 230000006911 nucleation Effects 0.000 description 9
- 238000010899 nucleation Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003431 cross linking reagent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 208000010392 Bone Fractures Diseases 0.000 description 2
- 206010017076 Fracture Diseases 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- NDMUQNOYNAWAAL-UHFFFAOYSA-N 3-diazo-1,4-dioxonaphthalene-2-sulfonic acid Chemical compound C1=CC=C2C(=O)C(=[N+]=[N-])C(S(=O)(=O)O)C(=O)C2=C1 NDMUQNOYNAWAAL-UHFFFAOYSA-N 0.000 description 1
- BRLQWZUYTZBJKN-UHFFFAOYSA-N Epichlorohydrin Chemical compound ClCC1CO1 BRLQWZUYTZBJKN-UHFFFAOYSA-N 0.000 description 1
- SXRSQZLOMIGNAQ-UHFFFAOYSA-N Glutaraldehyde Chemical compound O=CCCCC=O SXRSQZLOMIGNAQ-UHFFFAOYSA-N 0.000 description 1
- 208000013201 Stress fracture Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 125000000751 azo group Chemical group [*]N=N[*] 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006462 rearrangement reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本申请公开一种芯片弱化结构及其制作方法、巨量转移方法、显示面板，LED芯片弱化结构包括多个Micro‑LED芯片和位于相邻Micro‑LED芯片之间的连接桥；一方面，连接桥起到暂时连接的作用，避免垂直结构Micro‑LED芯片从衬底上脱落后，随机散落，导致巨量转移精度较差，效率较低的问题；另一方面，连接桥固定各个垂直结构Micro‑LED芯片的位置，方便巨量转移过程中的夹取或吸附装置对垂直结构Micro‑LED芯片进行定位，同样能够提高转移精度，从而快速实现巨量转移。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种Micro-LED芯片弱化结构及其制作方法、以及Micro-LED芯片的巨量转移方法、以及基于Micro-LED芯片弱化结构以及巨量转移方法制作形成的Micro-LED显示面板。
背景技术
微型发光二极管（Micro Light Emitting Diode，Micro-LED）具有自发光显示特性，其为全固态发光二极管，具有寿命长、亮度高、功耗低、体积较小、超高分辨率等特点，可应用于高温或辐射等极端环境中。相对于同为自发光显示的OLED技术，Micro-LED不仅效率较高、寿命较长，材料相对稳定，不易受环境影响，而且还能避免产生残影现象。
Micro-LED显示技术是将传统的LED结构进行微缩化和阵列化，并采用CMOS集成电路工艺制作驱动电路，来实现对每一个像素点的定址控制和单独驱动的显示技术。由于Micro-LED芯片的亮度、对比度、寿命、响应时间、可视角度和分辨率等各种指标都强于LCD和OLED显示技术，许多厂家将其视为下一代显示技术而开始积极布局。在Micro-LED芯片的产业化过程中面临着一个核心技术难题，即Micro-LED芯片的巨量转移问题。尤其是垂直结构的Micro-LED芯片的巨量转移效率较低的问题。
发明内容
有鉴于此，本发明提供一种Micro-LED芯片弱化结构及其制作方法、巨量转移方法，以提高垂直结构Micro-LED芯片在巨量转移中的效率。
为实现上述目的，本发明提供如下技术方案：
一种Micro-LED芯片弱化结构，包括：
呈阵列排布的多个垂直结构Micro-LED芯片；
位于相邻两个垂直结构Micro-LED芯片之间，且连接所述相邻两个垂直结构Micro-LED芯片的连接桥；
所述垂直结构Micro-LED芯片包括相对设置的第一电极和第二电极；
其中，所述第一电极和所述第二电极分别位于所述连接桥所在平面的两侧，所述连接桥之间形成图案化结构。
优选地，在垂直于所述连接桥所在平面的视图中，所述图案化结构包括所述连接桥和位于连接桥之间的Micro-LED芯片形成的H形结构。
优选地，在垂直于所述连接桥所在平面的视图中，所述连接桥位于每个所述垂直结构Micro-LED芯片的相对两侧。
优选地，所述连接桥的材质为氮化硅或氧化硅。
优选地，所述连接桥包括桥体和桥臂，所述桥体连接所述桥臂和所述垂直结构Micro-LED芯片。
优选地，还包括支撑衬底，所述支撑衬底包括呈阵列排布的多个凹槽；
所述支撑衬底与所述桥臂连接，所述支撑衬底用于支撑所述桥臂；
每个所述凹槽用于容纳一个倒装的所述垂直结构Micro-LED芯片。
优选地，所述垂直结构Micro-LED芯片还包括：
位于所述第一电极和所述第二电极之间，且沿所述第一电极指向所述第二电极方向依次设置的：
覆盖层、量子阱发光层、内核层和成核层。
优选地，在所述覆盖层和所述第一电极之间还包括电流扩展层。
优选地，所述电流扩展层为ITO透明导电层或者镍金。
优选地，所述第一电极为P型电极、所述第二电极为N型电极。
优选地，所述覆盖层为p型GaN覆盖层；
所述成核层为n型AlGaN成核层；
所述内核层为n型GaN内核层。
优选地，所述第一电极和第二电极的形状相同或不同。
优选地，所述第一电极和第二电极的形状包括方形或圆形。
优选地，所述垂直结构Micro-LED芯片的外延层形状为六角金字塔、六角棱柱或者六角棱台。
本发明还提供一种Micro-LED芯片弱化结构的制作方法，包括：
提供生长衬底；
在所述生长衬底上形掩膜层，所述掩膜层上形成有呈阵列排布的镂空区，所述镂空区暴露所述生长衬底；
在所述镂空区形成垂直结构Micro-LED芯片的外延结构；
在所述外延结构背离所述生长衬底的一侧形成第一电极；
提供支撑衬底，所述支撑衬底包括呈阵列排布的多个凹槽；
将所述外延结构一一对应倒装在所述凹槽中，所述掩膜层作为连接桥，支撑所述外延结构悬空在所述凹槽内；
去掉所述生长衬底；
在所述外延结构背离所述第一电极的表面形成第二电极。
优选地，所述在所述生长衬底上形成掩膜层，所述掩膜层上形成有呈阵列排布的镂空区，所述镂空区暴露所述生长衬底，具体包括：
在所述生长衬底上形成整层掩膜层；
在所述整层掩膜层上形成光刻胶层；
图形化所述光刻胶层，在所述光刻胶层上形成与所述镂空区对应的图案，所述图案暴露所述掩膜层；
刻蚀所述图案暴露的掩膜层至暴露出所述生长衬底。
优选地，所述刻蚀所述图案暴露的掩膜层至暴露出所述生长衬底，具体包括：
采用湿法刻蚀工艺或者干法刻蚀工艺刻蚀所述图案暴露的掩膜层，去除图案对应的掩膜层，暴露出所述生长衬底。
优选地，在形成第一电极和提供支撑衬底之间，还包括：
沿第一方向，去除每个所述外延结构相对两侧的掩膜层；
所述第一方向为任意两个相邻的外延结构的连线方向。
优选地，所述沿第一方向，去除每个所述外延结构相对两侧的掩膜层，具体包括：
采用干法刻蚀工艺或者湿法腐蚀工艺，沿第一方向，去除每个所述外延结构相对两侧的掩膜层。
优选地，在形成第一电极之前，还包括：
形成透明导电层，所述透明导电层覆盖所述外延结构背离所述生长衬底的表面以及侧面。
优选地，所述形成透明导电层，具体包括：
通过磁控溅射工艺在所述外延结构背离所述生长衬底的表面和侧面形成透明导电层；
通过快速退火热处理使所述透明导电层与所述外延结构的表面形成欧姆接触。
优选地，所述在所述镂空区形成垂直结构Micro-LED芯片的外延结构，具体包括：
在所述镂空区依次生长形成覆盖层、量子阱发光层、成核层、内核层。
另外，本发明还提供一种Micro-LED芯片巨量转移方法，包括：
提供Micro-LED芯片弱化结构，所述Micro-LED芯片弱化结构为上面包括支撑衬底的Micro-LED芯片弱化结构；
提供驱动电路基板；
通过转移装置选中所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片；
在待转移的垂直结构Micro-LED芯片上施加朝向凹槽的压力，使连接桥断裂；
将选中的待转移的垂直结构Micro-LED芯片转移到所述驱动电路基板上。
优选地，所述通过转移装置选中所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片，具体包括：
通过转移装置吸附或夹取所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片，以选中所述待转移的垂直结构Micro-LED芯片。
优选地，所述在待转移的垂直结构Micro-LED芯片上施加朝向凹槽的压力，使连接桥断裂，具体包括：
对所述转移装置施加外力，以在待转移的垂直结构Micro-LED芯片上施加朝向凹槽的压力，使连接桥断裂。
本发明还提供一种Micro-LED显示面板，采用上面所述的Micro-LED芯片巨量转移方法制作形成。
经由上述的技术方案可知，本发明提供的Micro-LED芯片弱化结构包括多个Micro-LED芯片和位于相邻Micro-LED芯片之间的连接桥；一方面，连接桥起到暂时连接的作用，避免垂直结构Micro-LED芯片从衬底上脱落后，随机散落，导致巨量转移精度较差，效率较低的问题；另一方面，连接桥固定各个垂直结构Micro-LED芯片的位置，方便巨量转移过程中的夹取或吸附装置对垂直结构Micro-LED芯片进行定位，同样能够提高转移精度，从而快速实现巨量转移。
另外，本发明还提供一种Micro-LED芯片弱化结构的制作方法，用于形成上述Micro-LED芯片弱化结构，进而提高巨量转移过程中的效率。
本发明还提供一种Micro-LED芯片巨量转移方法，基于具有支撑衬底的Micro-LED芯片弱化结构，在转移时，选择待转移的Micro-LED芯片，然后施加压力，使得待转移的Micro-LED芯片对应的连接桥断裂，再转移到驱动电路基板上，从而使得Micro-LED巨量转移过程中，Micro-LED芯片成片排列，转移的精度容易控制，进而提高巨量转移的效率。
本发明还提供一种Micro-LED显示面板，采用上述Micro-LED芯片巨量转移方法制作形成，使得Micro-LED显示面板的良率较高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的Micro-LED芯片弱化结构的俯视图；
图2为本发明实施例提供的Micro-LED芯片弱化结构的仰视图；
图3为本发明实施例提供的包含支撑衬底的Micro-LED芯片弱化结构剖面示意图；
图4为本发明实施例提供的一种Micro-LED芯片弱化结构的制作方法流程图；
图5-图12为本发明实施例提供的Micro-LED芯片弱化结构的制作方法对应的工艺图；
图13为本发明实施例提供的一种Micro-LED芯片巨量转移方法流程图。
具体实施方式
正如背景技术部分所述，巨量转移是目前Micro-LED产业化过程中面临的核心技术难题，Micro-LED 芯片在制程阶段中得先跟硅或蓝宝石等材质的衬底接合，再通过激光剥离去除硅或蓝宝石衬底，再将所述Micro-LED 芯片转移至驱动电路基板上。在巨量转移的过程中，激光剥离去除硅或蓝宝石衬底后，Micro-LED芯片从衬底上脱落，会形成多个相互独立的单颗LED芯片，且随机排列，位置不固定，导致在巨量转移过程中，夹取或吸附单颗Micro-LED芯片时定位较为困难，且转移至驱动电路基板上时，Micro-LED芯片的位置难以控制，导致巨量转移过程繁琐且耗时较长。
基于此，本发明提供一种Micro-LED芯片弱化结构，包括：
呈阵列排布的多个垂直结构Micro-LED芯片；
位于相邻两个垂直结构Micro-LED芯片之间，且连接所述相邻两个垂直结构Micro-LED芯片的连接桥；
所述垂直结构Micro-LED芯片包括相对设置的第一电极和第二电极；
其中，所述第一电极和所述第二电极分别位于所述连接桥所在平面的两侧，所述连接桥之间形成图案化结构。
本发明提供的Micro-LED芯片弱化结构包括多个Micro-LED芯片和位于相邻Micro-LED芯片之间的连接桥；一方面，连接桥起到暂时连接的作用，避免垂直结构Micro-LED芯片从衬底上脱落后，随机散落，导致巨量转移精度较差，效率较低的问题；另一方面，连接桥固定各个垂直结构Micro-LED芯片的位置，方便巨量转移过程中的夹取或吸附装置对垂直结构Micro-LED芯片进行定位，同样能够提高转移精度，从而快速实现巨量转移。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1和图2，其中，图1为本发明实施例提供的Micro-LED芯片弱化结构的俯视图；图2为本发明实施例提供的Micro-LED芯片弱化结构的仰视图；本发明实施例中提供的Micro-LED芯片弱化结构，包括：呈阵列排布的多个垂直结构Micro-LED芯片10；位于相邻两个垂直结构Micro-LED芯片10之间，且连接相邻两个垂直结构Micro-LED芯片10的连接桥20；垂直结构Micro-LED芯片10包括相对设置的第一电极105和第二电极106；其中，第一电极105和第二电极106分别位于连接桥20所在平面的两侧，连接桥之间形成图案化结构。
本实施例中不限定连接桥具体的图案化结构，请继续参见图1和图2的虚线框，连接桥20包括桥体21和桥臂22，桥体21连接桥臂22和垂直结构Micro-LED芯片10，连接桥20和位于连接桥20之间的Micro-LED芯片形成H形结构，多个H形结构连接在一起形成片状的Micro-LED芯片弱化结构。
需要说明的是，本实施例中所述的“H形结构”泛指包括两个侧边，且连接两个侧边的中间件；例如本实施例中垂直结构Micro-LED芯片作为中间件，其两侧设置两个大致平行设置的连接桥，但是本实施例中并不限定H形结构只能是正H形结构，还可以是斜体H形结构，例如H形；两个侧边也可以是曲线形式的，都朝向中间件弯曲的曲线；或者两个弯曲方向相同的曲线形式，本实施例中对此不做限定。
本实施例中Micro-LED芯片为垂直结构Micro-LED芯片，也即第一电极和第二电极分别位于Micro-LED芯片的外延结构的两侧，基于该结构以及制作方法，使得第一电极和第二电极也分别位于连接桥所在平面的两侧。在本发明其他实施例中，Micro-LED芯片还可以是电极位于同侧的正装结构LED芯片或者倒装结构LED芯片，由于同侧电极的正装结构LED芯片或者倒装结构LED芯片的结构与本实施例中所述的垂直结构的Micro-LED芯片弱化结构存在区别，本实施例中将重点描述垂直结构的Micro-LED芯片弱化结构的具体结构以及制作方法。
需要说明的是，本实施例中不限定阵列排布的方式，多个垂直结构Micro-LED芯片的排布方式可以是如图1和图2所示的，沿第一方向X和沿第二方向Y呈矩阵排布，也即沿第二方向Y，包括多行垂直结构Micro-LED芯片行；每一行包括间隔设置的多个垂直结构Micro-LED芯片10；每行内相邻两个垂直结构Micro-LED芯片之间的间隔都相同；且相邻两行的垂直结构Micro-LED芯片相对设置。
在本发明的其他实施例中，还可以是：沿第二方向Y，包括多行垂直结构Micro-LED芯片行；每一行包括间隔设置的多个垂直结构Micro-LED芯片10；每行内相邻两个垂直结构Micro-LED芯片之间的间隔都相同；每行中的垂直结构Micro-LED芯片均与其相邻行的两个垂直结构Micro-LED芯片的间隙相对。
多个垂直结构Micro-LED芯片的排布方式可以根据巨量转移时的吸附头或者夹取装置的排布方式设置，本实施例中对此不作赘述。
另外，本实施例中不限定垂直结构Micro-LED芯片的具体结构，可选的，垂直结构Micro-LED芯片包括：位于第一电极和第二电极之间，且沿第一电极指向第二电极方向依次设置的：覆盖层、量子阱发光层、内核层和成核层。本实施例中不限定第一电极和第二电极的类型，可选的，第一电极为P型电极时，第二电极为N型电极；当第一电极为N型电极时，第二电极为P型电极，本领域技术人员可以根据需求进行设置。
另外，本实施例中也不限定第一电极和第二电极的形状，第一电极和第二电极的形状可以相同，也可以不相同。当第一电极和第二电极相同的时候，可以都是方形的，也可以都是圆形的。当第一电极和第二电极不相同的时候，可以其中之一为方形的，另一个为圆形的。
需要说明的是，当第一电极为P型电极或N型电极时，对应的设置的覆盖层与第一电极的类型相同，例如，第一电极为P型电极，则对应的覆盖层为P型材料层，而内核层与成核层为N型材料层；若第一电极为N型电极，则对应的覆盖层为N型材料层，而内核层与成核层为P型材料层。
本实施例中不限定覆盖层、量子阱发光层、内核层和成核层的具体材质，根据晶格匹配和LED芯片的发光颜色进行设置即可。LED芯片可以是发蓝光的GaN基LED芯片，还可以是发红光的GaAs基LED芯片或者发绿光的GaP基LED芯片，还可以是发黄光的SiC基LED芯片。
当量子阱发光层的材料不同时，覆盖层、内核层和成核层需要与量子阱发光层的晶格匹配或者失配，根据量子阱发光层的材料再选择其他结构层对的材料即可。
可选的，本实施例中可以采用n-AlGaN成核层、n-GaN内核、MQWs量子阱发光层、p-GaN覆盖层；需要说明的是，在本发明的其他实施例中，还可以在MQWs量子阱发光层和p-GaN覆盖层之间加入AlGaN电子阻挡层等结构，还可在电子阻挡层背离MQWs量子阱发光层的一侧设置透明导电层，例如氧化铟锡材料或镍金材料，使得电流扩散更加均匀）。发光的材料除了GaN基，也可以是AlGaInP等其他III-V族半导体材料。
本发明中提供的Micro-LED芯片弱化结构的Micro-LED芯片的外延结构在具有掩膜板的生长衬底上生长形成，其外延层是生长过程中形成六角金字塔、六角棱柱或者六角棱台形状，根据掩膜板暴露的生长衬底的形状不同，形成不同的外延层形状。
需要说明的是，本实施例中同样不限定连接桥的排布方式，为了保证连接桥的连接作用，同时方便在巨量转移时，弄断连接桥。本实施例中如图1和图2所示，连接桥仅位于每个垂直结构Micro-LED芯片的相对两侧，另外相对两侧的连接桥去除，从而减少连接桥的连接力，方便后续施加压力使连接桥容易断裂。
另外，为了方便操作，更容易施压弄断连接桥，请参见图3，图3为包含支撑衬底的Micro-LED芯片弱化结构剖面示意图；图3中的垂直结构Micro-LED芯片为图2所示俯视图中沿AA线的剖面示意图。支撑衬底40包括呈阵列排布的多个凹槽；支撑衬底40与桥臂22连接，支撑衬底40用于支撑桥臂22；每个凹槽用于容纳一个倒装的垂直结构Micro-LED芯片10，且凹槽的深度大于Micro-LED芯片的外延结构的高度，以使得凹槽底部与Micro-LED芯片的外延结构具有一定距离，从而在后续施加朝向凹槽的外力时，避免Micro-LED芯片的表面与凹槽接触，使Micro-LED芯片遭到破坏。
通过带有凹槽的支撑衬底40对连接桥20的桥臂22进行支撑，使得Micro-LED芯片10悬空在凹槽内，从而后续巨量转移时，直接下压，即可使得桥体部分受应力断裂，使得Micro-LED芯片与相邻的其他Micro-LED芯片分离为单颗Micro-LED芯片，而此时，由于单颗Micro-LED芯片已经被吸附到巨量转移吸附头或者夹取装置上，多个单颗Micro-LED芯片不再随机散落，也不会出现相互撞击的情况，还能够提高巨量转移中的芯片良率。
本实施例中不限定连接桥的材质，可选的连接桥20为掩膜层形成的介质层，连接桥能够对Micro-LED芯片起到支撑作用，但在后续巨量转移过程中，还能够被施压断裂，且不影响Micro-LED芯片外延结构的其他层结构。可选的，连接桥的材质可以是氮化硅或氧化硅，或者氧化硅和氮化硅的组合物。
本发明实施例中连接桥用于连接相邻两个垂直结构Micro-LED芯片，从而使得多个垂直结构Micro-LED芯片连成一片，形成面状结构，在巨量转移过程中，再通过施加压力，将连接桥弄断裂，从而取得单颗的垂直结构Micro-LED芯片。由于多个垂直结构Micro-LED芯片排布整齐，在巨量转移过程中，能够快速定位，提高了巨量转移的效率。同时，多个垂直结构Micro-LED芯片连成一片，形成面状结构，避免了形成散落的多个垂直结构Micro-LED芯片，在巨量转移时，无需再排列散落的多个垂直结构Micro-LED芯片，同样能够节省巨量转移的时间，提高巨量转移的效率。
基于相同的发明构思，本发明还提供一种Micro-LED芯片弱化结构的制作方法，请参见图4，图4为本发明提供的一种Micro-LED芯片弱化结构的制作方法流程图，所述制作方法包括：
S101：提供生长衬底；
首先提供一生长衬底，该生长衬底用于选择性区域外延生长Micro-LED芯片的外延结构，可选的，所述生长衬底可以是蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)等常见半导体衬底。本发明实施例以<111>晶向的Si作为衬底，生成外延层。
S102：在所述生长衬底上形成掩膜层，所述掩膜层上形成有呈阵列排布的镂空区，所述镂空区暴露所述生长衬底；
请参见图5，图5为形成整层掩膜层的生长衬底剖面示意图；具体的，在生长衬底30上沉积一层选择性区域生长的掩膜层31，该掩膜层31可以为SiO2和SiN等介质物质或这些物质的组合物，本实例以SiN为掩膜层，然后用光刻工艺定义圆孔图案区域，湿法腐蚀或者干法刻蚀开孔32。如图6所示，图6为形成阵列排布的镂空区后的生长衬底剖面示意图。
需要说明的是，在Micro-LED芯片制作过程中，需要暴露出部分生长衬底以进行外延结构的生长，也即本发明实施例中利用制作Micro-LED芯片制作过程中的掩膜层复用为连接桥，相对而言，并没有额外增加层结构来制作连接桥，从而能够简化连接桥的制作工艺。
本实施例中镂空区暴露出生长衬底，以便于后续直接在镂空区内外延生长形成Micro-LED芯片的外延结构。另外，镂空区域的形状可以不是圆孔形成，可以根据实际产品进行设置，本实施例中对此不作限定。
具体的，本实施例中在生长衬底上形成掩膜层，掩膜层上形成有呈阵列排布的镂空区，镂空区暴露所述生长衬底，具体制作方法包括：
在生长衬底上形成整层掩膜层；
在整层掩膜层上形成光刻胶层；
图形化光刻胶层，在光刻胶层上形成与镂空区对应的图案，图案暴露掩膜层；
刻蚀图案暴露的掩膜层至暴露出生长衬底。
进一步的，在生长衬底上采用MOCVD（金属有机化合物化学气相沉淀）工艺沉积一整层的掩膜层，需要说明的是，本实施例中不限定掩膜层的厚度，只要能够实现Micro-LED芯片的转移以及在支撑衬底上起到支撑作用即可，示例性地，掩膜层的厚度为0.5μm～5μm，比如可以是0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm等等。将掩膜层的厚度控制在上述范围内，转移过程的可靠性更高，后续断裂也更容易，且即使有少许残留，也不会影响Micro-LED芯片的发光性能。
在整层掩膜层上形成光刻胶层，通过图形化光刻胶层，在光刻胶层上形成与镂空区对应的图案，图案暴露掩膜层。需要说明的是本实施例中不限定光刻胶层的具体材料。
具体的光刻胶层的沉积方法采用本领域已知方法即可，其材料类型也可以是本领域常用类型，比如正性光刻胶和负性光刻胶，正性光刻胶曝光显影后可溶于显影液，因此在图案化后残余的胶层图形与掩膜板图形一致。而负性光刻胶曝光显影后不溶于显影液，因此在图案化后残余的胶层图形与掩膜板图形互补。
正性光刻胶的作用原理如下：光刻胶的特点：在光的照射下溶解速率发生变化，利用曝光区与非曝光区的溶解速率差来实现图形的转移，由溶解抑制溶解促进共同作用。本发明采用的正性光刻胶可以为DNQ-Novolac体系正性光刻胶，其组分举例如下：树脂：酚醛树脂(NOVOLAC，n通常为300～300万) ；感光组分：重氮奈醌磺酸酯(DNQ，其中 )；溶剂：PGMEA、EL；添加剂：流平剂、染料等。
该DNQ-Novolac体系正性光刻胶的作用机理如下：
1、溶解抑制：DNQ上的偶氮基与树脂形成氢键，引起溶解速率的下降。
2、溶解促进：DNQ在光照下发生重排反应，脱去偶氮键形成羧基，易溶于碱液。
负性光刻胶的作用原理如下：
溶解促进：树脂本身的溶解速率较快，加入交联剂有助于提高光刻胶未曝光区的溶解速率。
溶解抑制：曝光区交联剂与树脂发生交联反应，形成三维网状结构，难溶于显影液中。
本发明采用的负性光刻胶可以为以下组分：树脂：酚醛树脂(分子量小、溶解速率快)；感光组分：光致产酸剂(在宽谱、G/I线曝光产生酸)；交联剂：含多官能团的小分子化合物，比如环氧氯丙烷、戊二醛、N,N-亚甲基双丙烯酰胺等；溶剂：PGMEA、EL。
在本发明中，对于光刻胶的种类不做限制，无论采用正性光刻胶还是负性光刻胶，能够图案化掩膜层，以露出生长衬底的部分表面即可。可根据所欲形成的图案和采用的光刻胶正负性进行选择，这是本领域技术人员都应理解的，在此不再赘述。
因此，本实施例中所述的形成与镂空区对应的图案，这里的“对应”可以是与镂空区相同；也可以是与镂空区的图案互补形成整面的情况。当光刻胶层为正性光刻胶时，形成与镂空区相同的图案；当光刻胶层为负性光刻胶时，形成与镂空区互补的图案。
可选的，本实施例中光刻胶层为正性光刻胶，这样形成与镂空区相同的图案；然后直接刻蚀镂空区暴露的掩膜层，暴露出生长衬底即可。
另外，本实施例中不限定刻蚀掩膜层采用的工艺，可选的，采用湿法刻蚀工艺或者干法刻蚀工艺刻蚀所述图案暴露的掩膜层，去除图案对应的掩膜层，暴露出所述生长衬底。
本实施例中不限定镂空区的具体图案，可选的，为了后续形成规则的Micro-LED芯片，本实施例中可选的，镂空区可以为圆形孔，在本发明的其他实施例中，还可以是其他形状，本实施例中对此不作赘述。
S103：在所述镂空区形成垂直结构Micro-LED芯片的外延结构；
请参见图7，在镂空区上形成垂直结构Micro-LED芯片的外延结构，本实施例中可以通过MOCVD的方法进行镂空区内的选择性区域外延生长，由于存在SiN介质掩膜层，外延生长只会在圆孔内进行，形成六角金字塔，六角棱柱或者六角棱台的Micro-LED外延结构，不同结构可以通过调节MOCVD生产参数来改变。
本实施例中不限定Micro-LED芯片的具体结构，外延结构包括：覆盖层、量子阱发光层、内核层和成核层。本实施例中不限定覆盖层、量子阱发光层、内核层和成核层的具体材质，根据晶格匹配和LED芯片的发光颜色进行设置即可。LED芯片可以是发蓝光的GaN基LED芯片，还可以是发红光的GaAs基LED芯片或者发绿光的GaP基LED芯片，还可以是发黄光的SiC基LED芯片。
当量子阱发光层的材料不同时，覆盖层、内核层和成核层需要与量子阱发光层的晶格匹配或者失配，根据量子阱发光层的材料再选择其他结构层对的材料即可。
可选的，本实施例中可以采用n-AlGaN成核层、n-GaN内核101、MQWs量子阱发光层102、p-GaN覆盖层103；需要说明的是，在本发明的其他实施例中，还可以在MQWs量子阱发光层和p-GaN覆盖层之间加入AlGaN电子阻挡层等结构，还可在电子阻挡层背离MQWs量子阱发光层的一侧设置透明导电层，例如氧化铟锡材料或者镍金，使得电流扩散更加均匀）。发光的材料除了GaN基，也可以是AlGaInP等其他III-V族半导体材料。
S104：在所述外延结构背离所述生长衬底的一侧形成第一电极；
用磁控溅射的方法沉积ITO(Indium Tin Oxides，铟锡氧化物) ，形成透明导电层104，如图8所示。透明导电层104使得电流扩散更加均匀。沉积完成后用RTA(Rapid ThermalAnnealing，快速热退火)快速热退火的方法使ITO与GaN表面形成欧姆接触。本实施例中还可以采用镍金材料制作形成电流扩展层。
通过电子束蒸镀的方法蒸镀金属电极形成第一电极105，电极材料为Ti/Al/Ti/Au，也可以用其他金属（Ni/Fe/Pt/Pd等）或者导电材料，电极形状可以是方形，圆形，圆角方形等，如图1所示，本实施例中为六边形。
另外，还可以包括：沿第一方向，去除每个外延结构相对两侧的掩膜层；需要说明的是，本实施例中第一方向为任意两个相邻的外延结构的连线方向。第一方向可以是阵列中沿行延伸的方向X，可以是沿列的方向Y，还可以是沿阵列内除行方向和列方向之外的其他方向相邻两个Micro-LED芯片的连线方向，例如图1中的阵列对角线的方向。
具体的，可以采用干法刻蚀工艺或者湿法腐蚀工艺，沿第一方向，去除每个所述外延结构相对两侧的掩膜层，形成如图1所示的结构。
通过去掉除芯片主体和连接桥以外的区域。对掩膜层进行刻蚀，直至暴露生长衬底，从而使芯片外延结构上形成由芯片10和连接桥20构成的LED芯片，连接桥20与芯片10共同构成“H”形结构，如图1所示。连接桥20包括桥体21和桥臂22，桥体21直接与芯片主体10连接，桥臂22通过桥体21与芯片10连接。
S105：提供支撑衬底，所述支撑衬底包括呈阵列排布的多个凹槽；
为了方便去除生长衬底，本实施例中提供支撑衬底，用于承载倒置的Micro-LED芯片，以便去除生长衬底，并形成第二电极。
需要说明的是，本实施例中的支撑衬底还可以在巨量转移中，对连接桥进行支撑，使得Micro-LED芯片呈悬空状态，因此，本实施例中支撑衬底包括多个呈阵列排布的凹槽，所述凹槽的排布方式与Micro-LED芯片的排布方式相同。
本实施例中不限定支撑衬底与连接桥的连接方式，可以通过粘性结构将支撑衬底和连接桥粘接在一起，以便固定Micro-LED芯片的位置，或者还可以通过金属键合工艺将支撑衬底和连接桥键合在一起，以防止Micro-LED芯片出现位置错位，导致巨量转移过程中的精度降低。
S106：将所述外延结构一一对应倒装在所述凹槽中，所述掩膜层作为连接桥，支撑所述外延结构悬空在所述凹槽内；
把Micro-LED芯片的第一电极105面朝下转移到带有凹槽结构的支撑衬底40上，Micro-LED芯片悬空在凹槽中，如图9和图10所示，其中图9为剖面示意图，图10为俯视示意图。
S107：去掉所述生长衬底；
用选择性湿法腐蚀去除Si衬底，保留SiN掩膜层作为连接桥，介质掩膜层的连接桥支撑Micro-LED芯片使其悬空，如图11所示。
S108：在所述外延结构背离所述第一电极的表面形成第二电极。
请参见图12和图3，通过电子束蒸镀的方法蒸镀金属电极形成第二电极106，电极材料为Ti/Al/Ti/Au，也可以用其他金属（Ni/Fe/Pt/Pd等）或者导电材料，电极形状可以是方形，圆形，圆角方形等。
本发明提供的Micro-LED芯片弱化结构的制作方法，用于形成上述Micro-LED芯片弱化结构，以便在巨量转移过程中，固定Micro-LED芯片的位置，保证呈面状结构，避免Micro-LED芯片随机散落，从而方便巨量转移中定位，提高效率。
基于相同的发明构思，本发明还提供一种Micro-LED芯片巨量转移方法，如图13所示，图13为本发明实施例中提供的一种Micro-LED芯片巨量转移方法流程图，所述巨量转移方法包括：
S201：提供Micro-LED芯片弱化结构，所述Micro-LED芯片弱化结构为带有支撑衬底的Micro-LED芯片弱化结构；
S202：提供驱动电路基板；
本实施例中不限定驱动电路基板的具体结构，只要是能够驱动Micro-LED芯片点亮的控制电路基板即可。实际生产中，根据驱动Micro-LED芯片的方式可以包括直接驱动电路基板，还可以包括复杂电路的驱动电路基板，本实施例中对此不做赘述。
S203：通过转移装置选中所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片；
本实施例中不限定转移装置的具体结构，转移装置可以是吸附装置，还可以是夹取装置，吸附装置不限定是静电吸附装置还是磁性吸附装置、或者真空吸附装置，只要能够将Micro-LED芯片吸附到吸附头身上即可。
通过转移装置吸附或夹取特定区域内的多个Micro-LED芯片，从而实现选中待转移的垂直结构LED芯片。
S204：在待转移的垂直结构Micro-LED芯片上施加压力，使连接桥断裂；
具体的，本实施例中通过对转移装置施加外力，转移装置上的力传递到Micro-LED芯片上，从而Micro-LED芯片受力较大，而连接桥被支撑衬底支撑，支撑衬底对连接桥施加相反的作用力，从而使得连接桥在支撑衬底的作用力下断裂。
S205：将选中的待转移的垂直结构Micro-LED芯片转移到所述驱动电路基板上。
转移装置携带从整面且呈阵列排布的Micro-LED弱化结构上获取的，周边连接桥已经断裂的垂直结构Micro-LED芯片，转移到驱动电路基板上，放置到驱动电路基板上后，再继续后续键合工艺，以最终实现转移。
在对LED芯片进行批量转移时，如图3和图12所示，首先将LED芯片的电极面朝下转移到带有凹槽的支撑衬底40上，芯片10在凹槽中，连接桥20支撑芯片10使其悬空。然后通过转移装置的转移头吸附芯片10并对芯片10施加压力，桥体21受应力断裂，转移头吸附芯片主体10将其转移至对应的驱动基板中，完成LED芯片的批量转移。
用真空转移头吸附Micro-LED芯片或者是机械臂夹取LED芯片，SiN连接桥受到应力断裂，真空转移头或者机械臂将Micro-LED转移到合适的驱动板上放置。同时Micro-LE整齐排列，有着固定的排布周期，可以让大量相同排布周期的真空转移头或机械臂同时作业，提高巨量转移效率。
基于具有支撑衬底的Micro-LED芯片弱化结构，由于连接桥起到暂时连接的作用，避免垂直结构Micro-LED芯片从衬底上脱落后，随机散落，导致巨量转移精度较差，效率较低的问题；同时，连接桥固定各个垂直结构Micro-LED芯片的位置，方便巨量转移过程中的夹取或吸附装置对垂直结构Micro-LED芯片进行定位，同样能够提高转移精度，从而快速实现巨量转移。
在本发明的另一个实施例中，本发明还提供一种Micro-LED显示面板，所述Micro-LED显示面板采用上述实施例中的Micro-LED芯片巨量转移方法制作形成，由于所述Micro-LED芯片巨量转移方法基于本发明所述的Micro-LED芯片弱化结构，因此，能够提高巨量转移过程中的效率和良率，使得Micro-LED显示面板的良率相对于现有技术而言，也能够提高。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (22)
1.一种Micro-LED芯片弱化结构，其特征在于，包括：
呈阵列排布的多个垂直结构Micro-LED芯片；
位于相邻两个垂直结构Micro-LED芯片之间，且连接所述相邻两个垂直结构Micro-LED芯片的连接桥，所述连接桥为掩膜层形成的介质层；
所述垂直结构Micro-LED芯片包括相对设置的第一电极和第二电极，所述垂直结构Micro-LED芯片还包括：位于所述第一电极和所述第二电极之间，且沿所述第一电极指向所述第二电极方向依次设置的：覆盖层、量子阱发光层、内核层和成核层；
其中，所述第一电极和所述第二电极分别位于所述连接桥所在平面的两侧，所述连接桥之间形成图案化结构；
所述连接桥包括桥体和桥臂，所述桥体连接所述桥臂和所述垂直结构Micro-LED芯片；
所述Micro-LED芯片弱化结构还包括支撑衬底，所述支撑衬底包括呈阵列排布的多个凹槽；
所述支撑衬底与所述桥臂连接，所述支撑衬底用于支撑所述桥臂；
每个所述凹槽用于容纳一个倒装的所述垂直结构Micro-LED芯片。
2.根据权利要求1所述的Micro-LED芯片弱化结构，其特征在于，在垂直于所述连接桥所在平面的视图中，所述图案化结构包括所述连接桥和位于连接桥之间的Micro-LED芯片形成的H形结构。
3.根据权利要求1所述的Micro-LED芯片弱化结构，其特征在于，在垂直于所述连接桥所在平面的视图中，所述连接桥位于每个所述垂直结构Micro-LED芯片的相对两侧。
4.根据权利要求1所述的Micro-LED芯片弱化结构，其特征在于，所述连接桥的材质为氮化硅或氧化硅。
5.根据权利要求1所述的Micro-LED芯片弱化结构，其特征在于，在所述覆盖层和所述第一电极之间还包括电流扩展层。
6.根据权利要求5所述的Micro-LED芯片弱化结构，其特征在于，所述电流扩展层为ITO透明导电层或者镍金。
7.根据权利要求5-6中任意一项所述的Micro-LED芯片弱化结构，其特征在于，所述第一电极为P型电极、所述第二电极为N型电极。
8.根据权利要求7所述的Micro-LED芯片弱化结构，其特征在于，
所述覆盖层为p型GaN覆盖层；
所述成核层为n型AlGaN成核层；
所述内核层为n型GaN内核层。
9.根据权利要求1所述的Micro-LED芯片弱化结构，其特征在于，所述第一电极和第二电极的形状相同或不同。
10.根据权利要求9所述的Micro-LED芯片弱化结构，其特征在于，所述第一电极和第二电极的形状包括方形或圆形。
11.根据权利要求1-6、8-10中任意一项所述的Micro-LED芯片弱化结构，其特征在于，所述垂直结构Micro-LED芯片的外延层形状为六角金字塔、六角棱柱或者六角棱台。
12.一种Micro-LED芯片弱化结构的制作方法，其特征在于，包括：
提供生长衬底；
在所述生长衬底上形掩膜层，所述掩膜层上形成有呈阵列排布的镂空区，所述镂空区暴露所述生长衬底；
在所述镂空区形成垂直结构Micro-LED芯片的外延结构，所述在所述镂空区形成垂直结构Micro-LED芯片的外延结构，具体包括：在所述镂空区依次生长形成覆盖层、量子阱发光层、成核层、内核层；
在所述外延结构背离所述生长衬底的一侧形成第一电极；
提供支撑衬底，所述支撑衬底包括呈阵列排布的多个凹槽；
将所述外延结构一一对应倒装在所述凹槽中，所述掩膜层作为连接桥，支撑所述外延结构悬空在所述凹槽内；
去掉所述生长衬底；
在所述外延结构背离所述第一电极的表面形成第二电极。
13.根据权利要求12所述的Micro-LED芯片弱化结构的制作方法，其特征在于，所述在所述生长衬底上形成掩膜层，所述掩膜层上形成有呈阵列排布的镂空区，所述镂空区暴露所述生长衬底，具体包括：
在所述生长衬底上形成整层掩膜层；
在所述整层掩膜层上形成光刻胶层；
图形化所述光刻胶层，在所述光刻胶层上形成与所述镂空区对应的图案，所述图案暴露所述掩膜层；
刻蚀所述图案暴露的掩膜层至暴露出所述生长衬底。
14.根据权利要求13所述的Micro-LED芯片弱化结构的制作方法，其特征在于，所述刻蚀所述图案暴露的掩膜层至暴露出所述生长衬底，具体包括：
采用湿法刻蚀工艺或者干法刻蚀工艺刻蚀所述图案暴露的掩膜层，去除图案对应的掩膜层，暴露出所述生长衬底。
15.根据权利要求12所述的Micro-LED芯片弱化结构的制作方法，其特征在于，在形成第一电极和提供支撑衬底之间，还包括：
沿第一方向，去除每个所述外延结构相对两侧的掩膜层；
所述第一方向为任意两个相邻的外延结构的连线方向。
16.根据权利要求15所述的Micro-LED芯片弱化结构的制作方法，其特征在于，所述沿第一方向，去除每个所述外延结构相对两侧的掩膜层，具体包括：
采用干法刻蚀工艺或者湿法腐蚀工艺，沿第一方向，去除每个所述外延结构相对两侧的掩膜层。
17.根据权利要求12所述的Micro-LED芯片弱化结构的制作方法，其特征在于，在形成第一电极之前，还包括：
形成透明导电层，所述透明导电层覆盖所述外延结构背离所述生长衬底的表面以及侧面。
18.根据权利要求17所述的Micro-LED芯片弱化结构的制作方法，其特征在于，所述形成透明导电层，具体包括：
通过磁控溅射工艺在所述外延结构背离所述生长衬底的表面和侧面形成透明导电层；
通过快速退火热处理使所述透明导电层与所述外延结构的表面形成欧姆接触。
19.一种Micro-LED芯片巨量转移方法，其特征在于，包括：
提供Micro-LED芯片弱化结构，所述Micro-LED芯片弱化结构为权利要求1-11中任意一项所述的Micro-LED芯片弱化结构；
提供驱动电路基板；
通过转移装置选中所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片；
在待转移的垂直结构Micro-LED芯片上施加压力，使连接桥断裂；
将选中的待转移的垂直结构Micro-LED芯片转移到所述驱动电路基板上。
20.根据权利要求19所述的Micro-LED芯片巨量转移方法，其特征在于，所述通过转移装置选中所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片，具体包括：
通过转移装置吸附或夹取所述Micro-LED芯片弱化结构中待转移的垂直结构Micro-LED芯片，以选中所述待转移的垂直结构Micro-LED芯片。
21.根据权利要求20所述的Micro-LED芯片巨量转移方法，其特征在于，所述在待转移的垂直结构Micro-LED芯片上施加压力，使连接桥断裂，具体包括：
对所述转移装置施加外力，以在待转移的垂直结构Micro-LED芯片上施加朝向凹槽的压力，使连接桥断裂。
22.一种Micro-LED显示面板，其特征在于，采用权利要求19-21中任意一项所述的Micro-LED芯片巨量转移方法制作形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111008403.7A CN113451352B (zh) | 2021-08-31 | 2021-08-31 | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111008403.7A CN113451352B (zh) | 2021-08-31 | 2021-08-31 | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451352A CN113451352A (zh) | 2021-09-28 |
| CN113451352B true CN113451352B (zh) | 2021-12-28 |
Family
ID=77819186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111008403.7A Active CN113451352B (zh) | 2021-08-31 | 2021-08-31 | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451352B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420818B (zh) * | 2021-12-20 | 2024-04-30 | 深圳市思坦科技有限公司 | Micro-LED的芯片体、弱化结构及巨量转移方法 |
| CN114755852B (zh) * | 2022-04-21 | 2024-03-29 | 南京京东方显示技术有限公司 | 背板、背板加工方法、背光模组及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364971B (zh) * | 2018-03-20 | 2021-03-30 | 厦门市三安光电科技有限公司 | 微发光元件、微发光二极管及其转印方法 |
| CN111129253A (zh) * | 2019-12-16 | 2020-05-08 | 厦门乾照光电股份有限公司 | 倒装微型电子元件结构及其制作方法 |
| CN111933627A (zh) * | 2020-09-14 | 2020-11-13 | 厦门乾照半导体科技有限公司 | 可测试及微转移的微元件及其制作、测试和转移方法、显示装置 |
| CN112750935B (zh) * | 2020-12-31 | 2022-03-15 | 深圳市思坦科技有限公司 | 一种led芯片及其制作方法 |
-
2021
- 2021-08-31 CN CN202111008403.7A patent/CN113451352B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451352A (zh) | 2021-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10643981B2 (en) | Emissive display substrate for surface mount micro-LED fluidic assembly | |
| US10777714B2 (en) | Encapsulated emissive element for fluidic assembly | |
| CN113451352B (zh) | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 | |
| TWI258184B (en) | Device transfer method, and device array method and image display unit production method using the same | |
| US20160104695A1 (en) | Transfer-bonding method for the light emitting device and light emitting device array | |
| TW564492B (en) | Display element and display unit using the same | |
| CN114628563B (zh) | Micro LED显示芯片及其制备方法 | |
| US10804426B2 (en) | Planar surface mount micro-LED for fluidic assembly | |
| CN110444562B (zh) | 一种显示面板及显示装置 | |
| JP3682584B2 (ja) | 発光素子の実装方法及び画像表示装置の製造方法 | |
| WO2024103962A1 (zh) | 微显示器件及制备方法 | |
| CN112864287B (zh) | 转移方法、微型器件阵列及其制备方法 | |
| KR102532278B1 (ko) | 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법 | |
| CN114824047A (zh) | 微型发光二极管显示芯片及制备方法 | |
| TW202042287A (zh) | 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法 | |
| JP2007288106A (ja) | 半導体発光素子の製造方法およびそれから得られる素子 | |
| JP2002314053A (ja) | チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| CN113257959B (zh) | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 | |
| CN216054766U (zh) | Micro-LED芯片弱化结构、显示面板 | |
| JP7212061B2 (ja) | 平坦な接合面を有するｌｅｄバックプレーンおよびその製造方法 | |
| JP2002314123A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| US20230057601A1 (en) | Fluidic Assembly Encapsulating Light Emitting Diodes | |
| CN115939272A (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| TW202042412A (zh) | 用於流體組裝的平面表面貼裝微型led及其製備方法 | |
| CN112750935A (zh) | 一种led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |