JP7212061B2 - 平坦な接合面を有するｌｅｄバックプレーンおよびその製造方法 - Google Patents
平坦な接合面を有するｌｅｄバックプレーンおよびその製造方法 Download PDFInfo
- Publication number
- JP7212061B2 JP7212061B2 JP2020555026A JP2020555026A JP7212061B2 JP 7212061 B2 JP7212061 B2 JP 7212061B2 JP 2020555026 A JP2020555026 A JP 2020555026A JP 2020555026 A JP2020555026 A JP 2020555026A JP 7212061 B2 JP7212061 B2 JP 7212061B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting device
- backplane
- dimensional array
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910052751 metal Inorganic materials 0.000 claims description 116
- 239000002184 metal Substances 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 88
- 239000011810 insulating material Substances 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 66
- 229910000679 solder Inorganic materials 0.000 claims description 42
- 150000001875 compounds Chemical class 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 7
- 230000001788 irregular Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 41
- 230000008569 process Effects 0.000 description 27
- 239000007769 metal material Substances 0.000 description 24
- 238000000429 assembly Methods 0.000 description 13
- 230000000712 assembly Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000008439 repair process Effects 0.000 description 12
- 230000008018 melting Effects 0.000 description 10
- 238000002844 melting Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000011135 tin Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000002679 ablation Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8321—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
Description
この出願は、すべての目的のためにその全体が参照によって本明細書に組み込まれる２０１８年４月１０日に出願された米国非仮出願第１５／９４９，５１４号の優先権の利益を主張する。
本発明の実施形態は、一般に、半導体発光デバイスを製造する方法に関し、具体的には、バックプレーンと、平坦な接合面を使用してそれに接合された発光デバイスと、を含む発光デバイスを製造する方法に関する。
例えば、発光デバイスなどの発光デバイスは、例えば、ラップトップまたはＬＥＤテレビの液晶ディスプレイなどの電子ディスプレイに使用される。発光デバイスは、発光ダイオード（ＬＥＤ）および光を放射するように構成される各種の他のタイプの電子デバイスを含む。
本開示の一態様によれば、金属相互接続構造を含む基板を含むバックプレーンと、前記基板よりも低い弾性率を有し、前記バックプレーンを覆うように位置する絶縁材料部であって、前記絶縁材料部は、前記絶縁材料部の平坦な上面領域が同じ水平面内に位置するように、それぞれ前記平坦な上面領域を含む、前記絶縁材料部と、金属プレートクラスタの２次元アレイであって、前記金属プレートクラスタの各々は、複数の金属プレートを含み、各金属プレートは、絶縁材料部の平坦な上面領域のそれぞれの上にある水平金属プレート部と、前記水平金属プレート部と前記金属相互接続構造のそれぞれとの間に延在する接続金属部と、を含む、前記金属プレートクラスタの２次元アレイと、それぞれの接合構造を通して前記バックプレーンに接合された発光デバイスクラスタの２次元アレイであって、各発光デバイスクラスタは、金属プレートクラスタのそれぞれの上にある複数の発光デバイスを含む、前記発光デバイスクラスタの２次元アレイと、を含む発光デバイスアレイが提供される。
本開示の別の態様によれば、金属相互接続構造を含む基板を含むバックプレーンを提供することと、前記バックプレーンを覆うように、それぞれ平坦な上面領域を含む絶縁材料部を形成することであって、前記絶縁材料部の前記平坦な上面領域が、同じ水平面内である、ことと、前記絶縁材料部を覆うように、金属プレートクラスタの２次元アレイを形成することであって、前記金属プレートクラスタの各々は、複数の金属プレートを含み、各金属プレートは、絶縁材料部の平坦な上面領域のそれぞれの上にある水平金属プレート部と、前記水平金属プレート部と金属相互接続構造のそれぞれとの間に延在する接続金属部と、を含む、ことと、発光デバイスクラスタの２次元アレイを、それぞれの接合構造を通して前記バックプレーンに接合することであって、各発光デバイスクラスタが、金属プレートクラスタのそれぞれの上にある複数の発光デバイスを含む、ことと、を含む発光デバイスアセンブリを形成する方法が提供される。
上述したように、本開示は、同一平面上の接合面を使用してバックプレーンとそれに接合された発光デバイスとを含む発光デバイスを製造する方法、および、それによって形成された発光デバイスに関し、その種々の態様が以下に記載される。図面全体を通して、同等の要素は同じ参照番号によって示される。図面は、縮尺通りに描かれない。要素の重複がないことが明確に記載されているか、そうでないことが明示的に示されていない限り、要素の単一のインスタンスが書かれていても、要素の複数のインスタンスが複製されてもよい。例えば”第１”、”第２”、および”第３”などの序数は、単に同様の要素を識別するために用いられ、本開示の明細書および特許請求の範囲にわたって異なる序数が用いられてもよい。
本明細書で用いられる場合、"発光デバイス"は、光を放射するように構成された任意のデバイスを指し、発光ダイオード（ＬＥＤ）、例えば、垂直共振器面発光レーザ（ＶＣＳＥＬ）などのレーザ、および、適切な電気的バイアスの印可によって光を放射するように構成された任意の他のエレクトロニックデバイスを含むが、これに限られることはない。発光デバイスは、ｐ側のコンタクトとｎ側のコンタクトとが構造の反対側に位置する縦型構造（例えば、縦型ＬＥＤ）であってもよいし、また、ｐ側のコンタクトとｎ側のコンタクトとが構造の同じ側に位置する横型構造であってもよい。本明細書で用いられる場合、"発光デバイスアセンブリ"は、少なくとも１つの発光デバイスが、少なくとも１つの発光デバイスの安定した機械的支持を提供するように構成される基板、マトリックス、または、任意の他の構造を含みうる搬送構造に対して構造的に固定されるアセンブリを指す。
本開示において、成長基板からターゲット基板へのデバイスのアレイ（例えば、発光デバイスのアレイまたはセンサデバイスのアレイなど）を転送するための方法が提供される。ターゲット基板は、任意の構成が所望される複数のタイプのデバイスの形成される任意の基板でありうる。例示的な一例において、ターゲット基板は、発光デバイスを駆動するための、例えば、能動または受動マトリックスバックプレーン基板などのバックプレーン基板でありうる。本明細書で用いられる場合、”バックプレーン”または”バックプレーン基板”は、複数のデバイスをその上に貼るように構成された任意の基板を指す。１つの実施形態において、バックプレーン基板上の隣接する発光デバイスの中心と中心との距離は、成長基板上の隣接する発光デバイスの中心と中心との距離の整数倍でありうる。発光デバイスは、１つは青色光を放射するように構成され、１つは緑色光を放射するように構成された、例えば、２つの発光デバイスのグループなど、複数の発光デバイスを含んでいてもよい。発光デバイスは、１つは青色光を放射するように構成され、１つは緑色光を放射するように構成され、１つは赤色光を放射するように構成された３つの発光デバイスのグループを含んでいてもよい。本明細書で用いられる場合、”隣接する発光デバイス”は、少なくとも他の発光デバイスよりも近接して位置する複数の２つ以上の発光デバイスを指す。本開示の方法は、成長基板上の発光デバイスアレイからバックプレーン基板へ発光デバイスの一部分の選択的な転送を提供しうる。
同じタイプのデバイスが、初期成長基板のそれぞれの上に製造されうる。本明細書で用いられる場合、”初期成長基板”は、その上またはその中にデバイスを形成するように処理される基板を指す。デバイスは、発光デバイス、および／または、センサデバイス（例えば、光検出器）、および／または、任意の他のエレクトロニックデバイスを含みうる。発光デバイスは、任意のタイプの発光デバイス、すなわち、縦型発光ダイオード、横型発光ダイオード、または、それらの任意の組み合わせでありうる。同じタイプのデバイスが、各初期成長基板の上に形成されうり、タイプは、ある初期成長基板と別とで異なる。デバイスは、初期成長基板のそれぞれの上にアレイとして形成されうる。
バックプレーンに組み込むための初期成長基板の上に製造されるような発光デバイスの高いパーセンテージの利用は、直視型発光デバイスアセンブリを経済的に製造するための必須の構成要素である。一般に、発光デバイスアセンブリは、矩形の表示エリアを提供するが、初期成長基板は、典型的には円形のデバイスエリアを有する。初期成長基板の矩形の領域からバックプレーンへの発光デバイスの転送の後に、円形の基板は、デバイスが転送されていない未利用の領域を有しうる。本開示の方法は、初期成長基板の矩形の中心領域の相補物を利用するための方法、または、デバイスが転送基板に転送される場合には、転送基板の矩形の中心領域の相補物を利用するための方法を提供する。
開示の方法は、以下の方法の１つ以上を使用する。いくつかの実施形態において、ダイ（すなわち、発光デバイスのインスタンス）は、一時的な支持システムに転送されうり、１つずつバックプレーンの上に配置される。いくつかの実施形態において、欠陥マップが、一時的な修復テンプレート基板に供給されうり、並行してバックプレーンに取り付けられうる。いくつかの実施形態において、ローカルエリア置換またはパターニングされた画素転送が使用されうる。
図１を参照すると、発光デバイス１０のダイを含む基板が示されている。基板は、外縁にデバイスが形成されていないエッジ除外領域３００を含んでいてもよい。基板は、第１アレイ構成で配された同じタイプ（本明細書において第１タイプと呼ぶ）の発光デバイスを含みうる。第１タイプの発光デバイスは、例えば、同じピーク波長で光を放射する発光デバイスであってもよい同じデバイスの複数のインスタンスである。例えば、第１タイプの発光デバイスは、赤色発光デバイス、緑色発光デバイス、または、青色発光デバイスであってもよい。
第１アレイ構成は、それぞれ第１方向（すなわち、第１アレイ構成の第１方向）に沿った第１方向ピッチＰｘ１を有し、それぞれ第２方向（すなわち、第１アレイ構成の第２方向）に沿った第２方向ピッチＰｙ１を有する。本明細書で用いられる場合、アレイ構成の第１方向および第２方向は、それに沿ってアレイ構成のユニットセルが繰り返される２つの方向を指す。矩形のアレイ構成において、第１方向と第２方向とは互いに垂直であってもよく、ｘ方向およびｙ方向と呼ばれる。
基板の上の発光デバイス１０は、第２アレイ構成の接合サイト有する複数のバックプレーンに転送されうる。所定の転送パターンおよび所定の転送シーケンスが、発光デバイス１０の転送のために使用されうる。追加の基板から提供される異なるタイプの発光デバイスが、機能的な直視型発光デバイスアセンブリを提供するために、基板からの発光デバイス１０と共に使用されうる。
図２Ａ～２Ｅを参照すると、３つの異なるタイプのデバイス（１０Ｂ、１０Ｇ、１０Ｒ）（例えば、それぞれ、青色、緑色および赤色発光ＬＥＤ）を４つのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）に転送するための例示的な転送パターンおよび例示的な転送シーケンスが示されている。３つの異なるタイプのデバイス（１０Ｂ、１０Ｇ、１０Ｒ）は、３つの転送基板、または、３つのソース基板、または、それらの組み合わせを含みうる３つの成長基板（Ｂ、Ｇ、Ｒ）の上に提供されうる。第１発光デバイス１０Ｂは、第１ソース基板Ｂの上に提供されうり、第２発光デバイス１０Ｇは、第２ソース基板Ｇの上に提供されうり、第３発光デバイス１０Ｒは、第３ソース基板Ｒの上に提供されうる。
転送シーケンスの各ステップにおけるソース基板（Ｂ、Ｇ、Ｒ）およびバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）の上の種々のデバイス（１０Ｂ、１０Ｇ、１０Ｒ）の有無の変化が、図２Ａ～２Ｅに示される。図２Ａは、デバイス（１０Ｂ、１０Ｇ、１０Ｒ）の何れの転送の前の構成に対応し、図２Ｂは、転送ステップ１～３を行った後の構成に対応し、図２Ｃは、ステップ４～６を行った後の構成に対応し、図２Ｄは、ステップ７～９を行った後の構成に対応し、図２Ｅは、ステップ１０～１２を行った後の構成に対応する。図２Ｂに示されるステップ１～３は、ステップ１～３が互いに独立しているため、任意の順序でシャッフルされてもよく、図２Ｃに示されるステップ４～６は、ステップ４～６が互いに独立しているため、任意の順序でシャッフルされてもよく、図２Ｄに示されるステップ７～９は、ステップ７～９が互いに独立しているため、任意の順序でシャッフルされてもよく、図２Ｅに示されるステップ１０～１２は、ステップ１０～１２が互いに独立しているため、任意の順序でシャッフルされてもよいことに注意すべきである。
例示的な転送パターンおよび例示的な転送シーケンスは、３つのソース基板（Ｂ、Ｇ、Ｒ）および４つのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）が使用される場合について示されているが、本開示の方法は、ｍが１よりも大きい整数であり、ｎが１よりも大きい整数であり、ｎがｍ以上であるｍ個の転送アセンブリおよびｎ個のバックプレーンが使用される任意の場合に適用されうる。ｎ個のバックプレーンは、ｍ個の転送アセンブリからのデバイスと接合し、ｎ個の一体化された発光デバイスアセンブリを形成する。１つの実施形態において、ｎはｍと同じであってもよく、または、ｍよりも大きくてもよい。
複数の転送アセンブリ、例えば、ｍ個の転送アセンブリが提供される。ｍ個の転送アセンブリの各々は、ソース基板（Ｂ、Ｇ、Ｒ）のそれぞれと、それぞれ同じ２次元周期性を有する２次元アレイ内のデバイス（１０Ｂ、１０Ｇ、１０Ｒ）のそれぞれと、を含む。本明細書で用いられる場合、複数の構造に対する同じ２次元周期性は、複数の構造の各々がそれぞれ単位構造を有し、それぞれの単位構造のインスタンスが周期性の２つの独立した方向（例えば、第１周期性方向および第２周期性方向）に沿って繰り返される構成を指し、単位構造は、すべての複数の構造について、同じ第１ピッチでそれぞれ第１周期性方向に沿って繰り返され、同じ第２ピッチでそれぞれ第２周期性方向に沿って繰り返され、第１周期性方向と第２周期性方向との間の角度は、すべての複数の構造に対して同じである。ｎ個のバックプレーンの各々は、ｍ個のタイプのデバイスを実装するように構成された、単位導電性接合構造パターンのそれぞれの周期的な繰り返しを有する。
ｍ個のタイプのデバイスの各々は、ｍ個の転送アセンブリ間のそれぞれの転送アセンブリ内のデバイスのうちの１つでありうる。ｎ個のバックプレーンの各々内の２つの独立した方向に沿った各単位導電性接合構造パターンのピッチは、ｍ個の転送アセンブリの各々内のデバイスの２次元周期性のそれぞれのピッチの倍数でありうる。例示的な例において、デバイス（１０Ｂ、１０Ｇ、１０Ｒ）の各々は、それぞれの転送アセンブリ内で、第１方向に沿った第１周期性ａと、第２方向（第１方向に対して垂直であってもよい）に沿った第２周期性ｂと、を有し、周期的でありうる。バックプレーンの各々内の単位導電性接合パッドパターンは、第１方向に沿った第１周期性２ａ（ａの整数倍である）を有し、第２方向（第１の方向に垂直であってもよい）に沿った第２周期性２ｂ（ｂの整数倍である）を有しうる。
転送アセンブリのそれぞれの上の既存のデバイスの、それぞれのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）に以前に接合されていた何れかのデバイス（１０Ｂ、１０Ｒ、１０Ｓ）との衝突を妨げる位置に、移送アセンブリのそれぞれをバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）のそれぞれの上に配することによって、ｍ個の転送アセンブリの各々からのデバイス（１０Ｂ、１０Ｇ、１０Ｒ）のサブセットは、ｎ個のバックプレーンのうちのそれぞれのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）に順次転送されうる。
１つの実施形態において、それぞれ第１方向に沿って第２の第１方向ピッチＰｘ２の第１長さを有する第１の一対の辺と、それぞれ第２方向に沿って第２の第２方向ピッチＰｙ２の第２長さを有する第２の一対の辺と、を有する矩形によって、発光デバイスアセンブリの第２アレイ構成の単位セルＵ１が画定されうる。１つの実施形態において、単位セルＵ１は、第１タイプの発光デバイス１０Ｒ（赤色発光デバイスであってもよい）、第２タイプの発光デバイス１０Ｇ（緑色発光デバイスであってもよい）、第３タイプの発光デバイス１０Ｂ（青色発光デバイスであってもよい）、および、修復発光デバイスのそれぞれを収容するように構成されたそれぞれの空サイト１０Ｅを含みうる。
画素の第１、第２および第３タイプの発光デバイス（１０Ｒ、１０Ｇ、１０Ｂ）の各々が機能する場合、そのような画素は機能的な画素であり、画素への何らかの修復発光デバイスの取り付けは必要ない。画素の第１、第２および第３タイプの発光デバイス（１０Ｒ、１０Ｇ、１０Ｂ）の何れかが欠陥、すなわち機能しない場合、そのような画素は欠陥、すなわち機能しない画素であり、画素への修復発光デバイスの取り付けが必要である。この場合、このような欠陥画素の空サイト１０Ｅは、修復発光デバイスを取り付けるために使用される。欠陥画素の各空サイト１０Ｅは、修復発光デバイスを取り付ける必要がある修復サイトである。
一般に、発光デバイスアセンブリは、第２アレイ構成の接合サイトに、バックプレーン及び第１タイプの発光デバイスのインスタンスを含む。ベースピッチ領域１００を含む基板からの発光デバイスを使用して、および／または、追加の基板からの発光デバイスを使用して形成されうる、任意の所与の発光デバイスアセンブリについて、修復サイトは特定されうる。１つの実施形態において、１つのタイプの発光デバイス、例えば第１タイプの発光デバイスの機能に基づいて、修復サイトの第１セットは画定されうる。修復サイトの第１セットの各々は、修復発光デバイスのそれぞれを収容するように構成された空サイト１０Ｅでありうる。修復サイトの第１セットの各々は、第１タイプの発光デバイスの欠陥インスタンスを含む画素内に位置しうる。
図３Ａおよび３Ｂを参照すると、上述した４つのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）の何れかとして使用されうるバックプレーン４０が提供される。バックプレーン４０は、基板４２の上、および／または、基板４２内に埋め込まれた金属相互接続構造（４６、４４、４２５）を含む基板４２を含む。基板４２は、光学的に透明または不透明でありうる。本明細書で用いられる場合、”光学的に透明”な要素、または、”透明”な要素は、可視スペクトル範囲、すなわち、４００ｎｍから８００ｎｍまでの波長範囲の９０％を超える光のうち、少なくとも５０％を透過する要素を指す。基板４２が光学的に透明であれば、レーザリフロープロセスが用いられる場合、接合プロセスにおいて、はんだ材料のリフローを誘起するためにその後に使用される任意のレーザビームの波長において、５０％を超える光を透過しうる。
１つの実施形態において、基板４２は、第１弾性率、すなわち、第１ヤング率を有する第１誘電体材料を含みうる。１つの実施形態において、基板４２は、当技術分野で知られているようなプリント回路基板（ＰＣＢ）を提供するために使用されうる何れの誘電体材料を含みうる。１つの実施形態において、金属相互接続構造（４６、４４、４２５）は、金属相互接続構造（４６、４４、４２５）が存在しないギャップ領域ＧＲを提供するように、基板４２の上、および／または、基板４２内にレイアウトされうる。１つの実施形態において、ギャップ領域ＧＲは、周期的な２次元アレイとして配されうる。第１水平方向ｈｄ１に沿ったギャップ領域ＧＰのピッチは、上述の発光デバイス１０の第１方向のピッチＰｘ１の整数Ｍ倍でありうり、第２水平方向ｈｄ２に沿ったギャップ領域ＧＲのピッチは、上述の発光デバイス１０の第２方向のピッチＰｙ１の整数Ｍ倍でありうる。
金属相互接続構造（４６、４４、４２５）は、その後にバックプレーン４０の前側に取り付けられる発光デバイスに導電性パスを提供するように配される。例示的な例において、金属相互接続構造（４６、４４、４２５）は、バックプレーン４０の前側に物理的に露出した表面を有する導電性ビア構造４６のアレイを含みうる。さらに、金属相互接続構造（４６、４４、４２５）は、導電性ビア構造４６のそれぞれと、追加の金属ビア構造、追加の金属ライン構造、および／または、導電性トレースを含み得る追加の金属相互接続構造４２５と、の間の横方向の電気的な接続を提供するために水平方向に延在する金属ライン４４と、を含みうる。１つの実施形態において、例えば、導電性ビア構造４６など金属相互接続構造（４６、４４、４２５）の物理的に露出した構成要素は、ギャップ領域ＧＲの２次元アレイと同じ２次元の周期性を有する２次元周期アレイとして配されうる。
バックプレーン４０は、意図的に形成された局所的なディンプルおよび／または突起によって、および／または、基板４２の例えば、反り、曲げおよび／またはアーチ状などのような意図的でない歪みによって引き起こされうる非平坦な上面を有しうる。そのような非平坦な上面は、導電性ビア構造４６の物理的に露出した表面を異なるレベルに位置させる、および／または、傾斜した上面を有する原因となる。導電性ビア構造４６の垂直にオフセットした表面、および／または、傾斜した物理的に露出した表面の上に発光素子を接合することは、接合の品質の劣化をもたらしうり、電気的な開口および／または他の構造的な欠陥を誘起しうる。本開示の実施形態によれば、発光デバイスを接合する前に、同じ２次元の実質的に水平面内に位置する水平な接合面を提供するために、バックプレーン４０を覆う追加の構造が形成される。本明細書で用いられる場合、”２次元”面は、ユークリッド平面を指し、リーマン（曲がった）面を排除する。
図４を参照すると、第２弾性率を有する第２誘電体材料が、連続絶縁材料層４８Ｌとして、バックプレーン４０を覆うように形成される。連続絶縁材料層４８Ｌは、基板４２の上に堆積されうる。第２誘電体材料は、光学的に透明または不透明な材料でありうり、第１弾性率よりも小さい弾性率を有しうる。後続の接合プロセスの間、接合パッドに高い弾性のレベルを提供するために、例えば、第２弾性率は、第１弾性率の８０％未満でありうり、第１弾性率の１％～６０％の範囲であってもよい。例えば、第２絶縁材料層４８Ｌは、例えば、ＳＵ－８ネガ型フォトレジスト材料などのエポキシ系ポリマー、シリコーン系ポリマー材料、ベンゾシクロブテン系（ＢＣＢ）ポリマー、または、他の有機ポリマー材料を含みうる、および／または、から本質的に構成されうる。１つの実施形態において、バックプレーン４０の非平坦な上面の全体を覆うように延在する平坦な上面を提供するために、第２絶縁材料層４８Ｌは、塗布および硬化しうる自己平坦化ポリマー材料を含みうる。連続絶縁材料層４８Ｌの厚さは、より小さなおよびより大きな厚さもまた使用されうるが、２００ｎｍから２０ミクロンまでの範囲でありうる。
図５Ａ～５Ｃを参照すると、連続絶縁材料層４８Ｌは、それを通る少なくとも１つの開口を形成するためにパターニングされうる。図５Ａは、第１の実施形態および第２の実施形態において同じ垂直断面図であり、図５Ｂは、第１の実施形態における上からの視界であり、図５Ｃは、第２の実施形態における上からの視界である。例えば、フォトレジスト層（不図示）が、連続絶縁材料層４８Ｌを覆うように塗布されうり、その中に少なくとも１つの開口を形成するためにリソグラフィでパターニングされうる。開口のパターンは、ギャップ領域ＧＲの各エリアがパターニングされたフォトレジスト層によって完全に覆われるように選択される。パターニングされたフォトレジスト層によって覆われていない連続絶縁材料層４８Ｌの部分を除去するために、エッチングプロセスが行われうる。エッチングプロセスは、等方性エッチングプロセス（例えば、ウエットエッチングプロセスなど）であってもよいし、異方性エッチングプロセス（例えば、反応性イオンエッチングプロセスなど）であってもよい。バックプレーン４０の基板４２の上に位置する絶縁材料部４８を提供するために、連続絶縁材料層４８Ｌは、エッチングプロセスによってパターニングされる。各絶縁材料部４８は、ギャップ領域ＧＲのそれぞれの上にあり、ギャップ領域ＧＲのそれぞれの横方向を取り囲む周辺エリアを覆うように、さらに横方向に延在してもよい。フォトレジスト層は、その後、例えば、アッシングによって除去されうる。
図５Ａおよび５Ｂに示される第１の実施形態において、フォトレジスト層を通る少なくとも１つの開口、その結果として、連続絶縁材料層４８Ｌを通り形成された少なくとも１つの開口４９は、第１水平方向ｈｄ１に沿って横方向に延在するライントレンチの第１セットと、第２水平方向ｈｄ２に沿って横方向に延在するライントレンチの第２セットと、を含んでいてもよい。第２水平方向ｈｄ２は、第１水平方向ｈｄ１に対して垂直でありうり、ライントレンチの第１セットおよびライントレンチの第２セットのエリアは、ギャップ領域ＧＲの何れのエリアを含まないように選択されうる。この場合、絶縁材料部４８は、絶縁材料部４８のすべての水平な上面が同じ水平面内にあるように、それぞれ水平上面を有する絶縁メサ構造の２次元アレイとして形成されてもよい。下にある金属相互接続構造（４６、４４、４２５）の上面は、絶縁材料部４８の隣接する対の間で物理的に露出しうる。絶縁材料部４８は、互いに直接接触せず、ギャップ領域ＧＲの２次元アレイと同じ２次元周期性を有する絶縁メサ構造の２次元アレイとして配される。絶縁材料部４８は、テーパー状の側壁、または、垂直な側壁を有していてもよい。
図５Ａおよび５Ｃに示される第２の実施形態において、フォトレジスト層を通る少なくとも１つの開口、その結果として、連続絶縁材料層４８Ｌを通り形成される少なくとも１つの開口４９は、導電性ビア構造４６のそれぞれの上にある開口４９のそれぞれを含んでいてもよい。各導電性ビア構造４６の上面の中央部は、連続絶縁材料層４８Ｌを通して各個別の開口部の下部に物理的に露出しうる。この場合、絶縁材料部４８は、ギャップ領域ＧＲの上にある連続絶縁材料層４８Ｌの一部として形成されていてもよい。換言すると、ギャップ領域ＧＲのエリアは、連続絶縁材料層４８Ｌ内の他の絶縁材料部４８と連続しうる絶縁材料部４８のエリアを画定しうる。絶縁材料部４８の平坦な水平面領域は、同じ水平面内にある。下にある金属相互接続構造（４６、４４、４２５）の上面は、絶縁材料部４８の隣接する対の間で物理的に露出しうる。連続絶縁材料層４８Ｌの各開口は、テーパー状の側壁、または、垂直な側壁を有していてもよい。
図６Ａ～６Ｃを参照すると、金属プレートクラスタの２次元アレイが、絶縁材料部４８の２次元アレイを覆うように形成されうる。１つの実施形態において、絶縁材料部４８を覆うように、かつ、例えば、導電性ビア構造４６の物理的に露出した上面など、開口４９に物理的に露出した金属相互接続構造（４６、４４、４２５）の上面の上に、連続金属層が堆積されうる。連続金属層は、その後に金属プレートクラスタの２次元アレイを形成するようにパターニングされうる。代わりに、パターニングされたフォトレジスト層を形成し、非コンフォーマルな堆積プロセス（例えば、物理蒸着堆積または真空蒸着など）を使用して金属層を堆積し、パターニングされたフォトレジスト層をリフトオフすることによって、金属プレートクラスタの２次元アレイが形成されうる。
連続金属層の各パターニングされた部分は、金属プレート３４を構成する。金属プレート３４のクラスタは、ギャップ領域ＧＲのそれぞれの上にある各絶縁材料部４８の上にある。同じ絶縁材料部４８の上にある連続金属層のパターニングされた部分の各セットは、金属プレートクラスタを構成する。金属プレートクラスタの２次元アレイは、はんだ材料をリフローする後続の接合プロセスの間のダメージを抑制するために、比較的、高い融点を有するバリア金属材料であってもよい第１金属材料を含む。例えば、第１金属材料は、タングステン、チタン、タンタル、窒化タングステン、窒化タンタル、窒化チタン、アルミニウム、白金、スズ、銅、それらの合金、または、それらの組み合わせ（例えば、スタックなど）を含みうる、または、から本質的に構成されうる。１つの例において、第１金属材料は、チタン層とアルミニウム層とのスタックを含みうる、または、から本質的に構成されうる。別の例において、第１金属材料は、チタン層、白金層およびスズ層のスタックを含みうる、または、から本質的に構成されうる。各金属プレート３４の厚さは、熱質量（後続の接合プロセスの間に効果が低下しうる）を過度に増加させることなく、十分に低い電気抵抗を提供するように選択されうる。例えば、各金属プレート３４の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、３００ｎｍから１２ミクロンまでの範囲でありうる。
一般に、金属プレートクラスタの２次元アレイは、同じ２次元周期性を有する絶縁材料部４８の２次元アレイを覆うように形成される。金属プレートクラスタの各々は、複数の金属プレート３４を含む。各金属プレート３４は、絶縁材料部４８の平坦な上面領域のそれぞれの上にある水平金属プレート部３４Ｈと、水平金属プレート部３４Ｈと金属相互接続構造（４６、４４、４２５）のそれぞれとの間に延在する接続金属部３４Ｃと、を含む。接続金属部３４Ｃの各々は、絶縁材料部４８のそれぞれのテーパー状の側壁または垂直な側壁、および、例えば、導電性ビア構造４６の上面など、金属相互接続構造（４６、４４、４２５）の上面のそれぞれの上に、直接形成されうる。
図６Ａおよび６Ｂに示される第１構成において、絶縁材料部４８は、互いに直接接触せず、金属プレートクラスタの２次元アレイと同じ２次元周期性を有する絶縁メサ構造の２次元アレイとして配される。図６Ａおよび６Ｃに示される第２構成において、各接続金属部３４Ｃは、それぞれの開口４９を通り、その上にある絶縁材料部４８の２次元アレイを含む連続絶縁材料層を通り延在し、ギャップ領域ＧＲの２次元アレイと同じ２次元周期性を有する。
図７Ａ～７Ｃを参照すると、少なくとも１つの第２金属材料の堆積およびパターニングによって、バックプレーン側接合パッド３６の２次元アレイが形成されうる。１つの実施形態において、第２材料層が連続金属材料層として堆積されうり、フォトレジスト層が連続金属材料層を覆うように塗布およびパターニングされうる。第１金属材料に対して選択的に第２金属材料を除去するためのエッチングプロセスが行われうることによって、連続金属材料層をバックプレーン側接合パッド３６の２次元アレイにパターニングする。代わりに、パターニングされたフォトレジスト層が、マスク層として使用されうり、第２金属材料が、金属プレート３４の物理的に露出した表面の上およびパターニングされたフォトレジスト層を覆うように異方的に堆積されうる。パターンニングされたフォトレジスト層およびその上の第２金属材料層の一部を除去するために、リフトオフプロセスが使用されうる。第２金属材料の残る部分は、バックプレーン側接合パッド３６の２次元アレイを構成する。バックプレーン側接合パッド３６の２次元アレイは、金属プレートクラスタの２次元アレイの上に形成される。第２金属材料は、第１金属材料と同じであってもよいし、また、異なっていてもよい。第２金属材料は、タングステン、チタン、タンタル、窒化タングステン、窒化タンタル、窒化チタン、アルミニウム、白金、スズ、銅、それらの合金、または、それらの組み合わせ（例えば、スタックなど）を含みうる、または、から本質的に構成されうる。１つの例において、第２金属材料は、チタン層とアルミニウム層とのスタックを含みうる、または、から本質的に構成されうる。別の例において、第２金属材料は、チタン層、白金層およびスズ層のスタックを含みうる、または、から本質的に構成されうる。各バックプレーン側接合パッド３６の厚さは、熱質量（後続の接合プロセスの間に効果が低下しうる）を過度に増加させることなく、十分に低い電気抵抗を提供するように選択されうる。例えば、各バックプレーン側接合パッド３６の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、３００ｎｍから１２ミクロンまでの範囲でありうる。第２金属材料が第１金属材料と異なる場合、バックプレーン側接合パッド３６の第２金属材料は、第１金属材料よりも高い熱伝導率を有しうり、第１金属材料よりも低い融点を有しうる。
１つの実施形態において、バックプレーン側接合パッド３６の各々は、水平金属プレート部３４Ｈのそれぞれの上に形成されうる。Ｍ×Ｎ個のバックプレーン側接合パッド３６のセットが、それぞれの絶縁材料部４８を覆うＭ×Ｎ個の矩形の周期アレイとして形成されうる。１つの実施形態において、第１水平方向ｈｄ１に沿った金属プレートクラスタの２次元アレイのピッチは、第１方向ピッチＰｘ１のＭ倍でありうり、第２水平方向ｈｄ２に沿った金属プレートクラスタの２次元アレイのピッチは、第２方向ピッチＰｙ１のＮ倍でありうる。この場合、バックプレーン側接合パッド３６のセット全体は、第１水平方向ｈｄ１に沿って第１方向ピッチＰｘ１の周期性を有し、かつ、第２水平方向ｈｄ２に沿って第２方向ピッチＰｙ１の周期性を有する２次元周期アレイとして形成されうる。
図８を参照すると、任意のバックプレーン側はんだ材料部３８が、バックプレーン側接合パッド３６の２次元アレイの上に形成されうる。任意のバックプレーン側はんだ材料部３８は、スズ、および、任意で銅、銀、および／または、はんだ材料の共晶点を低下させる他の添加金属を含みうる。代わりに、バックプレーン側接合パッド３６が、はんだ材料で形成されてもよく、バックプレーン側はんだ材料部３８が、省略されてもよい。
図９を参照すると、発光デバイス１０Ｂのダイを備える第１ソース基板８Ａが提供される。第１ソース基板８Ａは、例えば、サファイアなど光学的に透明な材料を含む。アンドープＩＩＩ－Ｖ族化合物材料層、ｎドープＩＩＩ－Ｖ族化合物材料層、多重量子井戸層、ｐドープ化合物半導体層および透明導電層を含む層スタックが、第１発光デバイス１０Ｂを製造する間に、第１ソース基板８Ａの上に順次、形成されうる。
誘電体材料（例えば、酸化シリコン、窒化シリコン、酸化アルミニウムなど）を含む絶縁材料部１６が、各第１発光デバイス１０Ｂの横の広がりの輪郭を描くように形成されうる。層スタックをアンドープＩＩＩ－Ｖ族化合物材料層１１と第１発光デバイス１０Ｂとのスタックに分割するために、ダイシングチャネル１９が、層スタックを通り形成されうる。各第１発光デバイス１０は、ｎドープＩＩＩ－Ｖ族化合物材料層１２、例えば、多重量子井戸１３などのアクティブ領域、ｐドープＩＩＩ－Ｖ族化合物半導体層１４および透明導電層１５の垂直スタックを含みうる。非限定的な例示的な例において、各アンドープＩＩＩ－Ｖ族化合物材料層１１は、アンドープ窒化ガリウムを含みうり、各ｎドープＩＩＩ－Ｖ族化合物材料層１２は、ｎドープ窒化ガリウムまたは窒化インジウムガリウムを含みうり、各多重量子井戸１３は、窒化ガリウム層と窒化インジウムガリウム層との周期的な繰り返しを含みうり、各ｐドープＩＩＩ－Ｖ族化合物半導体層１４は、ｐドープ窒化ガリウムまたは窒化アルミニウムガリウムを含みうり、および／または、各透明導電層１５は、例えば、酸化インジウムスズなどの透明導電性酸化物を含みうる。層１２は、バルク層または複数のナノワイヤでありうる。アクティブ領域１３および層１５は、平坦な層またはナノワイヤシェルでありうる。第１発光デバイス１０Ｂは、第１ピーク波長（例えば、青色波長範囲）で光を放射する。
デバイス側接合パッド１７が、各第１発光デバイス１０Ｂの上に形成されうる。各デバイス側接合パッド１７は、例えば、Ｎｉ、Ａｕ、および／または、Ｃｕなどの接合パッド材料を含みうる。任意で、デバイス側はんだ材料部１８が、各デバイス側接合パッド１７の上に形成されうる。デバイス側はんだ材料部１８は、スズ、および、任意で銅、銀、および／または、はんだ材料の共晶点を低下させる他の添加金属を含みうる。デバイス側はんだ材料部１８は、例えば、鉛フリーはんだ材料を含みうる。
第１ソース基板８Ａは、第１はんだ材料部（１８、３８）を通して第１発光デバイス１０Ｂのデバイス側接合パッド１７がバックプレーン側接合パッド３６に対向するように、その間に第１はんだ材料部（１８、３８）を備えバックプレーン４０を覆うように配されうる。ソース側はんだ材料部１８とデバイス側はんだ材料部３８とのペアが直接接触するように、または、リフロー時にそれらの間の融合を誘起するために十分に近接して配置されるように、第１ソース基板８Ａと第１発光デバイス１０Ｂとは位置合わせされうる。
図１０を参照すると、発光デバイス１０Ｂのサブセットが、バックプレーン４０に選択的に接合される。任意の適切な選択的接合プロセスが、使用されてもよい。例えば、選択的レーザ接合または熱（例えば、ファーネス）接合プロセスが、はんだ材料部（１８、３８）をリフローするために使用されてもよい。
例えば、図１０に示される１つの実施形態のように、接合プロセスは、レーザ照射リフロープロセスを使用するレーザ接合を含む。加熱レーザは、第１発光デバイス１０Ｂの選択されたサブセットをバックプレーン４０に接合するために使用されうる。第１発光デバイス１０Ｂの選択されたサブセットに対する選択のパターンは、例えば、図２Ｂに示されるパターンでありうる。具体的には、少なくとも１つのはんだ材料部（１８、３８）に第１レーザビーム（７７Ａまたは７７Ｂ）を照射し、少なくとも１つのはんだ材料部（１８、３８）をリフローさせることによって、第１発光デバイス１０Ｂの選択されたサブセットのバックプレーン４０への接合が、行われる。
１つの実施形態において、第１レーザビーム７７Ａが、第１基板８Ａを通過し、第１発光デバイス１０Ｂの選択されたサブセットを通り、少なくとも１つのはんだ材料部（１８、３８）に至り、少なくとも１つのはんだ材料部（１８、３８）をリフローさせうる。
別の実施形態において、バックプレーン基板４２が光学的に透明な場合、第１レーザビーム７７Ｂが、バックプレーンを通過し、少なくとも１つのはんだ材料部（１８、３８）を加熱しうる。照射された金属プレート３４、照射されたバックプレーン側接合パッド３６、および、照射されたはんだ材料部（１８、３８）以外の、金属相互接続構造（４６、４４、４２５）の副次的な加熱を避けるために、加熱レーザの第１レーザビーム７７Ｂは、基板４２のギャップ領域ＧＲを通過しうる。１つの実施形態において、加熱レーザは、赤外波長を使用してもよい。例えば、少なくとも１つのはんだ材料部（１８、３８）を加熱する間、バックプレーン４０の加熱を避けるために、加熱レーザは、例えば、１から２ミクロンなどの０．４ミクロンから２０ミクロンまでの範囲の波長を有する可視または赤外レーザでありうる。別の実施形態において、両方のレーザビーム（７７Ａ、７７Ｂ）が、少なくとも１つのはんだ材料部（１８、３８）を同時にまたは順次に照射するために使用されうる。
別の代わりの実施形態において、レーザプロセスではなく熱（例えば、ファーネス）接合プロセスが、はんだ材料部（１８、３８）をリフローするために使用されてもよい。この実施形態において、はんだ材料部１８は、その全体が参照により本明細書に組み込まれる米国特許第９，８９３，０４１ Ｂ２号に記載されているように、異なる組成および異なる融点を有する。熱接合プロセスにおいて、最も低い融点のはんだ材料部（１８、３８）は、それらのそれぞれの融点よりも高い温度で、しかし他のはんだ材料部のそれぞれの融点よりも低い接合されない温度で、最初にリフローされ、接合される。続いて、次に融点が低いはんだ材料部（１８、３８）は、それらのそれぞれの融点よりも高い温度で、しかし残りのより高い融点のはんだ材料部のそれぞれの融点よりも低い接合されない温度で、２番目にリフローされ、接合される。このプロセスは、はんだ材料部のすべての対を順次接合するために必要な回数だけ繰り返される。
加熱されリフローされた少なくとも１つのはんだ材料部（１８、３８）は、凝固し、バックプレーン側接合パッド３６、金属プレート３４およびデバイス側接合パッド１７を通し、バックプレーン４０と第１発光デバイス１０Ｂのそれぞれとの間の接合を提供する接合はんだ材料部５８になる。第１はんだ材料部（１８、３８）のサブセットの選択的なリフローによって、第１発光デバイス１０Ｂのすべてではないが、サブセットが、バックプレーン４０に接合されうる。
図１１を参照すると、バックプレーン４０に接合された第１発光デバイス１０Ｂのサブセットは、選択的なレーザアブレーションプロセスを使用して、第１ソース基板８Ａから選択的に分離されうる。第１ソース基板８Ａを通して、接合された第１発光デバイス１０Ｂに接触する各ＩＩＩ－Ｖ族化合物材料層１１上に第２レーザビーム８７を照射することによって、各接合された発光デバイス１０が、第１ソース基板８Ａから分離されうる。１つの実施形態において、第１ソース基板８Ａは、サファイアを含み、各ＩＩＩ－Ｖ族化合物材料層１１は、化合物半導体材料（例えば、アンドープＩＩＩ－Ｖ族化合物半導体材料など）を含む。この場合、第２レーザビーム８７は、接合された第１発光デバイス１０Ｂに接触する各ＩＩＩ－Ｖ族化合物材料層１１をアブレートする。第２レーザビーム８７を提供するために使用されるレーザ（本明細書において"アブレーションレーザ"と呼ばれる）の波長は、加熱レーザの波長とは異なりうる（例えば、より短い）。アブレーションレーザの波長は、例えば、０．２５から０．５ミクロンなどの、例えば、０．１ミクロンと０．７５ミクロンとの間でありうる。１つの実施形態において、アブレーションレーザの波長は、紫外範囲内、すなわち、１０ｎｍから４００ｎｍまでの範囲内でありうる。それぞれリフローされ、再凝固したはんだ材料部５８を通しバックプレーン４０に接合された各第１発光デバイス１０Ｂは、第１ソース基板８Ａとバックプレーン４０に接合された各第１発光デバイス１０Ｂとの間に位置する化合物半導体材料（すなわち、ＩＩＩ－Ｖ族化合物材料層１１の材料）のレーザアブレーションを使用して解離されうる。
図１２を参照すると、バックプレーン４０のアセンブリと、それに接合されたすべての第１発光デバイス１０Ｂのセットと、が、第１ソース基板８Ａのアセンブリおよびバックプレーン４０に接合されないすべての第１発光デバイス１０Ｂのセットから分離されうる。ＩＩＩ－Ｖ族化合物材料層１１の残留部が、バックプレーンに取り付けられた第１発光デバイス１０Ｂの遠位面に存在しうる。具体的には、不規則な表面の高さの変動を有する化合物半導体材料部１１’が、第１発光デバイス１０Ｂの遠位面の上に位置しうる。遠位面は、バックプレーン４０とは反対を向く第１発光ダイオード１０Ｂの表面である。
図１３を参照すると、図２Ｃに示されるように、第２発光ダイオード１０Ｇが転送されうる。第２発光ダイオード１０Ｇをその上に備える第２ソース基板８Ｂが提供されうる。第２発光ダイオード１０Ｇは、第１波長（例えば、青色の可視の範囲内）とは異なる第２ピーク波長（例えば、緑色の可視の範囲内）で光を放射する。第２ソース基板８Ｂは、第１ソース基板８Ａと同じ構造および組成の特性を有しうる。第２発光デバイス１０Ｇは、第１発光デバイス１０Ｂと同様に、第１波長から第２波長にシフトするように材料の組成を変更して形成されうる。第２ソース基板８Ｂは、第２はんだ材料部（１８、３８）を通して第２発光デバイス１０Ｇのデバイス側接合パッド１７がバックプレーン側接合パッド３６に対向するように、その間に第２はんだ材料部（３８、１８）を備えバックプレーン４０を覆うように配されうる。第２はんだ材料部（１８、３８）のサブセットの選択的なリフローによって、第２発光デバイス１０Ｇのすべてではないが、サブセットが、バックプレーン４０に接合されうる。第２発光デバイス１０Ｇの接合されたセットに対する選択のパターンは、図２Ｃに示されるパターンでありうる。図１０のプロセスステップが、第２発光ダイオード１０Ｇのサブセットをバックプレーン４０に選択的に接合する接合プロセスに、必要な変更を加えて使用されうる。
続いて、図１１のプロセスステップが、第２透明基板８Ｂからバックプレーン４０に接合されたすべての第２発光デバイス１０Ｇを分離するために、必要な変更を加えて行われうる。
図１４Ａ～１４Ｃを参照すると、複数のタイプの発光ダイオード（１０Ｂ、１０Ｇ、１０Ｒ）を金属プレートクラスタの２次元アレイに接合するために、図９～１１のプロセスステップが、必要な変更を加えて繰り返し行われうる。例えば、赤色発光ダイオード１０Ｒが、バックプレーン４０に接合されうる。金属プレートクラスタに取り付けられた発光ダイオード（１０Ｂ、１０Ｇ、１０Ｒ）の各セットは、直視型ディスプレイデバイスの画素を構成しうる発光デバイスクラスタ４００を構成し、発光ダイオードの各々は、直視型ディスプレイデバイスのサブピクセルでありうる。画素４００は、異なる強度を有する複数のピーク波長の光の組み合わせによって生成されうる任意の色を提供するように構成される。画素４００は、任意の適切な形状および構成を有しうり、任意の適切な数の発光デバイス（すなわち、任意の適切な数のＬＥＤ）（１０Ｂ、１０Ｇ、１０Ｒ）を有しうる。例えば、各画素４００は、２つの赤色発光ＬＥＤ１０Ｒ、１つの青色発光ＬＥＤ１０Ｂおよび１つの緑色発光ＬＥＤ１０Ｇを含みうる。赤色発光ＬＥＤ１０Ｒは、各画素４００において、互いに隣接して、または、互いに斜めに位置しうる。したがって、発光デバイスクラスタ４００の２次元アレイは、それぞれの接合構造（３６、５８、１７）を通してバックプレーン４０に接合されうる。各発光デバイスクラスタ４００は、金属プレートクラスタのそれぞれの上にある複数の発光デバイス（１０Ｂ、１０Ｇ、１０Ｒ）を含む。
すべての図を参照し、本開示の様々な実施形態によると、基板４２およびその中に埋め込まれた金属相互接続構造（４６、４４、４２５）を含むバックプレーン４０と、それぞれ平坦な上面領域を含み、バックプレーン４０を覆うように位置する絶縁材料部４８であって、絶縁材料部のすべての平坦な上面領域は、同じ水平面内にある絶縁材料部４８と、金属プレートクラスタの２次元アレイであって、金属プレートクラスタの各々は、複数の金属プレート３４を含み、各金属プレート３４は、絶縁材料部４８の平坦な上面領域のそれぞれの上にある水平金属プレート部３４Ｈと、水平金属プレート部３４Ｈと金属相互接続構造（４６、４４、４２５）のそれぞれとの間に延在する接続金属部と、を含む、金属プレートクラスタの２次元アレイと、それぞれの接合構造（３６、５８、１７）を通してバックプレーン４０に接合された発光デバイスクラスタの２次元アレイであって、各発光デバイスクラスタは、金属プレートクラスタのそれぞれの上にある複数の発光デバイス（１０Ｂ、１０Ｇ、１０Ｒ）を含む、発光デバイスクラスタの２次元アレイと、を含む発光デバイスアセンブリが提供される。
１つの実施形態において、不規則な表面の高さの変動を有し、発光デバイス（１０Ｂ、１０Ｇ、１０Ｒ）の遠位面の上に位置する化合物半導体材料部１１を含み、遠位面は、バックプレーン４０とは反対を向く発光デバイスの表面である。１つの実施形態において、接合構造（３６、５８、１７）は、金属プレートクラスタの２次元アレイの上に位置するバックプレーン側接合パッド３６の２次元アレイを含み、バックプレーン側接合パッド３６の各々は、水平金属プレート部３４Ｈのそれぞれの上に位置する。１つの実施形態において、発光デバイスクラスタの２次元アレイ内の発光デバイス（１０Ｂ、１０Ｇ、１０Ｒ）の各々は、はんだ材料部５８を通してバックプレーン側接合パッド３６のそれぞれに接合されたデバイス側接合パッド１７を含む。
１つの実施形態において、金属相互接続構造（４６、４４、４２５）は、金属相互接続構造（４６、４４、４２５）が存在しないギャップ領域ＧＲの矩形の２次元アレイを提供するように配され、絶縁材料部４８は、ギャップ領域ＧＲの各々を覆うように位置し、複数の金属プレート３４は、ギャップ領域ＧＲのそれぞれの上にある。１つの実施形態において、発光デバイスクラスタの２次元アレイは、金属プレートクラスタの２次元アレイと同じ２次元周期性、すなわち、第１水平方向ｈｄ１に沿ってＰｘ１の整数Ｍ倍の第１周期性、および、第２水平方向ｈｄ２に沿ってＰｙ１の整数Ｎ倍の第２周期性を有し、ここで、Ｍは１よりも大きい整数であり、Ｎは１よりも大きい整数である。
１つの実施形態において、接続金属部３４Ｃの各々は、絶縁材料部４８のそれぞれのテーパー状の側壁または垂直な側壁、および、金属相互接続構造（４６、４４、４２５）のそれぞれの上面に接触する。第１の実施形態において、絶縁材料部４８は、互いに直接接触せず、金属プレートクラスタの２次元アレイと同じ２次元周期性を有する絶縁メサ構造の２次元アレイとして配される。第２の実施形態において、絶縁材料部４８は、バックプレーン４０の上面を覆う連続絶縁材料層４８Ｌの一部であり、各接続金属部３４Ｃは、それぞれの開口を通り、連続絶縁材料層４８Ｌを通り延在する。
本開示の実施形態は、以下の非限定的な利点を提供する。平坦な上面領域は、ＬＥＤをバックプレーンに接合するための同一平面上の表面を提供することによって、ＬＥＤの均一な接合を容易にする。絶縁材料部は、接合の間に、複数の発光デバイスの位置合わせ改善するために、柔軟（すなわち、バックプレーン基板よりも低い弾性率を有する）であってもよい。
前述は、特定の好ましい実施形態を指すが、本発明は、それに限定されないことが理解されるであろう。当業者であれば、開示された実施形態に様々な変更を加えることができ、そのような変更は本発明の範囲内にあることが意図されている。特定の構造、および／または、構成を用いる実施形態が本開示に示されている場合、本発明は、そのような置換が明示的に禁止されていないか、または、当業者には不可能であることが知られていなければ、機能的に等価な他の適合する構造および／または構成で実施できることが理解される。
Claims (9)
- 発光デバイスアセンブリであって、
複数の金属相互接続構造を含む基板を含むバックプレーンと、
絶縁メサ構造を備え、前記基板よりも低い弾性率を有する複数の絶縁材料部であって、前記複数の絶縁材料部は、前記バックプレーンを覆うように位置し、前記複数の絶縁材料部の平坦な上面領域が同じ水平面内に位置するように、それぞれ前記平坦な上面領域を含む、前記複数の絶縁材料部と、
複数の金属プレートクラスタの２次元アレイであって、前記複数の金属プレートクラスタの各々は、複数の金属プレートを含み、各金属プレートは、絶縁材料部の平坦な上面領域のそれぞれの上にある水平金属プレート部と、前記水平金属プレート部と前記複数の金属相互接続構造のそれぞれとの間に延在する接続金属部と、を含む、前記複数の金属プレートクラスタの２次元アレイと、
複数の接合構造のそれぞれを通して前記バックプレーンに接合された複数の発光デバイスクラスタの２次元アレイであって、各発光デバイスクラスタは、前記複数の金属プレートクラスタのそれぞれの金属プレートクラスタの上にある複数の発光デバイスを含む、前記複数の発光デバイスクラスタの２次元アレイと、
を含むことを特徴とする発光デバイスアセンブリ。 - 前記複数の発光デバイスの遠位面の上に位置する不規則な表面の高さの変動を有する複数の化合物半導体材料部をさらに含み、前記遠位面が前記バックプレーンとは反対を向く前記複数の発光デバイスの表面であることを特徴とする請求項１に記載の発光デバイスアセンブリ。
- 前記複数の接合構造が、前記複数の金属プレートクラスタの２次元アレイの上に位置する複数のバックプレーン側接合パッドの２次元アレイを含み、前記複数のバックプレーン側接合パッドの各々が、前記水平金属プレート部のそれぞれの上に位置することを特徴とする請求項１に記載の発光デバイスアセンブリ。
- 前記複数の発光デバイスクラスタの２次元アレイ内の前記複数の発光デバイスの各々は、はんだ材料部を通して前記複数のバックプレーン側接合パッドのそれぞれに接合されたデバイス側接合パッドを含むことを特徴とする請求項３に記載の発光デバイスアセンブリ。
- 前記複数の金属相互接続構造は、前記複数の金属相互接続構造が存在しない複数のギャップ領域の矩形の２次元アレイを提供するように配され、
前記複数の絶縁材料部は、前記複数のギャップ領域の各々を覆うように位置し、
前記複数の金属プレートは、前記複数のギャップ領域のそれぞれの上にあることを特徴とする請求項１に記載の発光デバイスアセンブリ。 - 各発光デバイスクラスタが、直視型ディスプレイデバイスの画素を含むことを特徴とする請求項１に記載の発光デバイスアセンブリ。
- 前記複数の発光デバイスクラスタの２次元アレイが、前記複数の金属プレートクラスタの２次元アレイと同じ２次元周期性を有し、
前記接続金属部の各々は、前記複数の絶縁材料部のそれぞれのテーパー状の側壁または垂直な側壁、および、前記複数の金属相互接続構造のそれぞれの上面に接触することを特徴とする請求項１に記載の発光デバイスアセンブリ。 - 前記複数の絶縁材料部の前記絶縁メサ構造は、互いに直接接触せず、前記複数の金属プレートクラスタの２次元アレイと同じ２次元周期性を有する２次元アレイとして配されることを特徴とする請求項７に記載の発光デバイスアセンブリ。
- 前記バックプレーンの前記基板は、第１弾性率を有する第１誘電体材料を含み、
前記複数の絶縁材料部は、前記バックプレーンの前記基板の上に位置し、前記第１弾性率の８０％未満の第２弾性率を有する第２誘電体材料を含むことを特徴とする請求項１に記載の発光デバイスアセンブリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/949,514 US10707190B2 (en) | 2018-04-10 | 2018-04-10 | LED backplane having planar bonding surfaces and method of making thereof |
| US15/949,514 | 2018-04-10 | ||
| PCT/US2019/025622 WO2019199547A1 (en) | 2018-04-10 | 2019-04-03 | Led backplane having planar bonding surfaces and method of making thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021521634A JP2021521634A (ja) | 2021-08-26 |
| JPWO2019199547A5 JPWO2019199547A5 (ja) | 2022-03-02 |
| JP7212061B2 true JP7212061B2 (ja) | 2023-01-24 |
Family
ID=68096113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020555026A Active JP7212061B2 (ja) | 2018-04-10 | 2019-04-03 | 平坦な接合面を有するｌｅｄバックプレーンおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10707190B2 (ja) |
| EP (1) | EP3776655A4 (ja) |
| JP (1) | JP7212061B2 (ja) |
| KR (1) | KR102480160B1 (ja) |
| TW (1) | TWI797305B (ja) |
| WO (1) | WO2019199547A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI647835B (zh) * | 2017-07-05 | 2019-01-11 | 英屬開曼群島商錼創科技股份有限公司 | 顯示面板 |
| US11011669B2 (en) * | 2019-10-14 | 2021-05-18 | Shaoher Pan | Integrated active-matrix light emitting pixel arrays based devices |
| TWI844832B (zh) * | 2022-03-17 | 2024-06-11 | 晶元光電股份有限公司 | 半導體元件及半導體組件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012506566A (ja) | 2008-10-23 | 2012-03-15 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 表示デバイスおよびバックプレーン |
| JP2014016469A (ja) | 2012-07-09 | 2014-01-30 | Sony Corp | 実装基板および光学装置 |
| US20160035924A1 (en) | 2014-01-23 | 2016-02-04 | Nthdegree Technologies Worldwide Inc. | Configurable backplane interconnecting led tiles |
| JP2017521859A (ja) | 2014-06-18 | 2017-08-03 | エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ | マイクロ組立ｌｅｄディスプレイ |
| WO2017144650A1 (de) | 2016-02-25 | 2017-08-31 | Osram Opto Semiconductors Gmbh | Videowand-modul und verfahren zum herstellen eines videowand-moduls |
| US20170256522A1 (en) | 2016-03-03 | 2017-09-07 | X-Celeprint Limited | Micro-printed display |
| US20170294479A1 (en) | 2016-04-08 | 2017-10-12 | Samsung Electronics Co., Ltd. | Light emitting diode module, display panel having the same and method of manufacturing the same |
| WO2017175051A1 (en) | 2016-04-04 | 2017-10-12 | Glo Ab | Through backplane laser irradiation for die transfer |
| JP2018508972A (ja) | 2014-12-19 | 2018-03-29 | グロ アーベーＧｌｏ Ａｂ | バックプレーン上に発光ダイオードアレイを生成する方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3690340B2 (ja) | 2001-03-06 | 2005-08-31 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
| JP5836122B2 (ja) * | 2008-07-07 | 2015-12-24 | グロ アーベーＧｌｏ Ａｂ | ナノ構造のｌｅｄ |
| JP2011054805A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
| US8241932B1 (en) * | 2011-03-17 | 2012-08-14 | Tsmc Solid State Lighting Ltd. | Methods of fabricating light emitting diode packages |
| US9293662B2 (en) | 2012-05-21 | 2016-03-22 | De L Associates Inc. | Light emitting device comprising chip-on-board package substrate and method for manufacturing |
| TWI505002B (zh) * | 2013-02-05 | 2015-10-21 | Lextar Electronics Corp | 發光二極體顯示面板 |
| US10910350B2 (en) | 2014-05-24 | 2021-02-02 | Hiphoton Co., Ltd. | Structure of a semiconductor array |
| WO2016022824A1 (en) | 2014-08-08 | 2016-02-11 | Glo Ab | Pixilated display device based upon nanowire leds and method for making the same |
| US9620559B2 (en) | 2014-09-26 | 2017-04-11 | Glo Ab | Monolithic image chip for near-to-eye display |
| JP6806774B2 (ja) | 2015-12-07 | 2021-01-06 | グロ アーベーＧｌｏ Ａｂ | 基板間ｌｅｄ移送のための、孤立ｉｉｉ族窒化物光アイランド上のレーザリフトオフ |
| WO2017202331A1 (en) | 2016-05-25 | 2017-11-30 | Chen-Fu Chu | Methods of filling organic or inorganic liquid in assembly module |
| US10177195B2 (en) | 2016-09-30 | 2019-01-08 | Intel Corporation | Micro-LED displays |
| KR20190098199A (ko) * | 2016-12-22 | 2019-08-21 | 루미레즈 엘엘씨 | 동작 피드백을 위한 센서 세그먼트를 구비한 발광 다이오드들 |
-
2018
- 2018-04-10 US US15/949,514 patent/US10707190B2/en active Active
-
2019
- 2019-04-03 JP JP2020555026A patent/JP7212061B2/ja active Active
- 2019-04-03 WO PCT/US2019/025622 patent/WO2019199547A1/en unknown
- 2019-04-03 TW TW108111849A patent/TWI797305B/zh active
- 2019-04-03 KR KR1020207032345A patent/KR102480160B1/ko active IP Right Grant
- 2019-04-03 EP EP19784675.1A patent/EP3776655A4/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012506566A (ja) | 2008-10-23 | 2012-03-15 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 表示デバイスおよびバックプレーン |
| JP2014016469A (ja) | 2012-07-09 | 2014-01-30 | Sony Corp | 実装基板および光学装置 |
| US20160035924A1 (en) | 2014-01-23 | 2016-02-04 | Nthdegree Technologies Worldwide Inc. | Configurable backplane interconnecting led tiles |
| JP2017521859A (ja) | 2014-06-18 | 2017-08-03 | エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ | マイクロ組立ｌｅｄディスプレイ |
| JP2018508972A (ja) | 2014-12-19 | 2018-03-29 | グロ アーベーＧｌｏ Ａｂ | バックプレーン上に発光ダイオードアレイを生成する方法 |
| JP2018508971A (ja) | 2014-12-19 | 2018-03-29 | グロ アーベーＧｌｏ Ａｂ | バックプレーン上に発光ダイオードアレイを生成する方法 |
| WO2017144650A1 (de) | 2016-02-25 | 2017-08-31 | Osram Opto Semiconductors Gmbh | Videowand-modul und verfahren zum herstellen eines videowand-moduls |
| US20170256522A1 (en) | 2016-03-03 | 2017-09-07 | X-Celeprint Limited | Micro-printed display |
| WO2017175051A1 (en) | 2016-04-04 | 2017-10-12 | Glo Ab | Through backplane laser irradiation for die transfer |
| US20170294479A1 (en) | 2016-04-08 | 2017-10-12 | Samsung Electronics Co., Ltd. | Light emitting diode module, display panel having the same and method of manufacturing the same |
Non-Patent Citations (1)
| Title |
|---|
| LIU, Zhao Jun et al.，360 PPI Flip-Chip Mounted Active Matrix Addressable Light Emitting Diode on Silicon (LEDoS) Micro-Displays，Journal of Display Technology，Vol.9, No.8，2013年08月，p.678-682，DOI:10.1109/JDT.2013.2256107 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10707190B2 (en) | 2020-07-07 |
| JP2021521634A (ja) | 2021-08-26 |
| US20190312015A1 (en) | 2019-10-10 |
| KR20200131910A (ko) | 2020-11-24 |
| EP3776655A1 (en) | 2021-02-17 |
| TW201944145A (zh) | 2019-11-16 |
| WO2019199547A1 (en) | 2019-10-17 |
| EP3776655A4 (en) | 2022-01-05 |
| KR102480160B1 (ko) | 2022-12-22 |
| TWI797305B (zh) | 2023-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11127720B2 (en) | Pixel repair method for a direct view display device | |
| US10693051B2 (en) | Through backplane laser irradiation for die transfer | |
| KR102200058B1 (ko) | 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법 | |
| JP7212061B2 (ja) | 平坦な接合面を有するｌｅｄバックプレーンおよびその製造方法 | |
| JP4899675B2 (ja) | 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法 | |
| JP2018538696A (ja) | 基板間ｌｅｄ移送のための、孤立ｉｉｉ族窒化物光アイランド上のレーザリフトオフ | |
| US11289633B2 (en) | LED array package and manufacturing method thereof | |
| CN105977232B (zh) | 在基板中安装器件的方法、安装有器件的基板结构和电子装置 | |
| US11430830B2 (en) | White light emitting diode (LED) and method of repairing light emitting device using same | |
| TW202006987A (zh) | 使用基於光之脫膠之微型led轉移方法 | |
| WO2017142877A1 (en) | Method of selectively transferring led die to a backplane using height controlled bonding structures | |
| JP2004304161A (ja) | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 | |
| KR102711807B1 (ko) | 디스플레이 패널 및 이의 제조방법 | |
| JP2002313914A (ja) | 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| US11955506B2 (en) | Fabrication method of display device | |
| JP2023509343A (ja) | ダイ転送中の部分レーザリフトオフプロセス、および、それによって形成される構造 | |
| JP2002314053A (ja) | チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| KR20220002289A (ko) | 캔틸레버 전극을 갖는 발광 소자, 그것을 갖는 디스플레이 패널 및 디스플레이 장치 | |
| KR102484661B1 (ko) | 시트 조명 및 이의 제조방법 | |
| TW202316402A (zh) | 顯示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201102 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220221 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7212061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |