CN111129253A - 倒装微型电子元件结构及其制作方法 - Google Patents
倒装微型电子元件结构及其制作方法 Download PDFInfo
- Publication number
- CN111129253A CN111129253A CN201911293794.4A CN201911293794A CN111129253A CN 111129253 A CN111129253 A CN 111129253A CN 201911293794 A CN201911293794 A CN 201911293794A CN 111129253 A CN111129253 A CN 111129253A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- bonding
- chip device
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 479
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 96
- 239000011241 protective layer Substances 0.000 claims abstract description 55
- 230000001681 protective effect Effects 0.000 claims abstract description 24
- 230000008093 supporting effect Effects 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 7
- 238000010023 transfer printing Methods 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及一种倒装微型电子元件结构及其制作方法；倒装微型电子元件结构包括：键合衬底；键合层，位于键合衬底的表面；若干个间隔排布的芯片器件，位于键合层远离键合衬底的一侧，且与键合层之间具有空气间隙；芯片器件的第一表面为芯片器件远离空气间隙的表面；保护层，包括覆盖保护部及链条层，覆盖保护部位于各芯片器件的第二表面及侧壁，且暴露出芯片器件的部分第二表面；链条层位于相邻芯片器件之间，且与覆盖保护部一体连接；链条层的第一表面与芯片器件的第一表面相平齐。上述倒装微型电子元件结构中，由于链条层与芯片器件等高，在转印过程中，转印头不会先压断链条层，从而提高了转印良率。
Description
技术领域
本发明属于集成电路技术领域，特别是涉及一种倒装微型电子元件结构及其制作方法。
背景技术
为了实现微元件结构的巨量转移，目前一般均通过为印章转印技术，利用范德华力将微元件结构转移到电路板上，所以能够被转印的微元件结构至关重要。现有的微元件结构如图1所示，该结构中器件11与支撑层13(譬如，位于衬底上的键合层等)之间具有空气间隙12，即芯片器件11处于悬空状态，芯片器件11通过链条层10与支撑层13绑定连接。在转印过程中，使用转印头通过下压芯片器件11，通过机械力将链条层10压断，然后转印头将芯片器件11取出以完成转印。然后，由于现有的微元件结构中的链条层10高于芯片器件11，在转印的过程中会存在如下问题：1.很容易因为精度问题造成转印头14压到链条层10上，导致链条层10断裂，在还未来得及拾取之前就使得芯片器件11掉落至空气间隙12内，如图2所示，从而影响转印良率；2.链条层10断裂无规则，可能会断裂在芯片器件11的边缘，如图3所示，导致芯片器件11上的膜层受损，譬如PV(光伏)保护层(如，二氧化硅层)受损，从而影响芯片性能；3.芯片器件11处于悬空状态，转印头14下压芯片器件11进行拾取时，如果链条层10被扯断时转印头14与芯片器件11之间的贴合力不够，会导致芯片器件11无法被拾取，如图4所示，从而影响转印良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种倒装微型电子元件结构及其制作方法，用于解决现有技术中存在的上述问题。
为实现上述目的及其他相关目的，本发明提供一种倒装微型电子元件结构，所述倒装微型电子元件结构包括：
键合衬底；
键合层，位于所述键合衬底的表面；
若干个间隔排布的芯片器件，位于所述键合层远离所述键合衬底的一侧，且与所述键合层之间具有空气间隙；所述芯片器件包括相对的第一表面及第二表面，所述芯片器件的第一表面为所述芯片器件远离所述空气间隙的表面；及
保护层，包括覆盖保护部及链条层，所述覆盖保护部位于各所述芯片器件的第二表面及侧壁，且暴露出所述芯片器件的部分第二表面；所述链条层位于相邻所述芯片器件之间，且与所述覆盖保护部一体连接；所述链条层包括相对的第一表面及第二表面，且所述链条层的第一表面与所述芯片器件的第一表面相平齐。
上述倒装微型电子元件结构中，由于链条层与芯片器件等高，在转印过程中，转印头不会先压断链条层，从而提高了转印良率；同时，链条层与芯片器件表面的覆盖保护部一体连接，可以对悬空的芯片器件起到承托效果，使得链条层对芯片器件的束缚效果更好，避免芯片器件在转印前因束缚问题掉入空气间隙内，从而确保转印良率；又链条层与芯片器件表面的覆盖保护部一体连接，二者可以由同一工艺而形成，且在转印后不需要额外的去除链条层的步骤，减少了工艺步骤，降低了工艺难度及制作成本。
可选地，所述倒装微型电子元件结构还包括若干个支撑柱，所述支撑柱位于各所述芯片器件与所述键合层之间，且一端与所述覆盖保护部远离所述芯片器件的表面相接触，另一端与所述键合层远离所述键合衬底的表面相接触。
上述倒装微型电子元件结构中，芯片器件与键合层之间具有支撑柱承托，在转印过程中，使得转印头下压芯片器件时，能够增加转印头与芯片器件之间的粘合力，从而提高转印良率。
可选地，各所述芯片器件均包括：
外延结构，所述外延结构包括依次叠置的N型层、量子阱发光层及P型层，且所述N型层远离所述量子阱发光层的表面为所述芯片器件的第一表面；所述外延结构内形成有开口，所述开口沿厚度方向贯穿所述P型层及所述量子阱发光层，且延伸至所述N型层内；
透明导电层，位于所述P型层远离所述量子阱发光层的表面。
可选地，所述链条层各处的宽度不尽相同。
上述倒装微型电子元件结构中，由于链条层各处的宽度不尽相同，在转印过程中，可以使得链条层有选择性地从宽度较窄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件的膜层，从而确保倒装微型电子元件结构的性能。
可选地，所述链条层的第二表面形成有凹槽，以使得所述链条层各处的厚度不尽相同。
上述倒装微型电子元件结构中，由于链条层各处的厚度不尽相同，在转印过程中，可以使得链条层有选择性地从厚度较薄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件的膜层，从而确保倒装微型电子元件结构的性能。
本发明还提供一种倒装微型电子元件结构的制作方法，所述倒装微型电子元件结构的制作方法包括如下步骤：
提供生长衬底；
于所述生长衬底的表面形成若干个间隔分布的芯片器件，所述芯片器件包括相对的第一表面及第二表面，所述芯片器件的第一表面与所述生长衬底相接触；
于所述芯片器件的表面及裸露的所述生长衬底的表面形成保护层，所述保护层包括覆盖保护部及水平部；所述覆盖保护部位于各所述芯片器件的第二表面及侧壁，且暴露出所述芯片器件的部分第二表面；所述水平部位于相邻所述芯片器件之间，且将相邻所述芯片器件相连接；所述水平部包括相对的第一表面及第二表面，所述水平部的第一表面与所述芯片器件的第一表面相平齐；
于所述保护层的表面形成牺牲层，所述牺牲层覆盖所述保护层；在相同刻蚀条件下，所述牺牲层的刻蚀去除速率大于所述保护层的刻蚀去除速率；
提供键合衬底，将所述键合衬底经由键合层键合于所述牺牲层远离所述芯片器件的表面；
去除所述生长衬底；
对所述保护层进行图形化处理，以暴露出部分所述牺牲层，且将所述水平部图形化为位于相邻芯片器件之间且与所述覆盖保护部一体连接的链条层；及
去除所述牺牲层，以于所述芯片器件与所述键合层之间形成空气间隙。
上述倒装微型电子元件结构的制作方法中，通过对形成的保护层进行图形化处理得到与覆盖保护部一体连接的链条层，由于链条层与芯片器件等高，在转印过程中，转印头不会先压断链条层，从而提高了转印良率；同时，链条层与芯片器件表面的覆盖保护部一体连接，可以对悬空的芯片器件起到承托效果，使得链条层对芯片器件的束缚效果更好，避免芯片器件在转印前因束缚问题掉入空气间隙内，从而确保转印良率；又链条层与芯片器件表面的覆盖保护部一体连接，二者可以由同一工艺形成的保护层而形成，且在转印后不需要额外的去除链条层的步骤，减少了工艺步骤，降低了工艺难度及制作成本。
可选地，所述牺牲层内还形成有支撑柱，所述支撑柱位于各所述芯片器件与所述键合层之间，且一端与所述覆盖保护部远离所述芯片器件的表面相接触，另一端与所述键合层远离所述键合衬底的表面相接触；在相同刻蚀条件下，所述支撑柱的刻蚀去除速率小于所述牺牲层的刻蚀去除速率。
上述倒装微型电子元件结构的制作方法中，芯片器件与键合层之间具有支撑柱承托，在转印过程中，使得转印头下压芯片器件时，能够增加转印头与芯片器件之间的粘合力，从而提高转印良率。
可选地，于所述生长衬底的表面形成若干个间隔分布的芯片器件包括如下步骤：
于所述生长衬底的表面形成外延结构，所述外延结构包括依次叠置的N型层、量子阱发光层及P型层，且所述N型层位于所述生长衬底的表面；
于所述外延结构内形成若干个开口，所述开口沿厚度方向贯穿所述P型层及所述量子阱发光层，且延伸至所述N型层内；
于所述P型层远离所述量子阱发光层的表面形成透明导电层；及
于所述外延结构内形成分离槽，以分离形成若干个所述芯片器件。
可选地，所述链条层各处的宽度不尽相同。
上述倒装微型电子元件结构的制作方法中，由于链条层各处的宽度不尽相同，在转印过程中，可以使得链条层有选择性地从宽度较窄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件的膜层，从而确保倒装微型电子元件结构的性能。
可选地，于所述保护层的表面形成牺牲层之后还包括如下步骤：刻蚀去除部分所述牺牲层及部分所述水平部，以于所述水平部内形成凹槽，以使得后续得到的所述链条层各处的厚度不尽相同。
上述倒装微型电子元件结构的制作方法中，由于链条层各处的厚度不尽相同，在转印过程中，可以使得链条层有选择性地从厚度较薄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件的膜层，从而确保倒装微型电子元件结构的性能。
本发明还提供一种倒装微型电子元件结构的制作方法，所述倒装微型电子元件结构的制作方法包括如下步骤：
提供生长衬底；
于所述生长衬底的表面形成若干个间隔分布的芯片器件，所述芯片器件包括相对的第一表面及第二表面，所述芯片器件的第一表面与所述生长衬底相接触；
于所述芯片器件的表面及裸露的所述生长衬底的表面形成保护层，所述保护层包括覆盖保护部及水平部；所述覆盖保护部位于各所述芯片器件的第二表面及侧壁；所述水平部位于相邻所述芯片器件之间，且将相邻所述芯片器件相连接；所述水平部包括相对的第一表面及第二表面，所述水平部的第一表面与所述芯片器件的第一表面相平齐；
对所述保护层进行图形化处理，暴露出所述芯片器件的部分第二表面，且将所述水平部图形化为位于相邻所述芯片器件之间且与所述覆盖保护部一体连接的链条层；
于所述保护层的表面形成牺牲层，所述牺牲层覆盖所述保护层；在相同刻蚀条件下，所述牺牲层的刻蚀去除速率大于所述保护层的刻蚀去除速率；
提供键合衬底，将所述键合衬底经由键合层键合于所述牺牲层远离所述芯片器件的表面；
去除所述生长衬底；及
去除所述牺牲层，以于所述芯片器件与所述键合层之间形成空气间隙。
上述倒装微型电子元件结构的制作方法中，通过对形成的保护层进行图形化处理得到与覆盖保护部一体连接的链条层，由于链条层与芯片器件等高，在转印过程中，转印头不会先压断链条层，从而提高了转印良率；同时，链条层与芯片器件表面的覆盖保护部一体连接，可以对悬空的芯片器件起到承托效果，使得链条层对芯片器件的束缚效果更好，避免芯片器件在转印前因束缚问题掉入空气间隙内，从而确保转印良率；又链条层与芯片器件表面的覆盖保护部一体连接，二者可以由同一工艺形成的保护层而形成，且在转印后不需要额外的去除链条层的步骤，减少了工艺步骤，降低了工艺难度及制作成本。
可选地，所述牺牲层内还形成有支撑柱，所述支撑柱位于各所述芯片器件与所述键合层之间，且一端与所述覆盖保护部远离所述芯片器件的表面相接触，另一端与所述键合层远离所述键合衬底的表面相接触；在相同刻蚀条件下，所述支撑柱的刻蚀去除速率小于所述牺牲层的刻蚀去除速率。
上述倒装微型电子元件结构的制作方法中，芯片器件与键合层之间具有支撑柱承托，在转印过程中，使得转印头下压芯片器件时，能够增加转印头与芯片器件之间的粘合力，从而提高转印良率。
可选地，于所述生长衬底的表面形成若干个间隔分布的芯片器件包括如下步骤：
于所述生长衬底的表面形成外延结构，所述外延结构包括依次叠置的N型层、量子阱发光层及P型层，且所述N型层位于所述生长衬底的表面；
于所述外延结构内形成若干个开口，所述开口沿厚度方向贯穿所述P型层及所述量子阱发光层，且延伸至所述N型层内；
于所述P型层远离所述量子阱发光层的表面形成透明导电层；及
于所述外延结构内形成分离槽，以分离形成若干个所述芯片器件。
可选地，所述链条层各处的宽度不尽相同。
上述倒装微型电子元件结构的制作方法中，由于链条层各处的宽度不尽相同，在转印过程中，可以使得链条层有选择性地从宽度较窄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件的膜层，从而确保倒装微型电子元件结构的性能。
可选地，于所述保护层的表面形成牺牲层之后还包括如下步骤：刻蚀去除部分所述牺牲层及部分所述水平部，以于所述水平部内形成凹槽，以使得后续得到的所述链条层各处的厚度不尽相同。
上述倒装微型电子元件结构的制作方法中，由于链条层各处的厚度不尽相同，在转印过程中，可以使得链条层有选择性地从厚度较薄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件的膜层，从而确保倒装微型电子元件结构的性能。
附图说明
图1显示为现有技术中的微元件结构的截面结构示意图；
图2显示为现有技术中进行微元件结构转印过程中因为精度问题造成转印头压到链条层上，导致链条层断裂，使得芯片器件掉落至空气间隙内的结构示意图；
图3显示为现有技术中进行微元件结构转印过程中链条层断裂无规则，导致芯片器件上的膜层受损的结构示意图；
图4显示为现有技术中进行微元件结构转印过程中链条层被扯断时转印头与芯片器件之间的贴合力不够，导致芯片器件无法被拾取的结构示意图；
图5显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法的流程图；
图6显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中步骤1)所得结构的截面结构示意图；
图7至图10显示为本发明一个实施例中提供的提供的倒装微型电子元件结构的制作方法中步骤2)所得结构的截面结构示意图；
图11显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中步骤3)所得结构的截面结构示意图；
图12显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中形成正电极及负电极后所得结构的截面结构示意图；
图13显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中形成牺牲层、支撑柱及凹槽后所得结构的截面结构示意图；
图14至16显示为本发明一个实施例中的倒装微型电子元件结构的制作方法中步骤5)所得结构的截面结构示意图；
图17显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中步骤6)所得结构的截面结构示意图；
图18至图19显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中步骤7)所得不同结构的俯视结构示意图；
图20显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中步骤8)所得结构的截面结构示意图；图20亦为本发明另一个实施例中提供的倒装微型电子元件结构的截面结构示意图；
图21显示为本发明另一个实施例中提供的倒装微型电子元件结构的制作方法的流程图；
图22至图23显示为本发明一个实施例中提供的倒装微型电子元件结构的制作方法中步骤4)所得不同结构的俯视结构示意图。
元件标号说明
10 链条层
11 芯片器件
12 空气间隙
13 支撑层
14 转印头
20 生长衬底
21 芯片器件
211 N型层
212 量子阱发光层
213 P型层
214 开口
215 透明导电层
22 分离槽
23 保护层
231 覆盖保护部
232 水平部
233 链条层
234 凹槽
24 正电极
25 负电极
26 牺牲层
261 空气间隙
27 支撑柱
28 键合层
281 第一键合层
282 第二键合层
29 键合衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图5～图23。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图5，在一个实施例中，本发明提供一种倒装微型电子元件结构的制作方法，所述倒装微型电子元件结构的制作方法包括步骤：
S11：提供生长衬底；
S12：于生长衬底的表面形成若干个间隔分布的芯片器件，芯片器件包括相对的第一表面及第二表面，芯片器件的第一表面与生长衬底相接触；
S13：于芯片器件的表面及裸露的生长衬底的表面形成保护层，保护层包括覆盖保护部及水平部；覆盖保护部位于各芯片器件的第二表面及侧壁，且暴露出芯片器件的部分第二表面；水平部位于相邻芯片器件之间，且将相邻芯片器件相连接；水平部包括相对的第一表面及第二表面，水平部的第一表面与芯片器件的第一表面相平齐；
S14：于保护层的表面形成牺牲层，牺牲层覆盖保护层；在相同刻蚀条件下，牺牲层的刻蚀去除速率大于保护层的刻蚀去除速率；
S15：提供键合衬底，将键合衬底经由键合层键合于牺牲层远离芯片器件的表面；
S16：去除生长衬底；
S17：对保护层进行图形化处理，以暴露出部分牺牲层，且将水平部图形化为位于相邻芯片器件之间且与覆盖保护部一体连接的链条层；及
S18：去除牺牲层，以于芯片器件与键合层之间形成空气间隙。
在步骤S11中，请参阅图5中的S1步骤及图6，提供生长衬底20。
作为示例，所述生长衬底20可以包括但不仅限于蓝宝石衬底、硅衬底或碳化硅衬底等等。
在步骤S12中，请参阅图5中的S2步骤及图7至图10，于生长衬底的表面形成若干个间隔分布的芯片器件，芯片器件包括相对的第一表面及第二表面，芯片器件的第一表面与生长衬底相接触。
作为示例，步骤S12可以包括如下步骤：
S121：于生长衬底20的表面形成外延结构(未标示)，外延结构包括依次叠置的N型层211、量子阱发光层212及P型层213，且N型层211位于生长衬底20的表面，如图7所示；具体的，可以采用外延工艺于衬底20的表面形成N型层211、量子阱发光层212及P型层213；
S122：于所外延结构内形成若干个开口214，开口214沿厚度方向贯穿P型层213及量子阱发光层212，且延伸至N型层211内，如图8所示；具体的，可以采用光刻及干法刻蚀工艺刻蚀外延结构，以形成暴露出N型层211的开口214；
S123：于P型层213远离量子阱发光层212的表面形成透明导电层215，如图9所示；具体的，可以采用但不仅限于溅射或蒸镀工艺形成一层ITO(氧化铟锡)层作为透明导电层215；及
S124：于外延结构内形成分离槽234，以分离形成若干个芯片器件21，如图10所示；具体的，可以采用光刻及干法刻蚀工艺刻蚀去除掉部分外延结构以形成分离槽234，分离槽234的数量根据需要分离形成的芯片器件21的数量而设定，此处不做限定；形成的各芯片器件21均包括依次叠置的N型层211、量子阱发光层212、P型层213及透明导电层215，且各芯片器件21中均形成有开口214。
在步骤S13中，请参阅图,5中的S3步骤及图11，于芯片器件21的表面及裸露的生长衬底20的表面形成保护层23，保护层23包括覆盖保护部231及水平部232；覆盖保护部231位于各芯片器件21的第二表面及侧壁，且暴露出芯片器件21的部分第二表面；水平部232位于相邻芯片器件21之间，且将相邻芯片器件21相连接；水平部232包括相对的第一表面及第二表面，水平部232的第一表面与芯片器件21的第一表面相平齐。
作为示例，步骤S13可以包括如下步骤：
S131：于芯片器件21的表面及裸露的生长衬底20的表面形成保护层23，具体的，可以采用但不仅限于物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成保护层23；保护层23可以包括但不仅限于绝缘层(譬如，氮化硅层或氮氧化硅层等等)；保护层23的厚度可以根据实际需要设定，但保护层23的厚度要确保在转印过程中保护层23形成的链条层能够断裂，优选地，保护层23的厚度可以为1000埃～5000埃，譬如，1000埃、2000埃、3000埃、4000埃或5000埃等等；
S132：采用光刻及干法刻蚀工艺刻蚀保护层23，以于保护层23内形成暴露出透明导电层215及位于开口214底部的N型层211的电极孔(未标示)。
作为示例，如图12所示，在步骤S13之后还包括如下步骤：于透明导电层215远离P型层213的表面形成正电极24，并于开口214暴露出的N型层211的表面形成负电极25；具体的，可以采用光刻、蒸镀、剥离及去胶工艺于电极孔内形成正电极24及负电极25。正电极24及负电极25均可以包括但不仅限于金属电极。
在步骤S14中，请参阅图5中的S4步骤及图13，于保护层23的表面形成牺牲层26，牺牲层26覆盖保护层23；在相同刻蚀条件下，牺牲层26的刻蚀去除速率大于保护层23的刻蚀去除速率。
作为示例，当形成有正电极24及负电极25时，牺牲层26还覆盖正电极24及负电极25。
作为示例，可以采用但不仅限于物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成牺牲层26；牺牲层26可以包括但不仅限于氧化硅层；牺牲层26的厚度可以根据实际需要设定，优选地，本实施例中，牺牲层26的厚度可以为1000埃～30000埃，譬如，1000埃、10000埃、20000埃或30000埃等等。
在该示例中，在相同刻蚀条件下，牺牲层26的刻蚀去除速率大于保护层23的刻蚀去除速率，可以确保在后续去除牺牲层后保护层23被完整保留，即在去除牺牲层时保护层23完全不能被去除或很难被去除
在一个可选的示例中，牺牲层26内还可以形成有支撑柱27，支撑柱27位于各芯片器件21与后续形成的键合层之间，且一端与覆盖保护部231远离芯片器件21的表面相接触，另一端与后续形成的键合层远离后续提供的键合衬底的表面相接触；在相同刻蚀条件下，牺牲层26的刻蚀去除速率大于保护层23的刻蚀去除速率。在相同刻蚀条件下，牺牲层26的刻蚀去除速率大于保护层23的刻蚀去除速率，可以确保在后续去除牺牲层26后支撑柱27被完整保留，即在后续去除牺牲层26时支撑柱27完全不能被去除或很难被去除。
具体的，可以先形成牺牲层26，然后采用光刻及干法刻蚀工艺于牺牲层26内形成定义出支撑柱27的形状及位置的通孔，最后再于通孔内形成支撑柱27；当然，在其他示例中，也可以先形成支撑柱27，然后在形成牺牲层26，牺牲层26包覆支撑柱27。
作为示例，支撑柱远离芯片器件21的表面与牺牲层26远离芯片器件21的表面相平齐。
上述倒装微型电子元件结构中，芯片器件21与后续形成的键合层之间具有支撑柱27承托，在转印过程中，使得转印头下压芯片器件21时，能够增加转印头与芯片器件21之间的粘合力，从而提高转印良率。
在一个可选的示例中，如图13所示，步骤S14之后还包括如下步骤：刻蚀去除部分牺牲层26及部分水平部232，以于水平部232内形成凹槽234，以使得后续得到的链条层各处的厚度不尽相同。具体的，可以采用光刻及刻蚀工艺刻蚀去除部分牺牲层26及部分水平部232以形成凹槽234，凹槽234的深度小于水平部232的厚度。具体的，凹槽234的位置及数量可以根据实际需要进行设定，此处不做限定。
上述倒装微型电子元件结构的制作方法中，由于水平部232内形成有凹槽234，使得后续形成的链条层各处的厚度不尽相同，在转印过程中，可以使得链条层有选择性地从厚度较薄的地方断开，使得转印过程中链条层能够在指定区域断开，避免损失芯片器件21的膜层，从而确保倒装微型电子元件结构的性能。
在步骤S15中，请参阅图5中的S5步骤及图14至图16，提供键合衬底29，将键合衬底29经由键合层28键合于牺牲层26远离芯片器件21的表面。
作为示例，步骤S15可以包括如下步骤：
S151：于牺牲层26远离芯片器件21的表面形成第一键合层281，如图14所示；具体的，可以采用但不仅限于蒸镀或涂布工艺形成第一键合层281，第一键合层281可以包括金属层、硅胶层、紫外胶层或树脂层等等；当第一键合层281为金属层时，第一键合层281的材料可以包括Au(金)、Sn(锡)、In(铟)、Ni(镍)或Ti(钛)，或上述至少两种金属的合金材料；
S152：提供键合衬底29，如图15所示；键合衬底29可以包括但不仅限于Si(硅)衬底、SiC(碳化硅)衬底或蓝宝石衬底等等；
S153：于键合衬底29的表面形成第二键合层282，如图15所示；具体的，可以采用但不仅限于蒸镀或涂布工艺形成第二键合层282，第二键合层282可以包括金属层、硅胶层、紫外胶层或树脂层等等；当第二键合层282为金属层时，第二键合层282的材料可以包括Au、Sn、In、Ni或Ti，或上述至少两种金属的合金材料；
S154：将键合衬底29经由第一键合层281及第二键合层282键合于牺牲层26远离芯片器件21的表面，第一键合层281及第二键合层282共同键合层28，且第一键合层281远离牺牲层26的表面及第二键合层282远离键合衬底29的表面为键合面，如图16所示；具体的，可以采用但不仅限于加温加压键合工艺将键合衬底29经由第一键合层281及第二键合层282键合于牺牲层26远离芯片器件21的表面。
在步骤S16中，请参阅图5中的S16步骤及图17，去除生长衬底20。
作为示例，可以采用但不仅限于激光剥离工艺或化学机械研磨(CMP)工艺去除生长衬底20，优选地，本实施例中，采用激光剥离工艺去除生长衬底20。去除生长衬底20后，暴露出N型层211远离量子阱发光层212的表面及水平部232的第一表面，N型层211远离量子阱发光层212的表面即为芯片器件21的第一表面。
在步骤S17中，请参阅图5中的S7步骤及图18至图19，对保护层23进行图形化处理，以暴露出部分牺牲层26，且将水平部232图形化为位于相邻芯片器件21之间且与覆盖保护部231一体连接的链条层233。
作为示例，可以采用光刻及干法刻蚀工艺对保护层23进行图形化处理，图形化处理后得到的链条层233的数量及形状可以根据实际需要进行设定，此处不做限定。
需要说明的是，链条层233与覆盖保护层231一体连接是指链条层233与覆盖保护层231为同一保护层23经光刻刻蚀而形成的结构，即链条层233与覆盖保护层231为同一层材料层。
在一个可选的示例中，形成的各链条层233各处的宽度可以完全相同，如图18所示；。
在另一个可选的示例中，形成的各链条层233各处的宽度也可以不尽相同，如图19所示，即链条层233至少一处的宽度小于链条层233其他部位的宽度，链条层233宽度较窄的区域可以根据实际需要进行设定，可以位于链条层233的两端(如图19所示)，也可以位于链条层233的一端，还可以位于链条层233的中部等等。上述倒装微型电子元件结构中，由于链条层233各处的宽度不尽相同，在转印过程中，可以使得链条层233有选择性地从宽度较窄的地方断开，使得转印过程中链条层233能够在指定区域断开，避免损失芯片器件21的膜层，从而确保倒装微型电子元件结构的性能。
在步骤S18中，请参阅图5中的S18步骤及图20，去除牺牲层26，以于芯片器件21与键合层28之间形成空气间隙261。
作为示例，可以采用湿法腐蚀工艺去除牺牲层26，具体的，可以使用湿法腐蚀溶液去除牺牲层26，湿法腐蚀溶液可以快速去除牺牲层26，但几乎不能去除保护层23及支撑柱27。
请参阅图21至图23，在另一个实施例中，本发明还提供一种倒装微型电子元件结构的制作方法，该实施例中的倒装微型电子元件结构的制作方法与如图5至图20中所示的实施例中的倒装微型电子元件结构的制作方法大致相同，二者的区别在于：如图5至图20中所示的实施例中的倒装微型电子元件结构的制作方法中，在去除生长衬底20之后才对保护层23进行图形化处理以形成链条层233；而本实施例中，在形成牺牲层之前即对保护层23进行图形化处理以形成链条层233。本实施例中其他步骤与如图5至图20中所示的实施例中的倒装微型电子元件结构的制作方法中对应的步骤完全相同，此处不再累述。本实施例中对保护层23进行图形化处理后的两个不同示例的俯视图如图22至图23所示，本实施例中最终得到的倒装微型电子元件结构的具体结构与图20中所示的倒装微型电子元件结构的具体结构完全相同。
请继续参阅图20，在另一个实施例中，本发明还提供一种倒装微型电子元件结构，倒装微型电子元件结构包括：键合衬底29；键合层28，键合层28位于键合衬底29的表面；若干个间隔排布的芯片器件21，芯片器件21位于键合层28远离键合衬底29的一侧，且与键合层28之间具有空气间隙261；芯片器件21包括相对的第一表面及第二表面，芯片器件21的第一表面为芯片器件21远离空气间隙261的表面；及保护层23，保护层23包括覆盖保护部231及链条层233，覆盖保护部231位于各芯片器件21的第二表面及侧壁，且暴露出芯片器件21的部分第二表面；链条层233位于相邻芯片器件21之间，且与覆盖保护部231一体连接；链条层233包括相对的第一表面及第二表面，且链条层233的第一表面与芯片器件21的第一表面相平齐。
上述倒装微型电子元件结构中，由于链条层233与芯片器件32等高，在转印过程中，转印头不会先压断链条层233，从而提高了转印良率；同时，链条层233与芯片器件21表面的覆盖保护部231一体连接，可以对悬空的芯片器件21起到承托效果，使得链条层233对芯片器件21的束缚效果更好，避免芯片器件21在转印前因束缚问题掉入空气间隙261内，从而确保转印良率；又链条层233与芯片器件21表面的覆盖保护部231一体连接，二者可以由同一工艺而形成，且在转印后不需要额外的去除链条层233的步骤，减少了工艺步骤，降低了工艺难度及制作成本。
作为示例，键合衬底29可以包括但不仅限于Si(硅)衬底、SiC(碳化硅)衬底或蓝宝石衬底等等。
作为示例，键合层28可以包括：第一键合层281及第二键合层282，第二键合层282位于键合衬底29的表面，第一键合层281位于第二键合层282远离键合衬底29的表面。
作为示例，第一键合层281可以包括金属层、硅胶层、紫外胶层或树脂层等等；当第一键合层281为金属层时，第一键合层281的材料可以包括Au(金)、Sn(锡)、In(铟)、Ni(镍)或Ti(钛)，或上述至少两种金属的合金材料；第二键合层282可以包括金属层、硅胶层、紫外胶层或树脂层等等；当第二键合层282为金属层时，第二键合层282的材料可以包括Au、Sn、In、Ni或Ti，或上述至少两种金属的合金材料。
作为示例，各芯片器件21均可以包括：外延结构，外延结构包括依次叠置的N型层211、量子阱发光层212及P型层213，且N型层211远离量子阱发光层212的表面为芯片器件21的第一表面；外延结构内形成有开口214，开口214沿厚度方向贯穿P型层213及量子阱发光层212，且延伸至N型层211内；透明导电层215，透明导电层215位于P型层213远离量子阱发光层212的表面。
作为示例，透明导电层215可以包括ITO(氧化铟锡)层。
作为示例，空气间隙261的高度可以根据实际需要设定，优选地，本实施例中，空气间隙261的高度可以为1000埃～30000埃，譬如，1000埃、10000埃、20000埃或30000埃等等。
作为示例，保护层23可以包括但不仅限于绝缘层(譬如，氮化硅层或氧化硅层等等)；链条层233的厚度可以根据实际需要设定，但链条层233的厚度要确保在转印过程中能够断裂，优选地，链条层233的厚度可以为1000埃～5000埃，譬如，1000埃、2000埃、3000埃、4000埃或5000埃等等。
需要说明的是，链条层233与覆盖保护层231一体连接是指链条层233与覆盖保护层231为同一保护层23经光刻刻蚀而形成的结构，即链条层233与覆盖保护层231为同一层材料层。
作为示例，保护层23内形成暴露出透明导电层215及位于开口214底部的N型层211的电极孔(未标示)，具体的，覆盖保护部231内形成暴露出透明导电层215及位于开口214底部的N型层211的电极孔。
作为示例，倒装微型电子元件结构还包括：正电极24，正电极24位于透明导电层215远离P型层213的表面；负电极25，负电极25位于开口214暴露出的N型层211的表面。具体的，可以采用光刻、蒸镀、剥离及去胶工艺于电极孔内形成正电极24及负电极25，正电极24及负电极25均可以包括但不仅限于金属电极。
在一个可选的示例中，倒装微型电子元件结构还包括若干个支撑柱27，支撑柱27位于各芯片器件21与键合层28之间，且一端与覆盖保护部231远离芯片器件21的表面相接触，另一端与键合层28远离键合衬底29的表面相接触。具体的，支撑柱27的材料可以包括但不仅限于氮化硅或氧化硅等等。
上述倒装微型电子元件结构中，芯片器件21与后续形成的键合层之间具有支撑柱27承托，在转印过程中，使得转印头下压芯片器件21时，能够增加转印头与芯片器件21之间的粘合力，从而提高转印良率。
在另一个可选地示例中，链条层233各处的宽度不尽相同，即链条层233至少一处的宽度小于链条层233其他部位的宽度，链条层233宽度较窄的区域可以根据实际需要进行设定，可以位于链条层233的两端(如图19所示)，也可以位于链条层233的一端，还可以位于链条层233的中部等等。上述倒装微型电子元件结构中，由于链条层233各处的宽度不尽相同，在转印过程中，可以使得链条层233有选择性地从宽度较窄的地方断开，使得转印过程中链条层233能够在指定区域断开，避免损失芯片器件21的膜层，从而确保倒装微型电子元件结构的性能。
在又一个可选的示例中，链条层233的第二表面可以形成有凹槽234，以使得链条层233各处的厚度不尽相同。由于链条层233各处的厚度不尽相同，在转印过程中，可以使得链条层233有选择性地从厚度较薄的地方断开，使得转印过程中链条层233能够在指定区域断开，避免损失芯片器件21的膜层，从而确保倒装微型电子元件结构的性能。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种倒装微型电子元件结构，其特征在于，包括：
键合衬底；
键合层，位于所述键合衬底的表面；
若干个间隔排布的芯片器件，位于所述键合层远离所述键合衬底的一侧，且与所述键合层之间具有空气间隙；所述芯片器件包括相对的第一表面及第二表面，所述芯片器件的第一表面为所述芯片器件远离所述空气间隙的表面；及
保护层，包括覆盖保护部及链条层，所述覆盖保护部位于各所述芯片器件的第二表面及侧壁，且暴露出所述芯片器件的部分第二表面；所述链条层位于相邻所述芯片器件之间，且与所述覆盖保护部一体连接；所述链条层包括相对的第一表面及第二表面，且所述链条层的第一表面与所述芯片器件的第一表面相平齐。
2.根据权利要求1所述的倒装微型电子元件结构，其特征在于：所述倒装微型电子元件结构还包括若干个支撑柱，所述支撑柱位于各所述芯片器件与所述键合层之间，且一端与所述覆盖保护部远离所述芯片器件的表面相接触，另一端与所述键合层远离所述键合衬底的表面相接触。
3.根据权利要求1所述的倒装微型电子元件结构，其特征在于：各所述芯片器件均包括：
外延结构，所述外延结构包括依次叠置的N型层、量子阱发光层及P型层，且所述N型层远离所述量子阱发光层的表面为所述芯片器件的第一表面；所述外延结构内形成有开口，所述开口沿厚度方向贯穿所述P型层及所述量子阱发光层，且延伸至所述N型层内；及
透明导电层，位于所述P型层远离所述量子阱发光层的表面。
4.根据权利要求1所述的倒装微型电子元件结构，其特征在于：所述链条层各处的宽度不尽相同。
5.根据权利要求1至4中任一项所述的倒装微型电子元件结构，其特征在于：所述链条层的第二表面形成有凹槽，以使得所述链条层各处的厚度不尽相同。
6.一种倒装微型电子元件结构的制作方法，其特征在于，包括如下步骤：
提供生长衬底；
于所述生长衬底的表面形成若干个间隔分布的芯片器件，所述芯片器件包括相对的第一表面及第二表面，所述芯片器件的第一表面与所述生长衬底相接触；
于所述芯片器件的表面及裸露的所述生长衬底的表面形成保护层，所述保护层包括覆盖保护部及水平部；所述覆盖保护部位于各所述芯片器件的第二表面及侧壁，且暴露出所述芯片器件的部分第二表面；所述水平部位于相邻所述芯片器件之间，且将相邻所述芯片器件相连接；所述水平部包括相对的第一表面及第二表面，所述水平部的第一表面与所述芯片器件的第一表面相平齐；
于所述保护层的表面形成牺牲层，所述牺牲层覆盖所述保护层；在相同刻蚀条件下，所述牺牲层的刻蚀去除速率大于所述保护层的刻蚀去除速率；
提供键合衬底，将所述键合衬底经由键合层键合于所述牺牲层远离所述芯片器件的表面；
去除所述生长衬底；
对所述保护层进行图形化处理，以暴露出部分所述牺牲层，且将所述水平部图形化为位于相邻芯片器件之间且与所述覆盖保护部一体连接的链条层；及
去除所述牺牲层，以于所述芯片器件与所述键合层之间形成空气间隙。
7.根据权利要求6所述的倒装微型电子元件结构的制作方法，其特征在于：所述牺牲层内还形成有支撑柱，所述支撑柱位于各所述芯片器件与所述键合层之间，且一端与所述覆盖保护部远离所述芯片器件的表面相接触，另一端与所述键合层远离所述键合衬底的表面相接触；在相同刻蚀条件下，所述支撑柱的刻蚀去除速率小于所述牺牲层的刻蚀去除速率。
8.根据权利要求6所述的倒装微型电子元件结构的制作方法，其特征在于：于所述生长衬底的表面形成若干个间隔分布的芯片器件包括如下步骤：
于所述生长衬底的表面形成外延结构，所述外延结构包括依次叠置的N型层、量子阱发光层及P型层，且所述N型层位于所述生长衬底的表面；
于所述外延结构内形成若干个开口，所述开口沿厚度方向贯穿所述P型层及所述量子阱发光层，且延伸至所述N型层内；
于所述P型层远离所述量子阱发光层的表面形成透明导电层；及
于所述外延结构内形成分离槽，以分离形成若干个所述芯片器件。
9.根据权利要求6所述的倒装微型电子元件结构的制作方法，其特征在于，所述链条层各处的宽度不尽相同。
10.根据权利要求6至9中任一项所述的倒装微型电子元件结构的制作方法，其特征在于，于所述保护层的表面形成牺牲层之后还包括如下步骤：刻蚀去除部分所述牺牲层及部分所述水平部，以于所述水平部内形成凹槽，以使得后续得到的所述链条层各处的厚度不尽相同。
11.一种倒装微型电子元件结构的制作方法，其特征在于，包括如下步骤：
提供生长衬底；
于所述生长衬底的表面形成若干个间隔分布的芯片器件，所述芯片器件包括相对的第一表面及第二表面，所述芯片器件的第一表面与所述生长衬底相接触；
于所述芯片器件的表面及裸露的所述生长衬底的表面形成保护层，所述保护层包括覆盖保护部及水平部；所述覆盖保护部位于各所述芯片器件的第二表面及侧壁；所述水平部位于相邻所述芯片器件之间，且将相邻所述芯片器件相连接；所述水平部包括相对的第一表面及第二表面，所述水平部的第一表面与所述芯片器件的第一表面相平齐；
对所述保护层进行图形化处理，暴露出所述芯片器件的部分第二表面，且将所述水平部图形化为位于相邻所述芯片器件之间且与所述覆盖保护部一体连接的链条层；
于所述保护层的表面形成牺牲层，所述牺牲层覆盖所述保护层；在相同刻蚀条件下，所述牺牲层的刻蚀去除速率大于所述保护层的刻蚀去除速率；
提供键合衬底，将所述键合衬底经由键合层键合于所述牺牲层远离所述芯片器件的表面；
去除所述生长衬底；及
去除所述牺牲层，以于所述芯片器件与所述键合层之间形成空气间隙。
12.根据权利要求11所述的倒装微型电子元件结构的制作方法，其特征在于：所述牺牲层内还形成有支撑柱，所述支撑柱位于各所述芯片器件与所述键合层之间，且一端与所述覆盖保护部远离所述芯片器件的表面相接触，另一端与所述键合层远离所述键合衬底的表面相接触；在相同刻蚀条件下，所述支撑柱的刻蚀去除速率小于所述牺牲层的刻蚀去除速率。
13.根据权利要求11所述的倒装微型电子元件结构的制作方法，其特征在于：于所述生长衬底的表面形成若干个间隔分布的芯片器件包括如下步骤：
于所述生长衬底的表面形成外延结构，所述外延结构包括依次叠置的N型层、量子阱发光层及P型层，且所述N型层位于所述生长衬底的表面；
于所述外延结构内形成若干个开口，所述开口沿厚度方向贯穿所述P型层及所述量子阱发光层，且延伸至所述N型层内；
于所述P型层远离所述量子阱发光层的表面形成透明导电层；及
于所述外延结构内形成分离槽，以分离形成若干个所述芯片器件。
14.根据权利要求11所述的倒装微型电子元件结构的制作方法，其特征在于，所述链条层各处的宽度不尽相同。
15.根据权利要求11至14中任一项所述的倒装微型电子元件结构的制作方法，其特征在于，于所述保护层的表面形成牺牲层之后还包括如下步骤：刻蚀去除部分所述牺牲层及部分所述水平部，以于所述水平部内形成凹槽，以使得后续得到的所述链条层各处的厚度不尽相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911293794.4A CN111129253A (zh) | 2019-12-16 | 2019-12-16 | 倒装微型电子元件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911293794.4A CN111129253A (zh) | 2019-12-16 | 2019-12-16 | 倒装微型电子元件结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111129253A true CN111129253A (zh) | 2020-05-08 |
Family
ID=70499099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911293794.4A Pending CN111129253A (zh) | 2019-12-16 | 2019-12-16 | 倒装微型电子元件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129253A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750935A (zh) * | 2020-12-31 | 2021-05-04 | 深圳市思坦科技有限公司 | 一种led芯片及其制作方法 |
| CN113451352A (zh) * | 2021-08-31 | 2021-09-28 | 深圳市思坦科技有限公司 | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 |
| CN114023849A (zh) * | 2021-07-27 | 2022-02-08 | 重庆康佳光电技术研究院有限公司 | 芯片转移方法以及显示装置 |
| CN114078994A (zh) * | 2020-08-11 | 2022-02-22 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
| WO2022188167A1 (zh) * | 2021-03-12 | 2022-09-15 | 厦门市三安光电科技有限公司 | 微发光元件、微发光二极管及其转印方法 |
| WO2022262846A1 (zh) * | 2021-06-18 | 2022-12-22 | 厦门乾照半导体科技有限公司 | 可巨量转移的微元件及其制作和转移方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105359283A (zh) * | 2013-07-08 | 2016-02-24 | 勒克斯维科技公司 | 具有柱的微型发光二极管器件 |
| US20170207364A1 (en) * | 2015-05-15 | 2017-07-20 | X-Celeprint Limited | Printable inorganic semiconductor structures |
| CN109103315A (zh) * | 2018-07-28 | 2018-12-28 | 厦门三安光电有限公司 | 发光组件、微发光二极管及其显示装置 |
| CN109935668A (zh) * | 2017-12-19 | 2019-06-25 | 英属开曼群岛商錼创科技股份有限公司 | 微型元件结构 |
-
2019
- 2019-12-16 CN CN201911293794.4A patent/CN111129253A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105359283A (zh) * | 2013-07-08 | 2016-02-24 | 勒克斯维科技公司 | 具有柱的微型发光二极管器件 |
| US20170207364A1 (en) * | 2015-05-15 | 2017-07-20 | X-Celeprint Limited | Printable inorganic semiconductor structures |
| CN109935668A (zh) * | 2017-12-19 | 2019-06-25 | 英属开曼群岛商錼创科技股份有限公司 | 微型元件结构 |
| CN109103315A (zh) * | 2018-07-28 | 2018-12-28 | 厦门三安光电有限公司 | 发光组件、微发光二极管及其显示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114078994A (zh) * | 2020-08-11 | 2022-02-22 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
| CN114078994B (zh) * | 2020-08-11 | 2023-05-12 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
| CN112750935A (zh) * | 2020-12-31 | 2021-05-04 | 深圳市思坦科技有限公司 | 一种led芯片及其制作方法 |
| CN112750935B (zh) * | 2020-12-31 | 2022-03-15 | 深圳市思坦科技有限公司 | 一种led芯片及其制作方法 |
| WO2022188167A1 (zh) * | 2021-03-12 | 2022-09-15 | 厦门市三安光电科技有限公司 | 微发光元件、微发光二极管及其转印方法 |
| WO2022262846A1 (zh) * | 2021-06-18 | 2022-12-22 | 厦门乾照半导体科技有限公司 | 可巨量转移的微元件及其制作和转移方法、显示装置 |
| CN114023849A (zh) * | 2021-07-27 | 2022-02-08 | 重庆康佳光电技术研究院有限公司 | 芯片转移方法以及显示装置 |
| CN114023849B (zh) * | 2021-07-27 | 2023-05-12 | 重庆康佳光电技术研究院有限公司 | 芯片转移方法以及显示装置 |
| CN113451352A (zh) * | 2021-08-31 | 2021-09-28 | 深圳市思坦科技有限公司 | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111129253A (zh) | 倒装微型电子元件结构及其制作方法 | |
| CN108987412B (zh) | 显示设备及其形成方法 | |
| US9166114B2 (en) | Stabilization structure including sacrificial release layer and staging cavity | |
| KR101630138B1 (ko) | 마이크로 소자들을 안정화하기 위한 구조체 | |
| US9577147B2 (en) | Light emitting device package and manufacturing method thereof | |
| US9620695B2 (en) | Micro device with stabilization post | |
| US9105714B2 (en) | Stabilization structure including sacrificial release layer and staging bollards | |
| US8502393B2 (en) | Chip package and method for forming the same | |
| TWI575779B (zh) | 晶片封裝體及其製造方法 | |
| CN106206625B (zh) | 一种芯片尺寸等级的感测芯片封装体及其制造方法 | |
| TWI473223B (zh) | 晶片封裝體及其製造方法 | |
| US8810012B2 (en) | Chip package, method for forming the same, and package wafer | |
| CN103390601B (zh) | 晶片封装体及其形成方法 | |
| CN111430404A (zh) | 可用于微转移的微元件及其制作和转移方法、显示装置 | |
| CN113284826A (zh) | 可巨量转移的微元件及其制作和转移方法、显示装置 | |
| JP6582616B2 (ja) | 半導体チップの製造方法 | |
| CN117219580A (zh) | 芯片的分离方法 | |
| TW202101731A (zh) | 微裝置匣體結構 | |
| CN215118846U (zh) | 可巨量转移的微元件及显示装置 | |
| KR101209474B1 (ko) | 반도체 장치의 관통 실리콘 비아 형성 방법 | |
| CN115458643A (zh) | 阵列micro芯片制备方法及芯片 | |
| TW202247486A (zh) | 發光元件與應用其之顯示裝置 | |
| CN118676293A (zh) | 微型发光二极管像素结构及其形成方法 | |
| JP2008235789A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |
|
| RJ01 | Rejection of invention patent application after publication |