CN113442535A - 一种具有介电叠层结构的pvdf基介电材料及制备方法 - Google Patents

一种具有介电叠层结构的pvdf基介电材料及制备方法 Download PDF

Info

Publication number
CN113442535A
CN113442535A CN202110826161.6A CN202110826161A CN113442535A CN 113442535 A CN113442535 A CN 113442535A CN 202110826161 A CN202110826161 A CN 202110826161A CN 113442535 A CN113442535 A CN 113442535A
Authority
CN
China
Prior art keywords
pvdf
layer
bft
alc
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110826161.6A
Other languages
English (en)
Inventor
王卓
王嘉惠
范家豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi University of Science and Technology
Original Assignee
Shaanxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi University of Science and Technology filed Critical Shaanxi University of Science and Technology
Priority to CN202110826161.6A priority Critical patent/CN113442535A/zh
Publication of CN113442535A publication Critical patent/CN113442535A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/304—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl halide (co)polymers, e.g. PVC, PVDC, PVF, PVDF
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/045—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2327/00—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers
    • C08J2327/02—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers not modified by chemical after-treatment
    • C08J2327/12—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers not modified by chemical after-treatment containing fluorine atoms
    • C08J2327/16—Homopolymers or copolymers of vinylidene fluoride
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/10—Metal compounds
    • C08K3/14—Carbides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Laminated Bodies (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明一种具有介电叠层结构的PVDF基介电材料及制备方法，该材料依次包括Ba(Fe0.5Ta0.5)O3和PVDF压制后形成的边缘层、Ti3AlC2和PVDF压制后形成的中间层，以及Ba(Fe0.5Ta0.5)O3和PVDF压制后形成的顶层。制备时先将BFT和PVDF混合均匀后压制得到边缘层；再将TAC和PVDF混合均匀后置于边缘层上，压制得到中间层，最后将BFT和PVDF混合均匀后置于中间层上压制得到顶层，边缘层、中间层和顶层形成介电叠层结构的PVDF基介电材料，基于串联电容器模型，来提高复合材料的介电常数，从而实现在层数较少，制备工艺相对简单中实现高介电常数与低损耗。

Description

一种具有介电叠层结构的PVDF基介电材料及制备方法
技术领域
本发明属于热压法制备聚合物基介电材料领域，具体为一种具有介电叠层结构的PVDF基介电材料及制备方法。
背景技术
人们对于电子产品便携性的要求催生了电路板封装技术的革命。科学的嵌入式封装技术将大幅改善电容器与基板间的相容性，电路板中釆用嵌入式电容器也将发挥优良的介电性能，这势必推动整个电路板技术的发展，而传统的陶瓷介电材料因本身所具有的种种缺陷限制了其在嵌入式电路板中的应用。因此，对于新型介质材料的研发显得日益迫切。
与传统陶瓷材料相比，新型高分子聚合物基高介电材料具有设备要求简单、加工方便等优点，逐渐成为介电材料领域内的热点。目前，制备新型高聚物高介电常数材料主要有两种技术途径：(1)以高介电常数陶瓷粉为填料，以高聚物为基体制备复合材料，在保持低介电损耗的同时提高介电常数。一般来说，当陶瓷填料具有高填充率时，复合材料的介电常数大于50。但随着陶瓷填充比的增大，复合材料的介电损耗和力学性能会迅速恶化；(2)在两相复合材料基础上制备多层聚合物复合材料，传统多层复合材料介电常数的增加在很大程度上依赖于相邻层间的界面极化。因此，需要很多的层数来获得具有更高介电常数的复合材料。但是，制备层数过多的复合材料会使制备过程更加复杂，大大增加成本。
发明内容
为了解决了现有技术中存在的问题，本发明公开了一种具有介电叠层结构的PVDF基介电材料及制备方法，基于串联电容器模型，使用了一种负介电常数层与正介电常数层交替堆叠的结构，来提高复合材料的介电常数，从而实现在层数较少，制备工艺相对简单的三明治结构中实现高介电常数与低损耗。
本发明是通过以下技术方案来实现：
一种具有介电叠层结构的PVDF基介电材料，所述的PVDF基介电材料自下而上依次包括Ba(Fe0.5Ta0.5)O3和PVDF压制后形成的边缘层、Ti3AlC2和PVDF压制后形成的中间层，以及Ba(Fe0.5Ta0.5)O3和PVDF压制后形成的顶层。
优选的，所述边缘层和顶层中Ba(Fe0.5Ta0.5)O3的体积占比均为40％-60％，中间层中Ti3AlC2的体积占比为70％-80％。
一种具有介电叠层结构的PVDF基介电材料的制备方法，包括如下步骤：
步骤1，将Ba(Fe0.5Ta0.5)O3和PVDF混合均匀后在5-8MPa下进行压制，得到边缘层；
步骤2，将Ti3AlC2和PVDF混合均匀后的混合物置于边缘层上，在9-13MPa下进行压制，得到中间层；
步骤3，将Ba(Fe0.5Ta0.5)O3和PVDF混合均匀后的混合物置于中间层上，在160-175℃下进行压制，得到顶层，边缘层、中间层和顶层形成介电叠层结构的PVDF基介电材料。
优选的，步骤1和步骤3所述的边缘层和顶层中，Ba(Fe0.5Ta0.5)O3的体积占比均为40％-60％。
优选的，步骤2所述的中间层中，Ti3AlC2的体积占比为70％-80％。
优选的，步骤1、步骤2和步骤3在混合相应的物料时，将相应的物料研磨2-3小时。
优选的，步骤1中的边缘层在所述压力下，于15-30℃中压制15-20min形成。
优选的，步骤2中的中间层在所述压力下，于15-30℃中压制20-25min形成。
优选的，步骤3中的顶层在所述温度下，于5-8MPa中压制15-20min形成。
优选的，步骤1所述的边缘层和步骤3所述的顶层厚度相同，步骤2所述中间层的厚度值占边缘层、中间层和顶层总厚度的(1/3)-(2/3)，步骤1所述边缘层的厚度值占边缘层、中间层和顶层总厚度的(1/6)-(1/3)。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种具有介电叠层结构的PVDF基介电材料，自下而上依次设计了经压制后形成的边缘层、中间层和顶层，边缘层和顶层均为Ba(Fe0.5Ta0.5)O3和PVDF的混合物，中间层为Ti3AlC2和PVDF的混合物，这种三明治结构的复合材料理论上可以等效于由三个串联电容器C1，C2和C3组成的电容器。因此，该介电材料的总电容可表示为如下公式：
Figure BDA0003173655310000031
一般来说，C1，C2和C3都是正值，因此C将小于它们中的任何一个。如果C2变为负值而C1和C3保持为正，则三明治结构复合材料的总电容C将会增大。更重要的是，如果(1/C1+1/C3)和1/C2的绝对值接近，(1/C1+1/C2+1/C3)的值接近于零，则得到三明治结构复合材料总电容C的理论值将会趋于无限大。基于这一基础的理论，使用了一种负介电常数的BFT/PVDF层与正介电常数的Ti3AlC2/PVDF层交替堆叠的结构，来提高复合材料的介电常数，降低复合材料的介电损耗，并且可以通过调控中间层的厚度，进而调控正负介电层的电容值，来得到介电性能优异的复合材料。
本发明一种具有介电叠层结构的PVDF基介电材料的制备方法，将Ba(Fe0.5Ta0.5)O3和PVDF混合均匀后在5-8MPa下压制，可得到边缘层，之后将Ti3AlC2和PVDF混合均匀后的混合物置于边缘层上，在9-13MPa下压制，可继续形成中间层，最后将Ba(Fe0.5Ta0.5)O3和PVDF混合均匀后的混合物置于中间层上，在160-175℃下压制，可得到顶层，这样边缘层、中间层和顶层可形成介电叠层结构的PVDF基介电材料。这种三明治结构的复合材料理论上可以等效于由三个串联电容器C1，C2和C3组成的电容器，BFT/PVDF层为负介电常数，Ti3AlC2/PVDF层为正介电常数，这样可提高复合材料的介电常数，降低复合材料的介电损耗，并且可以通过调控中间层的厚度，进而调控正负介电层的电容值，来得到介电性能优异的复合材料。
附图说明
图1为本发明实施例1制备的BFT/PVDF复合材料和BFT的XRD衍射图谱。
图2a为本发明实施例1制备的BFT/PVDF复合材料的介电常数随频率的变化曲线。
图2b为本发明实施例1制备的BFT/PVDF复合材料的介电损耗随频率的变化曲线。
图3为本发明实施例2制备的Ti3AlC2和77vol.％Ti3AlC2/PVDF复合材料的XRD衍射图谱
图4a为本发明实施例3制备的20vol.％-80vol.％Ti3AlC2/PVDF复合材料的介电常数随频率的变化曲线。
图4b为本发明实施例3制备的20vol.％和77vol.％Ti3AlC2/PVDF复合材料的介电常数随频率的变化曲线。
图5a为本发明实施例2制备的三明治结构50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料断面在500μm下的SEM照片，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.3mm-0.3mm-0.3mm。
图5b为本发明实施例2制备的三明治结构50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料断面在500μm下的SEM照片，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.25mm-0.40mm-0.25mm。
图5c为本发明实施例2制备的三明治结构50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料断面在500μm下的SEM照片，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.2mm-0.5mm-0.2mm。
图5d为本发明实施例2制备的三明治结构50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料断面在500μm下的SEM照片，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.15mm-0.6mm-0.15mm。
图6为本发明实施例2制备的50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料介电常数与损耗随频率的变化曲线，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.30mm-0.30mm-0.30mm。
图7为本发明实施例2制备的50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料介电常数与损耗随频率的变化曲线，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.25mm-0.40mm-0.25mm。
图8为本发明实施例2制备的50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料介电常数与损耗随频率的变化曲线，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.20mm-0.50mm-0.20mm。
图9为本发明实施例2制备的50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料介电常数与损耗随频率的变化曲线，BFT/PVDF，Ti3AlC2/PVDF，BFT/PVDF厚度分别为0.15mm-0.60mm-0.15mm。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种具有介电叠层结构的PVDF基介电材料的制备方法，包括如下步骤，
步骤1，将草酸盐共沉淀法制备的Ba(Fe0.5Ta0.5)O3(简写为BFT)粉体添加到PVDF粉体中，BFT粉体的添加体积比为40％-60％，在玛瑙研钵中研磨2-3小时，获得均匀的BFT/PVDF混合物。
步骤2，将购买得到的Ti3AlC2(简写为TAC)加入到PVDF粉体中，Ti3AlC2粉体的添加体积比为70％-80％，在玛瑙研钵中研磨2-3小时，获得均匀的Ti3AlC2/PVDF混合物。
步骤3，在热压模具中加入一半步骤1的BFT/PVDF混合物，在15-30摄氏度和5-8MPa下持续压制15-20min，得到边缘层(即底层)。
步骤4，将Ti3AlC2/PVDF混合物置于已压制的底层之上，在15-30摄氏度和9-13MPa下持续压制20-25min形成中间层，并且通过改变中间层填料质量来改变中间层的厚度。
步骤5，将步骤1剩余的BFT/PVDF混合物置于已压制成的两层复合材料之上，加热并在160-175摄氏度和5-8MPa下持续加压15-20min，然后冷却至形成三明治结构的复合材料。
三明治结构复合材料理论上可以等效于由三个串联电容器C1，C2和C3组成的电容器。因此，三明治结构复合材料的总电容可表示为：
Figure BDA0003173655310000051
一般来说，C1，C2和C3都是正值，因此C将小于它们中的任何一个。如果C2变为负值而C1和C3保持为正，则三明治结构复合材料的总电容C将会增大。更重要的是，如果(1/C1+1/C3)和1/C2的绝对值接近，(1/C1+1/C2+1/C3)的值接近于零，则得到三明治结构复合材料总电容C的理论值将会趋于无限大。
材料的电容与介电常数之间满足以下公式：
Figure BDA0003173655310000061
C为三明治结构复合材料的总电容，C1，C3分别为BFT/PVDF层的电容，C2为中间层Ti3AlC2/PVDF层的电容，A为材料的电极面积，ε0为自由空间电荷的绝对介电常数，三明治结构复合材料总厚度为ts，各层厚度分别为
Figure BDA0003173655310000062
和tBFT/PVDF，则可列如下公式：
Figure BDA0003173655310000063
当Ti3AlC2/PVDF层厚度为0.30mm，BFT/PVDF层厚度为0.30mm时，化简后可得：
Figure BDA0003173655310000064
当Ti3AlC2/PVDF层厚度为0.40mm，BFT/PVDF层厚度为0.25mm时，化简后可得：
Figure BDA0003173655310000065
当Ti3AlC2/PVDF层厚度为0.50mm，BFT/PVDF层厚度为0.20mm时，化简后可得：
Figure BDA0003173655310000066
当Ti3AlC2/PVDF层厚度为0.60mm，BFT/PVDF层厚度为0.15mm时，化简后可得：
Figure BDA0003173655310000067
因此，可根据实际需要计算不同体积浓度下各个层的介电常数，进而得到复合材料介电常数的理论值。比如可以根据单层50vol.％BFT/PVDF复合材料的介电常数及单层77vol.％Ti3AlC2/PVDF复合材料的介电常数，通过计算可以得到不同层厚度50vol.％BFT/PVDF-77vol.％Ti3AlC2/PVDF-50vol.％BFT/PVDF复合材料介电常数的理论值，进而为实验数据提供参考。
实施例1
本发明一种具有介电叠层结构的PVDF基介电材料的制备方法，包括如下步骤，
步骤1，将BFT粉体添加到PVDF粉体中，BFT粉体的添加体积比为40％，在玛瑙研钵中研磨2小时，获得均匀的BFT/PVDF混合物。
步骤2，将Ti3AlC2加入到PVDF粉体中，Ti3AlC2粉体的添加体积比为70％，在玛瑙研钵中研磨2小时，获得均匀的Ti3AlC2/PVDF混合物。
步骤3，在热压模具中加入一半步骤1的BFT/PVDF混合物，在15摄氏度和8MPa下持续压制20min，得到厚度为0.30mm的边缘层，在此参数下分别制备BFT粉体的添加体积比为10％、20％、30％、40％、50％和60％的边缘层。
步骤4，将Ti3AlC2/PVDF混合物置于已压制的底层之上，在20摄氏度和10MPa下持续压制20min形成厚度为0.30mm的中间层。
步骤5，将步骤1剩余的BFT/PVDF混合物置于已压制成的两层复合材料之上，加热并在160摄氏度和8MPa下持续加压15min，形成厚度为0.30mm的顶层，然后冷却至形成三明治结构的复合材料。
C1＝C3＝5.93×10-10；C2＝-2.67×10-8；C＝2.99×10-10。
实施例2
本发明一种具有介电叠层结构的PVDF基介电材料的制备方法，包括如下步骤，
步骤1，将BFT粉体添加到PVDF粉体中，BFT粉体的添加体积比为50％，在玛瑙研钵中研磨2小时，获得均匀的BFT/PVDF混合物。
步骤2，将Ti3AlC2加入到PVDF粉体中，Ti3AlC2粉体的添加体积比为77％，在玛瑙研钵中研磨2小时，获得均匀的Ti3AlC2/PVDF混合物。
步骤3，在热压模具中加入一半步骤1的BFT/PVDF混合物，在20摄氏度和8MPa下持续压制20min，得到厚度为0.25mm的边缘层。
步骤4，将Ti3AlC2/PVDF混合物置于已压制的底层之上，在20摄氏度和12MPa下持续压制25min形成厚度为0.40mm的中间层。
步骤5，将步骤1剩余的BFT/PVDF混合物置于已压制成的两层复合材料之上，加热并在165摄氏度和8MPa下持续加压20min，形成厚度为0.25mm的顶层，然后冷却至形成三明治结构的复合材料。
另外，按照此参数再制备0.3mm-0.3mm-0.3mm，0.2mm-0.5mm-0.2mm和0.15mm-0.6mm-0.15mm的PVDF基介电材料。
实施例3
本发明一种具有介电叠层结构的PVDF基介电材料的制备方法，包括如下步骤，
步骤1，将BFT粉体添加到PVDF粉体中，BFT粉体的添加体积比为40％，在玛瑙研钵中研磨3小时，获得均匀的BFT/PVDF混合物。
步骤2，将Ti3AlC2加入到PVDF粉体中，Ti3AlC2粉体的添加体积比为70％，在玛瑙研钵中研磨3小时，获得均匀的Ti3AlC2/PVDF混合物。
步骤3，在热压模具中加入一半步骤1的BFT/PVDF混合物，在25摄氏度和7MPa下持续压制20min，得到厚度为0.20mm的边缘层。
步骤4，将Ti3AlC2/PVDF混合物置于已压制的底层之上，在25摄氏度和11MPa下持续压制25min形成厚度为0.50mm的中间层，在此参数下分别制备Ti3AlC2粉体的添加体积比为20％、30％、40％、50％、60％、70％和80％的中间层。
步骤5，将步骤1剩余的BFT/PVDF混合物置于已压制成的两层复合材料之上，加热并在170摄氏度和7MPa下持续加压20min，形成厚度为0.20mm的顶层，然后冷却至形成三明治结构的复合材料。
实施例4
本发明一种具有介电叠层结构的PVDF基介电材料的制备方法，包括如下步骤，
步骤1，将BFT粉体添加到PVDF粉体中，BFT粉体的添加体积比为60％，在玛瑙研钵中研磨2小时，获得均匀的BFT/PVDF混合物。
步骤2，将Ti3AlC2加入到PVDF粉体中，Ti3AlC2粉体的添加体积比为78％，在玛瑙研钵中研磨2小时，获得均匀的Ti3AlC2/PVDF混合物。
步骤3，在热压模具中加入一半步骤1的BFT/PVDF混合物，在30摄氏度和5MPa下持续压制18min，得到厚度为0.15mm的边缘层。
步骤4，将Ti3AlC2/PVDF混合物置于已压制的底层之上，在30摄氏度和13MPa下持续压制22min形成厚度为0.60mm的中间层。
步骤5，将步骤1剩余的BFT/PVDF混合物置于已压制成的两层复合材料之上，加热并在175摄氏度和5MPa下持续加压20min，形成厚度为0.15mm的顶层，然后冷却至形成三明治结构的复合材料。
图1为BFT/PVDF复合材料的XRD衍射图谱。从纯PVDF的衍射图可以看出本发明使用的PVDF为α-PVDF晶型。2θ＝18.3°和19.9°的锐衍射峰对应于α-PVDF的(020)和(110)面。加入BFT后，复合材料中PVDF基体本身的衍射峰的变得难以观察，并且所有的衍射峰在31.2°、44.6°和55.4°处的特征峰都对应立方结构BFT的(110)、(200)和(221)晶面。这是由于因为BFT的填充体积比均高于10vol.％，这已经属于中、高浓度填充的范畴，而BFT粉体的本身的衍射峰强度远高于PVDF基体，这导致BFT粉体的衍射峰掩盖了PVDF自身衍射峰。另一方面，高体积比填充的BFT分散在PVDF基体会严重破坏PVDF本身分子链的完整性，这将大量增加PVDF的无定形相含量，进而导致PVDF基体衍射峰的弱化。这两者的共同作用直接导致了复合材料的衍射峰与填料BFT的衍射峰保持一致。
从图2a可知，在BFT/PVDF复合材料中，当填料BFT粉体的体积分数为10vol.％时，复合材料的介电常数在1kHz下为4，随着填料BFT的体积分数逐渐增大到20vol.％，30vol.％，40vol.％，50vol.％，复合材料的介电常数分别增加到45，52，67，92。
图2b为室温下BFT/PVDF复合材料介电损耗随频率的变化曲线，从图中可以看到，复合材料的介电损耗随着BFT体积分数的增大而逐渐增大，这一方面是由于BFT陶瓷粉体本身的介电损耗大于PVDF基体，另一方面复合材料中BFT的体积分数不断增大在材料内部形成了更多的界面，使界面极化损耗不断增大。不同体积分数的BFT/PVDF复合材料的介电损耗在测试频率内都呈现出先降低再增大的趋势，在104Hz频率之前复合材料的介电损耗逐渐降低这是由于材料内部界面极化退出极化机制从而使界面极化弛豫退出，频率大于104Hz，介电损耗开始增大说明了偶极子极化正在产生，但由于测试条件的限制，无法得到更高频率下材料的介电损耗，故无法从图中看到在更高频率下由于偶极子极化的退出所引起的弛豫峰。
图3显示了77vol.％Ti3AlC2/PVDF复合材料的XRD衍射图。XRD衍射图谱中34.0°、39.0°、41.8°、56.6°和60.3°处的衍射峰对应于Ti3AlC2的(101)，(104)，(105)，(109)和(110)面。从图中可以看到复合材料中只存在Ti3AlC2陶瓷粉体与聚合物PVDF，并无杂相存在。由于Ti3AlC2陶瓷粉体衍射峰强度远高于聚合物PVDF的衍射峰，并且高体积比填充的Ti3AlC2破坏了PVDF分子链的有序排列，从而导致复合材料衍射与Ti3AlC2陶瓷粉体衍射峰保持一致。
图4a和图4b为Ti3AlC2/PVDF复合材料的介电常数随频率的变化图。从图中可以看到，当Ti3AlC2体积分数小于70vol％时，Ti3AlC2/PVDF复合材料介电常数在测试频率内均保持正值，且Ti3AlC2体积分数在20vol.％与70vol.％之间时在频率为100Hz时均表现出较高的介电常数(＞5×104)。
图5三明治结构BFT/PVDF-Ti3AlC2/PVDF-BFT/PVDF复合材料断面SEM图像。从图中可以看到所有的样品均为三明治结构的三层材料，但其厚度有所差异，按照图5a、图5b、图5c、图5d的顺序，中间Ti3AlC2/PVDF层厚度逐渐增大而上下的BFT/PVDF层厚度逐渐减小。
图6、图7、图8和图9为三明治结构BFT/PVDF-Ti3AlC2/PVDF-BFT/PVDF复合材料介电常数与损耗随频率的变化，图6各层厚度均为0.3mm的BFT/PVDF-Ti3AlC2/PVDF-BFT/PVDF复合材料介电常数和介电损耗随频率的变化图。从图7可以看到将中间Ti3AlC2/PVDF层厚度从0.3mm增加至0.4mm，上下BFT/PVDF层厚度从0.3mm减小至0.25mm时，三明治结构复合材料的介电性能差异并不明显，在BFT体积分数为50vol.％时100Hz频率下介电常数仅从245提高至260，介电损耗依然保持在0.5。从图8中可以看到，当Ti3AlC2/PVDF中间层厚度增加至0.5mm，上下BFT/PVDF层厚度为减小至0.2mm时，BFT体积分数为20vol.％，30vol.％，40vol.％，50vol.％，60vol.％时，在100Hz下BFT/PVDF-Ti3AlC2/PVDF-BFT/PVDF复合材料介电常数分别为167，241，446，642，589，这明显大于Ti3AlC2/PVDF中间层厚度为0.3mm和0.4mm的三明治结构复合材料，图9中进一步增加中间Ti3AlC2/PVDF层厚度至0.6mm，减小上下BFT/PVDF层至0.15mm，BFT体积分数为50vol.％时100Hz下复合材料的介电常数达到了710。
从图6、图7、图8和图9中可以看到随着材料中间77vol％Ti3AlC2/PVDF层厚度增加，上下BFT/PVDF层厚度减小，复合材料的介电损耗均在100Hz频率下均保持在0.6以下并没有出现明显恶化，这是上下BFT/PVDF绝缘层的所起的作用，虽然BFT/PVDF的层厚度有所降低但是其内部没有明显缺陷，其依然保持着良好的绝缘性，能够有效阻断自由电荷移动和导电通路在材料内部的延伸，介电损耗随BFT体积分数的变化规律与单层BFT/PVDF保持一致，这与BFT增大的界面极化损耗有关。

Claims (10)

1.一种具有介电叠层结构的PVDF基介电材料，其特征在于，所述的PVDF基介电材料自下而上依次包括Ba(Fe0.5Ta0.5)O3和PVDF压制后形成的边缘层、Ti3AlC2和PVDF压制后形成的中间层，以及Ba(Fe0.5Ta0.5)O3和PVDF压制后形成的顶层。
2.根据权利要求1所述的具有介电叠层结构的PVDF基介电材料，其特征在于，所述边缘层和顶层中Ba(Fe0.5Ta0.5)O3的体积占比均为40％-60％，中间层中Ti3AlC2的体积占比为70％-80％。
3.一种具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，包括如下步骤：
步骤1，将Ba(Fe0.5Ta0.5)O3和PVDF混合均匀后在5-8MPa下进行压制，得到边缘层；
步骤2，将Ti3AlC2和PVDF混合均匀后的混合物置于边缘层上，在9-13MPa下进行压制，得到中间层；
步骤3，将Ba(Fe0.5Ta0.5)O3和PVDF混合均匀后的混合物置于中间层上，在160-175℃下进行压制，得到顶层，边缘层、中间层和顶层形成介电叠层结构的PVDF基介电材料。
4.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤1和步骤3所述的边缘层和顶层中，Ba(Fe0.5Ta0.5)O3的体积占比均为40％-60％。
5.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤2所述的中间层中，Ti3AlC2的体积占比为70％-80％。
6.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤1、步骤2和步骤3在混合相应的物料时，将相应的物料研磨2-3小时。
7.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤1中的边缘层在所述压力下，于15-30℃中压制15-20min形成。
8.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤2中的中间层在所述压力下，于15-30℃中压制20-25min形成。
9.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤3中的顶层在所述温度下，于5-8MPa中压制15-20min形成。
10.根据权利要求3所述的具有介电叠层结构的PVDF基介电材料的制备方法，其特征在于，步骤1所述的边缘层和步骤3所述的顶层厚度相同，步骤2所述中间层的厚度值占边缘层、中间层和顶层总厚度的(1/3)-(2/3)，步骤1所述边缘层的厚度值占边缘层、中间层和顶层总厚度的(1/6)-(1/3)。
CN202110826161.6A 2021-07-21 2021-07-21 一种具有介电叠层结构的pvdf基介电材料及制备方法 Pending CN113442535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110826161.6A CN113442535A (zh) 2021-07-21 2021-07-21 一种具有介电叠层结构的pvdf基介电材料及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110826161.6A CN113442535A (zh) 2021-07-21 2021-07-21 一种具有介电叠层结构的pvdf基介电材料及制备方法

Publications (1)

Publication Number Publication Date
CN113442535A true CN113442535A (zh) 2021-09-28

Family

ID=77817060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110826161.6A Pending CN113442535A (zh) 2021-07-21 2021-07-21 一种具有介电叠层结构的pvdf基介电材料及制备方法

Country Status (1)

Country Link
CN (1) CN113442535A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106218188A (zh) * 2016-07-27 2016-12-14 中国海洋大学 具有叠层结构的高介电、低损耗复合材料的制备方法
CN107177144A (zh) * 2017-06-27 2017-09-19 哈尔滨理工大学 一种三明治结构纳米纤维/聚偏氟乙烯复合介质及其制备方法
CN108570160A (zh) * 2017-03-13 2018-09-25 苏州市迈尔特材料科技有限公司 具有MHz高介电常数的超构电容器材料的制备方法
CN110556247A (zh) * 2019-09-11 2019-12-10 邯郸学院 一种三明治结构高储能低电导率聚合物基复合薄膜制备方法
CN112389038A (zh) * 2020-10-26 2021-02-23 上海海事大学 基于电容电感协同效应的高介电、低损耗材料及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106218188A (zh) * 2016-07-27 2016-12-14 中国海洋大学 具有叠层结构的高介电、低损耗复合材料的制备方法
CN108570160A (zh) * 2017-03-13 2018-09-25 苏州市迈尔特材料科技有限公司 具有MHz高介电常数的超构电容器材料的制备方法
CN107177144A (zh) * 2017-06-27 2017-09-19 哈尔滨理工大学 一种三明治结构纳米纤维/聚偏氟乙烯复合介质及其制备方法
CN110556247A (zh) * 2019-09-11 2019-12-10 邯郸学院 一种三明治结构高储能低电导率聚合物基复合薄膜制备方法
CN112389038A (zh) * 2020-10-26 2021-02-23 上海海事大学 基于电容电感协同效应的高介电、低损耗材料及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
范家豪: "具有正/负介电叠层结构的PVDF基高介电材料的制备及性能研究", 《中国优秀博硕士学位论文全文数据库（硕士）工程科技1辑》 *

Similar Documents

Publication Publication Date Title
US8345405B2 (en) Multilayer ceramic capacitor
KR100631995B1 (ko) 저온 소성용 유전체 자기조성물 및 이를 이용한 적층세라믹 콘덴서
JP7261540B2 (ja) 誘電複合体と、これを含む積層型キャパシタ及び電子素子
CN103050278B (zh) 多层陶瓷电容器及其制备方法
TW523500B (en) Non-reducing dielectric ceramic, monolithic ceramic capacitor using the same, and method for making non-reducing dielectric ceramic
US5592134A (en) EMI filter with a ceramic material having a chemical reaction inhibiting component
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
US9263187B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR20110067509A (ko) 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP2021004172A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
KR20140012494A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN103985543A (zh) 导电胶组合物和多层陶瓷电容器及其制备方法
JP5233763B2 (ja) チタン酸バリウム系誘電体原料粉末、その製造方法、セラミックグリーンシートの製造方法、および積層セラミックコンデンサの製造方法
WO2014162752A1 (ja) 誘電体磁器組成物およびそれを用いた積層セラミックコンデンサ
CN113442535A (zh) 一种具有介电叠层结构的pvdf基介电材料及制备方法
EP0192779A1 (en) Perovskite-type ceramic material and a process for producing the same
CN103632742A (zh) 用于内部电极的导电胶和使用该导电胶的多层陶瓷电子元件及其制造方法
TW200424147A (en) Method for making raw dielectric ceramic powder, dielectric ceramic, and monolithic ceramic capacitor
KR101491449B1 (ko) 적층 세라믹 콘덴서
KR100703080B1 (ko) 저온 소성용 유전체 분말의 제조 방법과 이를 이용한 적층세라믹 콘덴서의 제조 방법
KR20140057927A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2022133147A (ja) セラミック電子部品およびその製造方法
KR102598752B1 (ko) 유전 복합체, 및 이를 포함하는 적층형 커패시터 및 전자 소자
KR102566400B1 (ko) 유전 복합체, 및 이를 포함하는 적층형 커패시터 및 전자 소자
KR20170045593A (ko) 은이 치환된 스트론튬 나이오베이트 유전체 조성물 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210928