CN113433742A - Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 - Google Patents

Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 Download PDF

Info

Publication number
CN113433742A
CN113433742A CN202110673802.9A CN202110673802A CN113433742A CN 113433742 A CN113433742 A CN 113433742A CN 202110673802 A CN202110673802 A CN 202110673802A CN 113433742 A CN113433742 A CN 113433742A
Authority
CN
China
Prior art keywords
insulating film
layer
substrate
tft
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110673802.9A
Other languages
English (en)
Other versions
CN113433742B (zh
Inventor
苑春歌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110673802.9A priority Critical patent/CN113433742B/zh
Publication of CN113433742A publication Critical patent/CN113433742A/zh
Application granted granted Critical
Publication of CN113433742B publication Critical patent/CN113433742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本申请公开了一种IPS型TFT‑LCD阵列基板的制作方法，包括如下步骤：提供TFT基板，其包括衬底、形成在衬底上的TFT阵列、及形成在TFT阵列上平坦层；在平坦层上形成公共电极；在所述公共电极及所述平坦层上形成绝缘膜；将形成有公共电极及绝缘膜的TFT基板置于反应室中，向反应室中通入成膜气体SiH4及N2O，形成氧化硅层；在所述氧化硅层上形成像素电极。本申请的制作方法中，在公共电极及平坦层上形成绝缘膜之后，再在绝缘膜上形成氧化硅层，如此，在形成氧化硅层时，平坦层可以通过绝缘膜与成膜气体隔绝，如此，可以避免成膜气体与平坦层接触，从而避免平坦层被刻蚀。另，本申请还公开了一种由所述方法制得的IPS型TFT‑LCD阵列基板。

Description

IPS型TFT-LCD阵列基板的制作方法及IPS型TFT-LCD阵列基板
技术领域
本申请涉及显示技术领域，尤其涉及一种IPS型TFT-LCD阵列基板的制作方法及由所述方法制得的IPS型TFT-LCD阵列基板。
背景技术
随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film TransistorLiquidCrystal Display，TFT-LCD)等平面显示装置因具有高画质、省电、机身薄等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
目前主流市场上的TFT-LCD，就液晶的驱动模式而言，可分为三种类型，分别是扭曲向列(Twisted Nematic，TN)或超扭曲向列(Super Twisted Nematic，STN)型，面内转换(In-Plane Switching，IPS)型、及垂直配向(Vertical Alignment，VA)型。其中，IPS型TFT-LCD是利用与基板面大致平行的电场驱动液晶分子沿基板面内转动以响应的模式，具有可视角范围大、影像真实、色彩表现力丰富等优势，而被广泛应用在电脑屏幕、电竞屏幕等领域。
IPS显示屏幕的TFT基板的像素单元一般包括基板，栅极，栅极绝缘层，有源层，源极，漏极，形成于所述源极、漏极、有源层及栅极绝缘层上的平坦层，形成于所述平坦层上的公共电极，形成在所述公共电极及所述平坦层上的钝化层，及形成在所述钝化层上的像素电极。在TFT制备过程中，所述钝化层一般采用氧化硅层，并采用CVD(化学气相沉积)的方式制备。但是，形成氧化硅层的组分气体中的氧化物N2O会和平坦层中的亚克力发生氧化还原反应，生成CO2，造成平坦层的刻蚀，导致平坦层的表面平整度降低，甚至断裂，进而影响IPS显示屏幕的性能。
发明内容
有鉴于此，本申请提供一种IPS型TFT-LCD阵列基板的制作方法，旨在解决现有的IPS型TFT-LCD阵列基板的制作过程中存在的平坦层刻蚀的问题。
本申请实施例是这样实现的，一种IPS型TFT-LCD阵列基板的制作方法，包括如下步骤：
提供TFT基板，其包括衬底、形成在衬底上的TFT阵列、及形成在TFT阵列上平坦层；
在所述平坦层上形成公共电极；
在所述公共电极及所述平坦层上形成绝缘膜；
将所述形成有公共电极及绝缘膜的TFT基板置于反应室中，向反应室中通入成膜气体SiH4及N2O，形成氧化硅层；
在所述氧化硅层上形成像素电极。
可选的，在本申请的一些实施例中，所述SiH4的气体流量为100-1000ml/min，N2O的气体流量为5000-40000ml/min。
可选的，在本申请的一些实施例中，所述平坦层中包含亚克力。
可选的，在本申请的一些实施例中，所述绝缘膜为无机绝缘膜或有机绝缘膜。
可选的，在本申请的一些实施例中，所述无机绝缘膜为氮化硅膜或云母基绝缘膜。
可选的，在本申请的一些实施例中，所述有机绝缘膜为聚酰亚胺膜或派瑞林膜。
可选的，在本申请的一些实施例中，所述绝缘膜的厚度为
Figure BDA0003120251370000021
相应的，本申请实施例还提供一种IPS型TFT-LCD阵列基板，包括多个阵列排布的像素单元，每一像素单元包括衬底、形成在衬底上的TFT阵列、形成在TFT阵列上的平坦层、形成在所述平坦层上的公共电极、形成在所述公共电极及平坦层上的绝缘膜、形成在所述绝缘膜上的氧化硅层、及形成在所述氧化硅层上的像素电极。
可选的，在本申请的一些实施例中，所述绝缘膜为无机绝缘膜或有机绝缘膜。
可选的，在本申请的一些实施例中，所述无机绝缘膜为氮化硅膜或云母基绝缘膜；所述有机绝缘膜为聚酰亚胺膜或派瑞林膜。
本申请的IPS型TFT-LCD阵列基板的制作方法中，在所述公共电极及平坦层上形成绝缘膜之后，再在绝缘膜上形成氧化硅层，如此，在形成氧化硅层时，平坦层可以通过绝缘膜与成膜气体隔绝，如此，可以避免成膜气体中的N2O与平坦层中的亚克力接触，从而避免亚克力被氧化，进而避免平坦层被刻蚀。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的IPS型TFT-LCD阵列基板的制作方法流程图；
图2是本申请实施例的TFT基板的结构示意图；
图3是在图2所示的TFT基板上形成公共电极的示意图；
图4是在图3所示的TFT基板上形成绝缘膜的示意图；
图5是在图4所示的绝缘膜上形成氧化硅层的示意图；
图6是本申请实施例的具有底栅型TFT阵列的IPS型TFT-LCD阵列基板的示意图；
图7是本申请实施例的具有顶栅型TFT阵列的IPS型TFT-LCD阵列基板的示意图；
图8是在图3所示的TFT基板上形成氧化硅层的示意图；
图9是本申请另一实施例的具有底栅型TFT阵列的IPS型TFT-LCD阵列基板的示意图；
图10是本申请实施例1的IPS型TFT-LCD阵列基板的平坦层与氧化硅层相接触的界面的扫描电镜图；
图11是本申请对比例的IPS型TFT-LCD阵列基板的平坦层与氧化硅层相接触的界面的扫描电镜图；
图12是本申请实施例2的IPS型TFT-LCD阵列基板的平坦层与氧化硅层相接触的界面的扫描电镜图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。
在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。本发明的各种实施例可以以一个范围的形式存在；应当理解，以一范围形式的描述仅仅是因为方便及简洁，不应理解为对本发明范围的硬性限制；因此，应当认为所述的范围描述已经具体公开所有可能的子范围以及该范围内的单一数值。例如，应当认为从1到6的范围描述已经具体公开子范围，例如从1到3，从1到4，从1到5，从2到4，从2到6，从3到6等，以及所数范围内的单一数字，例如1、2、3、4、5及6，此不管范围为何皆适用。另外，每当在本文中指出数值范围，是指包括所指范围内的任何引用的数字(分数或整数)。
请参阅图1，本申请实施例提供一种IPS型TFT-LCD阵列基板的制作方法，其包括如下步骤：
步骤S01：请参阅图2，提供TFT基板10，其包括衬底1、形成在衬底1上的TFT阵列2、形成在TFT阵列2上的绝缘层3及平坦层4，所述TFT基板10上形成有贯穿所述绝缘层3及平坦层4的通孔11，所述TFT阵列2包括漏极，所述通孔11与所述漏极对应；
步骤S02：请进一步参阅图3，在所述平坦层4上形成公共电极5；
步骤S03：请进一步参阅图4，在所述公共电极5及所述平坦层4上形成绝缘膜6，所述绝缘膜6覆盖所述通孔11的侧壁；
步骤S04：请进一步参阅图5，在所述绝缘膜6上形成氧化硅层7；
步骤S05：请进一步参阅图6，在所述氧化硅层7上形成像素电极8，所述像素电极8部分位于所述通孔11内，使得所述通孔11转化为可以导电的过孔110，得到IPS型TFT-LCD阵列基板。
所述步骤S01中：
所述衬底1为本领域已知用于IPS型TFT-LCD阵列基板的衬底，如IP(聚酰亚胺)衬底等。
请参阅图6-7，所述TFT阵列2可以为底栅型TFT阵列21，也可以为顶栅型TFT阵列22。
请参阅图6，所述底栅型TFT阵列21包括形成在衬底1上的栅极211、形成在所述栅极211及所述衬底1上的栅极绝缘层212、形成在所述栅极绝缘层212上的有源层213、形成在所述有源层213及栅极绝缘层212上的源极214及漏极215。
请参阅图7，所述顶栅型TFT阵列22包括形成在衬底1上的遮光层221，形成在衬底1及遮光层221上的缓冲层222，形成在缓冲层222上的有源层223，形成在有源层223上的栅极绝缘层224，形成在栅极绝缘层224上的栅极225，形成在缓冲层222、有源层223、栅极绝缘层224、及栅极225上的层间绝缘层226，形成在层间绝缘层226上并分别与遮光层221及有源层223电连接的源极227，形成在层间绝缘层226上并与有源层223电连接的漏极228。
所述栅极211、225的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
所述栅极绝缘层212、224的材料为本领域已知用于IPS型TFT-LCD阵列基板的栅极绝缘层的材料，如氧化硅、氮化硅、氮氧化硅等。
所述有源层213、223的材料为本领域已知用于IPS型TFT-LCD阵列基板的半导体材料，如IGZO(铟镓锌氧化物)、ZnO、ZnON等。
所述源极214、227及漏极215、228的材料为本领域已知用于IPS型TFT-LCD阵列基板的栅极及源极的材料，如钼、钛、铝、铜中的一种或多种的堆栈组合。
所述遮光层221的材料为本领域已知用于顶栅型TFT阵列的金属材料，如为钼(Mo)、钛(Ti)等。
所述缓冲层222的材料为本领域已知用于IPS型TFT-LCD阵列基板的缓冲层材料，如p型硅(掺杂硼的硅)、氧化钒(V2O5)、氮化铝(AlN)、氮化钨、其他金属氧化物或金属氮化物或上述材料的组合。
层间绝缘层226的材料为本领域已知用于IPS型TFT-LCD阵列基板的层间绝缘层的材料，如氧化硅、氮化硅、氮氧化硅等。
所述绝缘层3的材料为本领域已知用于IPS型TFT-LCD阵列基板的绝缘层材料，如氧化硅、氮化硅、氮氧化硅等。
所述平坦层4中包含亚克力(聚甲基丙烯酸甲酯)。在至少一实施例中，所述平坦层4中的亚克力的含量在50wt％以上。可以理解的，在其它实施例中，所述平坦层4中亚克力的含量不做限制。
在至少一实施例中，所述平坦层4中还包含有机硅。所述有机硅可以为聚二甲基硅氧烷等本领域已知用于平坦层的有机硅化合物。
所述步骤S02：
具体为，在所述平坦层4上沉积一层透明导电层，并对所述透明导电层进行图案化处理，得到公共电极5。
所述透明导电层的材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及铟镓锌氧化物中的一种或几种。对所述透明导电层进行图案化处理的步骤包括依次进行光阻涂布、曝光、显影、湿法蚀刻及光阻剥离。
所述步骤S03：
在至少一实施例中，通过涂布法或化学沉积法形成所述绝缘膜6。所述绝缘膜6可以为无机绝缘膜或有机绝缘膜。所述无机绝缘膜可以为氮化硅膜、云母基绝缘膜等。所述有机绝缘膜可以为聚酰亚胺膜、派瑞林(parylene)膜等。
在至少一实施例中，所述绝缘膜6为氮化硅膜。所述氮化硅膜的沉积反应式如下：
Figure BDA0003120251370000061
其中，X为大于0的数。
在至少一实施例中，所述绝缘膜6的厚度范围为
Figure BDA0003120251370000062
所述步骤S04：
具体为，将所述形成有公共电极5及绝缘膜6的TFT基板10置于反应室中，向反应室中通入成膜气体SiH4及N2O，其中，SiH4的气体流量为10-1000ml/min，N2O的气体流量为50-40000ml/min，使成膜气体反应生成SiOX:H并沉积在绝缘膜6的表面，形成氧化硅层7。
所述成膜气体的反应式如下：
SiH4+N2O→SiOx:H。
其中，X为大于0的数。
在至少一实施例中，所述氧化硅层7的厚度为0-20μm。
所述步骤S05：
具体为，在所述氧化硅层7上沉积一层透明导电层，并对所述透明导电层进行图案化处理，得到像素电极8。
所述透明导电层的材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物及铟锗锌氧化物中的一种或几种。对所述透明导电层进行图案化处理的步骤包括依次进行光阻涂布、曝光、显影、湿法蚀刻及光阻剥离。
所述氧化硅层7为氧化硅膜。
所述IPS型TFT-LCD阵列基板的制作方法中，在所述公共电极20及平坦层4上形成绝缘膜6之后，再在绝缘膜6上形成氧化硅层7，如此，在形成氧化硅层7时，平坦层4可以通过绝缘膜6与成膜气体隔绝，如此，可以避免成膜气体中的N2O与平坦层4中的亚克力接触，从而避免亚克力被氧化，进而避免平坦层4被刻蚀。
本申请还提供另一种IPS型TFT-LCD阵列基板的制作方法，其包括如下步骤：
步骤S11：请参阅图2，提供TFT基板10，其包括衬底1、形成在衬底1上的TFT阵列2、及形成在TFT阵列2上的绝缘层3及平坦层4，所述TFT基板10上形成有贯穿所述绝缘层3及平坦层4通孔11，所述TFT阵列2包括漏极，所述通孔11与所述漏极对应；
步骤S12：请进一步参阅图3，在所述平坦层4上形成公共电极5；
步骤S13：请进一步参阅图8，将所述形成有公共电极5的TFT基板10置于反应室中，向反应室中通入成膜气体SiH4及N2O，其中，SiH4的气体流量为100-1000ml/min，N2O的气体流量为5000-40000ml/min，使成膜气体反应生成SiOX:H并沉积在公共电极5、平坦层4的表面及通孔11的侧壁上，形成氧化硅层7；
步骤S14：请进一步参阅图9，在所述氧化硅层7上形成像素电极8，所述像素电极8部分位于所述通孔11内，使得所述通孔11转化为可以导电的过孔110，得到IPS型TFT-LCD阵列基板300。
所述形成公共电极5及像素电极8的方法分别同步骤S02及S05的方法。
所述步骤S13，在至少一实施例中，所述N2O与SiH4的气体的体积比的范围为30-100，优选为50-80，更优选为70-80。在所述范围内，所述N2O可以较为充分的与SiH4反应，从而避免N2O与平坦层4中的亚克力反应而刻蚀平坦层4。
所述IPS型TFT-LCD阵列基板的制作方法在形成氧化硅层7时，成膜气体SiH4的气体流量为100-1000ml/min，N2O的气体流量为5000-40000ml/min，在该流量范围内，可以有效的提升沉积速率，使得沉积速率达到
Figure BDA0003120251370000081
以上，可以在平坦层4被刻蚀之前就形成氧化硅层7，从而阻挡N2O对平坦层4中的亚克力的氧化，形成平坦的氧化硅层7。
在至少一优选的实施例中，所述SiOX:H的沉积速率为
Figure BDA0003120251370000082
请参阅图6，本申请还提供一种IPS型TFT-LCD阵列基板100，包括基板、设于所述基板上的数条栅极扫描线、数条数据线、及由数条栅极扫描线与数条数据线相互绝缘交错划分出的多个阵列排布的像素单元。
每一像素单元包括衬底1、形成在衬底1上的TFT阵列2、形成在TFT阵列2上的绝缘层3及平坦层4、形成在所述平坦层4上的公共电极5、形成在所述公共电极5及平坦层4上的绝缘膜6、形成在所述绝缘膜6上的氧化硅层7、及形成在所述氧化硅层7上的像素电极8。
所述TFT阵列2为底栅型TFT阵列21。所述底栅型TFT阵列21同前文所述，在此不再赘述。
所述每一像素单元上形成有贯穿所述绝缘层3及平坦层4的过孔110。所述像素电极8通过所述过孔110与所述漏极215电连接。
所述源极214和漏极215分别与所述有源层213的两端相接触。
所述公共电极5及像素电极8的材质为透明导电材料。所述透明导电材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物及铟锗锌氧化物中的一种或几种。
请参阅图7，本申请还提供另外一种IPS型TFT-LCD阵列基板200，包括基板、设于所述基板上的数条栅极扫描线、数条数据线、及由数条栅极扫描线与数条数据线相互绝缘交错划分出的多个阵列排布的像素单元。
每一像素单元包括衬底1、形成在衬底1上的TFT阵列2、形成在TFT阵列2上的绝缘层3及平坦层4、形成在所述平坦层4上的公共电极5、形成在所述公共电极5及平坦层4上的绝缘膜6、形成在所述绝缘膜6上的氧化硅层7、及形成在所述氧化硅层7上的像素电极8。
所述TFT阵列2为顶栅型TFT阵列22。所述顶栅型TFT阵列22同前文所述，在此不再赘述。
所述每一像素单元上形成有贯穿所述绝缘层3及平坦层4的过孔110。所述像素电极8通过所述过孔110与所述漏极228电连接。
所述源极227和漏极228分别与所述有源层223的两端相接触。所述源极227还与所述遮光层221相接触。
所述公共电极5及像素电极8的材质同上文所述，在此不再赘述。
请参阅图9，本申请还提供另外一种IPS型TFT-LCD阵列基板300，包括基板、设于所述基板上的数条栅极扫描线、数条数据线、及由数条栅极扫描线与数条数据线相互绝缘交错划分出的多个阵列排布的像素单元。
每一像素单元包括衬底1、形成在衬底1上的TFT阵列2、形成在TFT阵列2上的绝缘层3及平坦层4、形成在所述平坦层4上的公共电极5、形成在所述公共电极5及平坦层4上的氧化硅层7、及形成在所述氧化硅层7上的像素电极8。
所述TFT阵列2为底栅型TFT阵列21或顶栅型TFT阵列22。所述底栅型TFT阵列21或顶栅型TFT阵列22同前文所述，在此不再赘述。
所述公共电极5及像素电极8的材质同上文所述，在此不再赘述。
下面通过具体实施例来对本申请进行具体说明，以下实施例仅是本申请的优选实施例，不是对本申请的限定。
实施例1
提供TFT基板10，其包括玻璃衬底1、形成在衬底1上的底栅型TFT阵列21、及形成在底栅型TFT阵列21上的绝缘层3及平坦层4，所述TFT基板10上形成有贯穿所述绝缘层3及平坦层4通孔11，所述底栅型TFT阵列21包括漏极12，所述通孔11与所述漏极12对应，其中，所述绝缘层3的材质为氮化硅，所述平坦层4中包括亚克力及聚二甲基硅氧烷，所述底栅型TFT阵列21的栅极211的材质为钛，栅极绝缘层212的材质为氮化硅，所述有源层223的材质为IGZO，所述源极214及漏极215的材质为钼；
在所述平坦层4上沉积ITO公共电极5；
然后置于反应室中，向反应室中通入成膜气体SiH4及N2O，其中，SiH4的气体流量为900ml/min，N2O的气体流量为38000ml/min，沉积速率为
Figure BDA0003120251370000101
使成膜气体迅速反应生成SiOX:H，并沉积在ITO公共电极5、平坦层4的表面及通孔11的侧壁上，形成厚度为
Figure BDA0003120251370000102
的氧化硅层7；
在所述氧化硅层7上形成ITO像素电极8，得到IPS型TFT-LCD阵列基板300。
实施例2
提供TFT基板10，其包括玻璃衬底1、形成在衬底1上的底栅型TFT阵列21、及形成在底栅型TFT阵列21上的绝缘层3及平坦层4，所述TFT基板10上形成有贯穿所述绝缘层3及平坦层4通孔11，所述底栅型TFT阵列21包括漏极12，所述通孔11与所述漏极12对应，其中，所述绝缘层3的材质为氮化硅，所述平坦层4中包括亚克力及聚二甲基硅氧烷，所述底栅型TFT阵列21的栅极211的材质为钛，栅极绝缘层212的材质为氮化硅，所述有源层223的材质为IGZO，所述源极214及漏极215的材质为钼；
在所述平坦层4上沉积ITO公共电极5；
在所述公共电极5及平坦层4上以
Figure BDA0003120251370000103
的速率沉积厚度为
Figure BDA0003120251370000104
的氮化硅绝缘膜6；
在所述氮化硅绝缘膜6上以
Figure BDA0003120251370000105
的速率沉积厚度为
Figure BDA0003120251370000106
的氧化硅层7；
在所述氧化硅层7上形成ITO像素电极8，得到IPS型TFT-LCD阵列基板100。
对比例
本对比例的IPS型TFT-LCD阵列基板及制备方法与实施例1基本相同，唯一的区别在于，本对比例的SiH4的气体流量为90ml/min，N2O的气体流量为3000ml/min，沉积速率为
Figure BDA0003120251370000111
形成厚度为
Figure BDA0003120251370000112
的氧化硅层7。
请参阅图10-11，分别对所述实施例1及对比例的IPS型TFT-LCD阵列基板的平坦层4与氧化硅层7相接触的界面进行扫描电镜测试，得到扫描电镜图。
请参阅图12，对所述实施例2的IPS型TFT-LCD阵列基板的平坦层4与氧化硅层7相接触的界面进行扫描电镜测试，得到扫描电镜图。
由图10和图11可知，沉积速率较慢的对比例的平坦层4的刻蚀现象较为严重，表面平整度较低。而相较于对比例，沉积速率较快的实施例1的平坦层4的无刻蚀，表面平整度高。
由图12和图11可知，相较于对比例，实施例2现在平坦层4栅形成绝缘膜6，可以有效地避免平坦层4被刻蚀，提高平坦层的表面平整度。
以上对本申请实施例所提供的IPS型TFT-LCD阵列基板及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种IPS型TFT-LCD阵列基板的制作方法，其特征在于，包括如下步骤：
提供TFT基板，其包括衬底、形成在衬底上的TFT阵列、及形成在TFT阵列上平坦层；
在所述平坦层上形成公共电极；
在所述公共电极及所述平坦层上形成绝缘膜；
将所述形成有公共电极及绝缘膜的TFT基板置于反应室中，向反应室中通入成膜气体SiH4及N2O，形成氧化硅层；
在所述氧化硅层上形成像素电极。
2.如权利要求1所述的制作方法，其特征在于：所述SiH4的气体流量为100-1000ml/min，N2O的气体流量为5000-40000ml/min。
3.如权利要求1所述的制作方法，其特征在于：所述平坦层中包含亚克力。
4.如权利要求1所述的制作方法，其特征在于：所述绝缘膜为无机绝缘膜或有机绝缘膜。
5.如权利要求4所述的制作方法，其特征在于：所述无机绝缘膜为氮化硅膜或云母基绝缘膜。
6.如权利要求4所述的制作方法，其特征在于：所述有机绝缘膜为聚酰亚胺膜或派瑞林膜。
7.如权利要求1所述的制作方法，其特征在于：所述绝缘膜的厚度为
Figure FDA0003120251360000011
8.一种IPS型TFT-LCD阵列基板，其特征在于：所述IPS型TFT-LCD阵列基板包括多个阵列排布的像素单元，每一像素单元包括衬底、形成在衬底上的TFT阵列、形成在TFT阵列上的平坦层、形成在所述平坦层上的公共电极、形成在所述公共电极及平坦层上的绝缘膜、形成在所述绝缘膜上的氧化硅层、及形成在所述氧化硅层上的像素电极。
9.如权利要求8所述的IPS型TFT-LCD阵列基板，其特征在于：所述绝缘膜为无机绝缘膜或有机绝缘膜。
10.如权利要求9所述的IPS型TFT-LCD阵列基板，其特征在于：所述无机绝缘膜为氮化硅膜或云母基绝缘膜；所述有机绝缘膜为聚酰亚胺膜或派瑞林膜。
CN202110673802.9A 2021-06-17 2021-06-17 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 Active CN113433742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110673802.9A CN113433742B (zh) 2021-06-17 2021-06-17 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110673802.9A CN113433742B (zh) 2021-06-17 2021-06-17 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板

Publications (2)

Publication Number Publication Date
CN113433742A true CN113433742A (zh) 2021-09-24
CN113433742B CN113433742B (zh) 2023-05-02

Family

ID=77756329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110673802.9A Active CN113433742B (zh) 2021-06-17 2021-06-17 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板

Country Status (1)

Country Link
CN (1) CN113433742B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171746A (zh) * 2008-10-02 2011-08-31 夏普株式会社 显示装置用基板、显示装置用基板的制造方法、显示装置、液晶显示装置、液晶显示装置的制造方法和有机电致发光显示装置
CN103151304A (zh) * 2012-11-02 2013-06-12 友达光电股份有限公司 显示面板的阵列基板及其制作方法
CN104637952A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 阵列基板及其制造方法
CN105742292A (zh) * 2016-03-01 2016-07-06 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN208334854U (zh) * 2018-05-14 2019-01-04 昆山龙腾光电有限公司 阵列基板及液晶显示装置
CN109445214A (zh) * 2018-12-13 2019-03-08 昆山龙腾光电有限公司 阵列基板及制作方法和液晶显示面板
CN110707047A (zh) * 2019-09-17 2020-01-17 昆山龙腾光电股份有限公司 阵列基板及制作方法和显示面板
CN111223815A (zh) * 2019-12-03 2020-06-02 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171746A (zh) * 2008-10-02 2011-08-31 夏普株式会社 显示装置用基板、显示装置用基板的制造方法、显示装置、液晶显示装置、液晶显示装置的制造方法和有机电致发光显示装置
CN103151304A (zh) * 2012-11-02 2013-06-12 友达光电股份有限公司 显示面板的阵列基板及其制作方法
CN104637952A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 阵列基板及其制造方法
CN105742292A (zh) * 2016-03-01 2016-07-06 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN208334854U (zh) * 2018-05-14 2019-01-04 昆山龙腾光电有限公司 阵列基板及液晶显示装置
CN109445214A (zh) * 2018-12-13 2019-03-08 昆山龙腾光电有限公司 阵列基板及制作方法和液晶显示面板
CN110707047A (zh) * 2019-09-17 2020-01-17 昆山龙腾光电股份有限公司 阵列基板及制作方法和显示面板
CN111223815A (zh) * 2019-12-03 2020-06-02 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Also Published As

Publication number Publication date
CN113433742B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US8928828B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
US8212256B2 (en) Pixel structure, display panel, eletro-optical apparatus, and method thererof
US7061020B2 (en) Array substrate for a liquid crystal display device having an improved contact property and fabricating method thereof
JP4785229B2 (ja) 半導体装置の作製方法
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
JP5335628B2 (ja) 液晶表示装置
WO2017147974A1 (zh) 阵列基板的制作方法及制得的阵列基板
US8551825B2 (en) Method for fabricating a thin film transistor with an organic passivation layer
US8294840B2 (en) Liquid crystal display device with fringe field switching mode
US8629949B2 (en) Liquid crystal display and method of forming the same
WO2017219411A1 (zh) 阵列基板及其制作方法
TWI532154B (zh) 顯示面板及顯示裝置
TWI388014B (zh) 薄膜電晶體之製造方法
US20150131020A1 (en) Display panel and display apparatus including the same
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
WO2017133126A1 (zh) 阵列基板及阵列基板的制备方法
TWI555183B (zh) 薄膜電晶體以及畫素結構
WO2017147973A1 (zh) 阵列基板的制作方法及制得的阵列基板
CN113433742B (zh) Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN101217151B (zh) 像素结构、显示面板、光电装置及其制造方法
WO2018205930A1 (zh) 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN107490911B (zh) 阵列基板及其制作方法和显示面板
US20060141686A1 (en) Copper gate electrode of liquid crystal display device and method of fabricating the same
KR20020074302A (ko) 액정표시장치 및 그의 제조방법
KR101060417B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant