CN113424442B - 一种可变增益放大器 - Google Patents
一种可变增益放大器 Download PDFInfo
- Publication number
- CN113424442B CN113424442B CN201980091930.3A CN201980091930A CN113424442B CN 113424442 B CN113424442 B CN 113424442B CN 201980091930 A CN201980091930 A CN 201980091930A CN 113424442 B CN113424442 B CN 113424442B
- Authority
- CN
- China
- Prior art keywords
- common
- pair
- tube
- gate
- tube pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000007850 degeneration Effects 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 25
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 3
- 238000009795 derivation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Amplifiers (AREA)
Abstract
一种可变增益放大器VGA,第一共源管对分别与第一共栅管对和第二共栅管对构成共源共栅结构,第二共源管对分别与第三共栅管对和第四共栅管对构成共源共栅结构,第一负载电阻分别耦合第一共栅管对中一个共栅管的漏极和第三共栅管对中一个共栅管的漏极,第二负载电阻分别耦合第一共栅管对中另一个共栅管的漏极和第三共栅管对中另一个共栅管的漏极,第一虚拟电阻分别耦合第二虚拟电阻、第二共栅管对中两个共栅管的漏极和第四共栅管对中两个共栅管的漏极,分流电路分别耦合第一共栅管对中两个共栅管的源极和第一虚拟电阻,反向并联电路分别耦合第三共栅管对中两个共栅管的源极、第一负载电阻和第二负载电阻。本申请实施例,可以提高VGA的性能。
Description
技术领域
本申请实施例涉及电子电路技术领域,具体涉及一种可变增益放大器。
背景技术
可变增益放大器(variable gain amplifier,VGA)是高带宽光电芯片中的重要模块,承担射频通路大部分的增益调节功能,在较大的增益范围内保持较高的线性度是衡量VGA性能的重要指标。然而,现有的VGA虽然可以保证较大的增益范围,但VGA的线性度较差,以致VGA的性能较差。
发明内容
本申请实施例公开了一种可变增益放大器,用于提高VGA的性能。
第一方面公开一种VGA,包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻、第二负载电阻、第一虚拟(dummy)电阻和第二虚拟电阻,第一可变增益电路可以包括第一共源管对、第一共栅管对和第二共栅管对,第二可变增益电路可以包括第二共源管对、第三共栅管对和第四共栅管对;第一共源管对分别与第一共栅管对和第二共栅管对构成共源共栅结构,第二共源管对分别与第三共栅管对和第四共栅管对构成共源共栅结构,第一负载电阻分别耦合第一共栅管对中一个共栅管的漏极和第三共栅管对中一个共栅管的漏极,第二负载电阻分别耦合第一共栅管对中另一个共栅管的漏极和第三共栅管对中另一个共栅管的漏极,第一虚拟电阻分别耦合第二虚拟电阻、第二共栅管对中两个共栅管的漏极和第四共栅管对中两个共栅管的漏极,分流电路分别耦合第一共栅管对中两个共栅管的源极和第一虚拟电阻,反向并联电路分别耦合第三共栅管对中两个共栅管的源极、第一负载电阻和第二负载电阻。在VGA工作在第一区域时,分流电路可以使流过两个负载电阻的电流保持不变;VGA工作在第二区域时,反向并联电路可以在保证流过两个负载电阻的电流保持不变的情况下,使VGA的增益在预设范围内变化。可见,由于VGA的工作区域被分为两个工作区域,因此,可以在保证VGA增益范围的情况下提高VGA的线性度,从而可以提高VGA的性能。此外,由于在VGA的整个工作区域中,流过负载电阻的电流保持不变,因此,在VGA的整个工作区域中,VGA的共模输出电压保持不变,从而可以进一步提高VGA的性能。
作为一种可能的实施方式,反向并联电路可以为由两个共栅管组成的第五共栅管对,第一负载电阻耦合第五共栅管对中一个共栅管的漏极,第二负载电阻耦合第五共栅管对中另一个共栅管的漏极,第五共栅管对中一个共栅管的源极耦合第三共栅管对中另一个共栅管的源极,第五共栅管对中另一个共栅管的源极耦合第三共栅管对中一个共栅管的源极。
作为一种可能的实施方式,分流电路可以为由两个共栅管组成的第六共栅管对,第一虚拟电阻分别耦合第六共栅管对中两个共栅管的漏极,第六共栅管对中一个共栅管的源极耦合第一共栅管对中一个共栅管的源极,第六共栅管对中另一个共栅管的源极耦合第一共栅管对中另一个共栅管的源极。
作为一种可能的实施方式,分流电路可以包括第一分流电阻和第二分流电阻,第一虚拟电阻分别耦合第一分流电阻的一端和第二分流电阻的一端,第一分流电阻的另一端耦合第一共栅管对中一个共栅管的源极,第二分流电阻的另一端耦合第一共栅管对中另一个共栅管的源极。
作为一种可能的实施方式,第一负载电阻、第二负载电阻、第一虚拟电阻和第二虚拟电阻分别用于耦合电源。
作为一种可能的实施方式,第一可变增益电路还可以包括第一电流源和第二电流源,第二可变增益电路还可以包括第三电流源和第四电流源,第一电流源分别耦合第一共源管对中一个共源管的源极和地端,第二电流源分别耦合第一共源管对中另一个共源管的源极和地端,第三电流源分别耦合第二共源管对中一个共源管的源极和地端,第四电流源分别耦合第二共源管对中另一个共源管的源极和地端。
作为一种可能的实施方式,第一可变增益电路还可以包括第一电容,第二可变增益电路还可以包括第二电容,其中:
第一电容的两端分别耦合第一共源管对中两个共源管的源极,第二电容的两端分别耦合第二共源管对中两个共源管的源极。
作为一种可能的实施方式,第一可变增益电路还可以包括第一退化电阻,第二可变增益电路还可以包括第二退化电阻,第一退化电阻的两端分别耦合第一共源管对中两个共源管的源极,第二退化电阻的两端分别耦合第二共源管对中两个共源管的源极。电容与射级退化电阻构成的零点可以抵消负载电阻与输出端负载电容构成的主极点,从而可以拓展带宽。
第二方面公开一种VGA,包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻、第二负载电阻、第一虚拟电阻和第二虚拟电阻,第一可变增益电路可以包括第一共射管对、第一共基管对和第二共基管对,第二可变增益电路可以包括第二共射管对、第三共基管对和第四共基管对,第一共射管对分别与第一共基管对和第二共基管对构成共射共基结构,第二共射管对分别与第三共基管对和第四共基管对构成共射共基结构,第一负载电阻分别耦合第一共基管对中一个共基管的集电极和第三共基管对中一个共基管的集电极,第二负载电阻分别耦合第一共基管对中另一个共基管的集电极和第三共基管对中另一个共基管的集电极,第一虚拟电阻分别耦合第二虚拟电阻、第二共基管对中两个共基管的集电极和第四共基管对中两个共基管的集电极,分流电路分别耦合第一共基管对中两个共基管的发射极和第一虚拟电阻,反向并联电路分别耦合第三共基管对中两个共基管的发射极、第一负载电阻和第二负载电阻。在VGA工作在第一区域时,分流电路可以使流过两个负载电阻的电流保持不变;VGA工作在第二区域时,反向并联电路可以在保证流过两个负载电阻的电流保持不变的情况下,使VGA的增益在预设范围内变化。可见,由于VGA的工作区域被分为两个工作区域,因此,可以在保证VGA增益范围的情况下提高VGA的线性度,从而可以提高VGA的性能。此外,由于在VGA的整个工作区域中,流过负载电阻的电流保持不变,因此,在VGA的整个工作区域中,VGA的共模输出电压保持不变,从而可以进一步提高VGA的性能。
作为一种可能的实施方式,反向并联电路可以为由两个共基管组成的第五共基管对,第一负载电阻耦合第五共基管对中一个共基管的集电极,第二负载电阻耦合第五共基管对中另一个共基管的集电极,第五共基管对中一个共基管的发射极耦合第三共基管对中另一个共基管的发射极,第五共基管对中另一个共基管的发射极耦合第三共基管对中一个共基管的发射极。
作为一种可能的实施方式,分流电路可以为由两个共基管组成的第六共基管对,第一虚拟电阻分别耦合第六共基管对中两个共基管的集电极,第六共基管对中一个共基管的发射极耦合第一共基管对中一个共基管的发射极,第六共基管对中另一个共基管的发射极耦合第一共基管对中另一个共基管的发射极。
作为一种可能的实施方式,分流电路可以包括第一分流电阻和第二分流电阻,第一虚拟电阻分别耦合第一分流电阻的一端和第二分流电阻的一端,第一分流电阻的另一端耦合第一共基管对中一个共基管的发射极,第二分流电阻的另一端耦合第一共基管对中另一个共基管的发射极。
作为一种可能的实施方式,第一负载电阻、第二负载电阻、第一虚拟电阻和第二虚拟电阻分别用于耦合电源。
作为一种可能的实施方式,第一可变增益电路还可以包括第一电流源和第二电流源,第二可变增益电路还可以包括第三电流源和第四电流源,第一电流源分别耦合第一共射管对中一个共射管的发射极和地端,第二电流源分别耦合第一共射管对中另一个共射管的发射极和地端,第三电流源分别耦合第二共射管对中一个共射管的发射极和地端,第四电流源分别耦合第二共射管对中另一个共射管的发射极和地端。
作为一种可能的实施方式,第一可变增益电路还可以包括第一电容,第二可变增益电路还可以包括第二电容,第一电容的两端分别耦合第一共射管对中两个共射管的发射极,第二电容的两端分别耦合第二共射管对中两个共射管的发射极。
作为一种可能的实施方式,第一可变增益电路还可以包括第一退化电阻,第二可变增益电路还可以包括第二退化电阻,第一退化电阻的两端分别耦合第一共射管对中两个共射管的发射极,第二退化电阻的两端分别耦合第二共射管对中两个共射管的发射极。
附图说明
图1是本申请实施例公开的一种VGA的结构示意图;
图2是本申请实施例公开的一种VGA的增益、电压和电流的示意图;
图3是本申请实施例公开的另一种VGA的结构示意图;
图4是本申请实施例公开的另一种VGA的增益、电压和电流的示意图;
图5是本申请实施例公开的一种基于实际电路参数得到的THD的示意图;
图6是本申请实施例公开的又一种VGA的结构示意图;
图7是本申请实施例公开的又一种VGA的增益、电压和电流的示意图;
图8是本申请实施例公开的另一种基于实际电路参数得到的THD的示意图;
图9是本申请实施例公开的又一种VGA的结构示意图;
图10是本申请实施例公开的又一种VGA的结构示意图;
图11是本申请实施例公开的又一种VGA的结构示意图。
具体实施方式
本申请实施例公开了一种可变增益放大器,用于提高VGA的性能。以下进行详细说明。
为了更好地理解本申请实施例公开的一种可变增益放大器,下面先对本发明实施例的应用场景进行描述。请参阅图1,图1是本申请实施例公开的一种VGA的结构示意图。如图1所示,该VGA包括负载电阻R1-R2,虚拟电阻R3-R4,退化电阻R5、电流源B1-B2、第一共基管对、第二共基管对、共射管对和电容C,其中:
共射管对分别与第一共基管对和第二共基管对构成共射共基结构,R1分别耦合电源和第一共基管对中一个共基管的集电极,R2分别耦合电源和第一共基管对中另一个共基管的集电极,R3的一端分别耦合R4的一端和第二共基管对中两个共基管的集电极,R3的另一端和R4的另一端分别用于耦合电源,R5分别耦合共射管对中两个共射管的发射极,C与R5并联连接,B1分别耦合共射管对中一个共射管的发射极和地端,B2分别耦合共射管对中另一个共射管的发射极和地端,共射管对中一个共射管的基极为该VGA的正向输入端,共射管对中另一个共射管的基极为该VGA的反向输入端,R1的一端为该VGA的反向输出端,R2的一端为该VGA的正向输出端,第一共基管对中两个共基管的基极分别耦合偏置电压Vcp,第二共基管对中两个共基管的基极分别耦合偏置电压Vcn。
在图1所示的VGA中第一共基管对所在支路为主支路,第二共基管对所在的支路为副支路。请参阅图2,图2是本申请实施例公开的一种VGA的增益、电压和电流的示意图。其中,图2是图1所示的VGA的增益、电压和电流的示意图。如图2所示,第一共基管对基极的偏置电压Vcp与第二共基管对基极的偏置电压Vcn的变化趋势相反。在控制电压VGC最小时,Vcp处于最小值,Vcn处于最大值,主支路完全关闭,副支路完全导通,偏置电流Ibias完全流入副支路,主支路电流和负载电流均为零,增益AV为0,共模输出电压为电源电压VDD。随着控制电压VGC不断增大,Vcp上升而Vcn下降,主支路逐渐导通,副支路逐渐关闭,负载电流Iload、增益AV逐渐上升。在Vcp上升到最大值,Vcn下降到最小值时,主支路完全开启,副支路完全关闭,偏置电流Ibias完全流入主支路,负载电流Iload达到最大值,增益AV达到最大增益AV_max,共模输出电压为VDD-RLIbias。
请参阅图3,图3是本申请实施例公开的另一种VGA的结构示意图。如图3所示,该VGA包括负载电阻R1-R2、虚拟电阻R3-R4、退化电阻R5-R6,电流源B1-B4、第一共射管对、第二共射管对、第一共基管对、第二共基管对、第三共基管对、第四共基管对和电容C1-C2,其中:
第一共射管对分别与第一共基管对和第二共基管对构成共射共基结构,第二共射管对分别与第三共基管对和第四共基管对构成共射共基结构,R1的一端分别耦合电源、第一共基管对中一个共基管的集电极和第三共基管对中一个共基管的集电极,R2的一端分别耦合电源、第一共基管对中另一个共基管的集电极和第三共基管对中另一个共基管的集电极,R3的一端分别耦合R4的一端、第二共基管对中两个共基管的集电极和第四共基管对中两个共基管的集电极,R3的另一端和R4的另一端分别耦合电源,R5分别耦合第一共射管对中两个共射管的发射极,C1与R5并联连接,B1分别耦合第一共射管对中一个共射管的发射极和地端,B2分别耦合第一共射管对中另一个共射管的发射极和地端,R6分别耦合第二共射管对中两个共射管的发射极,C2与R6并联连接,B3分别耦合第二共射管对中一个共射管的发射极和地端,B4分别耦合第二共射管对中另一个共射管的发射极和地端,第一共射管对中一个共射管的基极和第二共射管对中一个共射管的基极为该VGA的正向输入端,第一共射管对中另一个共射管的基极和第二共射管对中另一个共射管的基极为该VGA的反向输入端,R1的一端为该VGA的反向输出端,R2的一端为该VGA的正向输出端,第一共基管对中两个共基管的基极以及第四共基管对中两个共基管的基极分别耦合偏置电压Vcp,第二共基管对中两个共基管的基极和第三共基管对中两个共基管的基极分别耦合偏置电压Vcn。
在图3所示的VGA中第一共基管对、第二共基管对和第一共射管对所在模块为高增益模块,第三共基管对、第四共基管对和第二共射管对所在模块为低增益模块。高增益模块中第一共基管对所在支路为主支路,第二共基管对所在支路为副支路。低增益模块中第三共基管对所在支路为主支路,第四共基管对所在支路为副支路。请参阅图4,图4是本申请实施例公开的另一种VGA的增益、电压和电流的示意图。其中,图4是图3所示的VGA的增益、电压和电流的示意图。如图4所示,第一共基管对和第四共基管对中基极的偏置电压Vcp与第二共基管对和第三共基管对中基极的偏置电压Vcn的变化趋势相反。在控制电压VGC最小时,Vcp处于最小值,Vcn处于最大值,高增益模块的偏置电路全部流入副支路,高增益模块的主支路完全关闭,高增益模块的增益为0,低增益模块的偏置电流全部流入主支路,低增益模块的主支路的电流达到最大值IbL,低增益模块的增益达到最大值AVL,此时总增益为AVL,负载电流Iload=IbL,共模输出电压为VDD-RLIbL。随着控制电压VGC不断增大,Vcp上升而Vcn下降,在Vcp处于最大值、Vcn处于最小值时,高增益模块的偏置电流全部流入主支路,高增益模块的主支路电流达到最大值IbH,高增益模块的增益达到最大值AVH,低增益模块的偏置电流全部流入副支路,低增益模块的主支路的电流为0,低增益模块的增益为0,此时总增益为AVH,负载电流Iload=IbH,共模输出电压为VDD-RLIbH。可见,图3所示的VGA的增益在AVL与AVH之间变化,负载电流在IbL与IbH之间变化,共模输出电压在VDD-RLIbH与VDD-RLIbL之间变化。
衡量VGA线性度的主要指标为总谐波失真(total harmonic distortion,THD),THD为VGA输出信号各次谐波功率之和与主功率比值的开方,可以表示如下:
其中,Pω为基波功率,P2ω为二次谐波功率,P3ω为三次谐波功率,HD2为二次谐波失真,HD3为三次谐波失真。对于差分对,二次谐波可以忽略,THD主要受三次谐波影响。
图1所示的VGA中
其中,Vω为基波幅度,V3ω为三次谐波幅度,gmH为输入管跨导,Vid为输入差分信号的幅度,VT为热电压,REH为退化电阻。为了考量VGA在相同输出幅度、不同增益AV下的THD,假设VGA输出差分信号的幅度Vod为常数,则:
则图1所示的VGA的总谐波失真THD1为:
可见,在其它保持不变的情况下,THD1随着AV的下降急剧增加,最大值出现在最低增益处。因此,当最大增益不变时,增益范围的增加会降低最低增益的值,从而大大增加整个增益范围内的最大THD。
图3所示的VGA的增益可以表示如下:
AV=AVH·α+AVL·(1-α)
其中,AVH为高增益模块的增益,AVL为低增益模块的增益,α=(AV-AVL)/(AVH-AVL)为增益分配比例,随着VGA的控制电压的上升,α从0变化为1。基于上述同样的推导过程可知,高增益模块的基波幅度VωH与三次谐波幅度V3ωH可以表示如下:
其中,gmH为高增益模块的输入管跨导,REH为高增益模块的退化电阻。低增益模块的基波幅度VωL与三次谐波幅度V3ωL可以表示如下:
其中,gmL为低增益模块的输入管跨导,REL为低增益模块的退化电阻。图3所示的VGA的总基波幅度Vω=VωH+VωL=α·AVH·Vid+(1-α)·AVL·Vid=AV·Vid=Vod,假设:
则图3所示的VGA的三次谐波幅度V3ω可以表示如下:
图3所示的VGA的总谐波失真THD2为:
为求THD2的最大值,可以对AV求导,令:
可见,THD2的最大值不在增益控制范围的边界,而是随着增益的降低先增大后减小,最大值出现在中间某处。将上式的AV结果代入THD2的表达式,可以得到THD2最大值:
由此可知kH-kL越小,THD2越小,理论上当kH=kL时三次谐波抵消,但在实际设计中,由于电流、增益等因素的制约而难以达到,但仍然远远优于图1所示的VGA。同时THD2与增益范围AVH-AVL成反比,增益范围越大,整个增益范围内的线性度越差。
请参阅图5,图5是本申请实施例公开的一种基于实际电路参数得到的THD的示意图。如图5所示,图1所示的VGA的THD1随着增益的降低而增加,最大值出现在增益最低处;图3所示的VGA的THD2随着增益的降低先增加后降低,由于图3所示的VGA新增加的低增益模块对原有高增益模块有分担作用,因此,图3所示的VGA的THD2增加速度明显较缓,在增益范围中间偏低位置达到的最大值也远远小于图1所示的VGA的最大值,可见,图3所示的VGA的线性度整体上高于图1所示的VGA的线性度。然而,虽然图3所示的VGA的线性度整体上高于图1所示的VGA的线性度,但THD的最大值还是较大,以致VGA的线性度较差,导致VGA的性能较差。进一步地,由于共模输出电压在VDD-RLIbH与VDD-RLIbL之间变化,进一步导致VGA的性能较差,同时无法保证下一级电路工作在合适的区域,从而增加了后级射频模块的设计难度。
请参阅图6,图6是本发明实施例公开的又一种VGA的结构示意图。如图6所示,该VGA可以包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻R1、第二负载电阻R2、第一虚拟电阻R3和第二虚拟电阻R4,第一可变增益电路可以包括第一共源管对、第一共栅管对、第二共栅管对、退化电阻R5、电容C1和电流源B1-B2,第二可变增益电路可以包括第二共源管对、第三共栅管对、第四共栅管对、退化电阻R6、电容C2和电流源B3-B4,反向并联电路为由两个共栅管构成的第五共栅管对,分流电路为由两个共栅管构成的第六共栅管对,其中:
第一共源管对分别与第一共栅管对和第二共栅管对构成共源共栅结构,第二共源管对分别与第三共栅管对和第四共栅管对构成共源共栅结构,第一负载电阻R1的一端分别耦合第一共栅管对中一个共栅管的漏极、第三共栅管对中一个共栅管的漏极和第五共栅管对中一个共栅管的漏极,第二负载电阻R2的一端分别耦合第一共栅管对中另一个共栅管的漏极、第三共栅管对中另一个共栅管的漏极和第五共栅管对中另一个共栅管的漏极,第一虚拟电阻R3的一端分别耦合第二虚拟电阻R4的一端、第二共栅管对中两个共栅管的漏极、第四共栅管对中两个共栅管的漏极和第六共栅管对中两个共栅管的漏极,第五共栅管对中一个共栅管的源极耦合第三共栅管对中另一个共栅管的源极,第五共栅管对中另一个共栅管的源极耦合第三共栅管对中一个共栅管的源极,第六共栅管对中一个共栅管的源极耦合第一共栅管对中一个共栅管的源极,第六共栅管对中另一个共栅管的源极耦合第一共栅管对中另一个共栅管的源极,第一负载电阻R1的另一端、第二负载电阻R2的另一端、第一虚拟电阻R3的另一端和第二虚拟电阻R4的另一端分别用于耦合电源,第一电流源B1分别耦合第一共源管对中一个共源管的源极和地端,第二电流源B2分别耦合第一共源管对中另一个共源管的源极和地端,第三电流源B3分别耦合第二共源管对中一个共源管的源极和地端,第四电流源B4分别耦合第二共源管对中另一个共源管的源极和地端,第一电容C1的两端分别耦合第一共源管对中两个共源管的源极,第二电容C2的两端分别耦合第二共源管对中两个共源管的源极,第一退化电阻R5与第一电容C1并联连接,第二退化电阻R6与第二电容C2并联连接,第一共源管对中一个共源管的栅极和第二共源对中一个共源管的栅极为该VGA的正向输入端,第一共源管对中另一个共源管的栅极和第二共源对中另一个共源管的栅极为该VGA的反向输入端,第一负载电阻R1的一端为该VGA的反向输出端,第二负载电阻R2的一端为该VGA的正向输出端,第一共栅管对中两个共栅管的栅极和第四共栅管对中两个共栅管的栅极分别耦合偏置电压VcpH,第二共栅管对中两个共栅管的栅极分别耦合偏置电压VcnH,第三共栅管对中两个共栅管的栅极分别耦合偏置电压VcpH,第五共栅管对中两个共栅管的栅极分别耦合偏置电压VcnL,第六共栅管对中两个共栅管的栅极分别耦合偏置电压Vc。
在图6所示的VGA中,第一可变增益电路和分流电路所在模块为高增益模块,第一共栅管对所在支路为高增益模块的主支路,第二共栅管对所在支路为高增益模块的副支路,分流电路用于对上述主支路进行分流,保证流过负载电阻R1-R2的直流电流小于偏置电流源B1-B2的值。第二可变增益电路和反向并联电路所在模块为低增益模块,第三共栅管对所在支路为低增益模块的主支路,第四共栅管对所在支路为低增益模块的副支路。第六共栅管对中两个共栅管的栅极分别耦合偏置电压Vc取给可以根据需要设置,但必须保证分流电路在VGA工作过程中始终处于工作状态,即第六共栅管对中两个共栅管始终处于导通状态。电阻R1和R2为负载电阻,电阻R3和R4是电阻R1和R2的虚拟(dummy)电阻,R1-R4的值相同。退化电阻R5-R6可以通过负反馈作用以牺牲放大器增益为代价提高带宽,同时以牺牲输入管有效跨导为代价提高线性度。电容C1与电阻R5并联构成的零点以及电容C2与电阻R6并联构成的零点可用于抵消负载电阻R1-R2与输出端负载电容构成的主极点,从而拓展放大器带宽。B1-B2的值相同,B3-B4的值相同,B1的值大于B3的值。
请参阅图7,图7是本申请实施例公开的又一种VGA的增益、电压和电流的示意图。其中,图7是图6所示的VGA的增益、电压和电流的示意图。如图7所示,VGA的工作区域包括第一区域和第二区域。在第一区域中,随着VGA的控制电压VGC的降低,第一共栅管对和第四共栅管对的偏置电压VcpH逐渐降低,第二共栅管对的偏置电压VcnH和第三共栅管对的偏置电压VcpL逐渐增加,高增益模块的主支路第一共栅管对和低增益模块的副支路第四共栅管对逐渐关闭,高增益模块的副支路第二共栅管对和低增益模块的主支路第三共栅管对逐渐开启。在第一区域中,反向并联电路的第五共栅管对的偏置电压VcnL始终处于最低值,因此,反向并联电路的第五共栅管对始终保持关闭,不影响增益控制,VGA的总增益由高增益模块的最高值AVH变化到低增益模块的最大增益AVL。在第一区域内,总负载电流Iload为流向第一共栅管对的电流IH与第三共栅管对的电流IL的和,只要使IH=λIbL,IL=(1-λ)IbL,Iload=IH+IL=IbL,可见,在第一区域中,总负载电流Iload保持不变,共模输出电压(即电源电压与负载电阻上电压的差值)也保持不变。在第一区域与第二区域的交界点,VcpH降到最小值,VcnH和VcpL增加到最大值,第一共栅管对和第四共栅管对处于关闭状态,第二共栅管对和第三共栅管对处于导通状态。在第二区域中,VcpH、VcnH和VcpL的值保持不变,随着控制电压VGC的进一步降低,反向并联电路的第五共栅管对的偏置电压VcnL始逐渐增加。由于反向并联电路的第五共栅管对与第三共栅管对反向并联,反向电流的抵消作用将是使VGA的增益继续降低,最终,VGA的总增益从AVL降低到AV_min,在第二区域中,流过负载电阻的总负载电流Iload保持不变,共模输出电压(即电源电压与负载电阻上电压的差值)也保持不变。从而,在整个VGA的工作过程中,共模输出电压保持不变。IbH为偏置电流源B1和B2的值,IbL为偏置电流源B3和B4的值。
请参阅图8,图8是本申请实施例公开的另一种基于实际电路参数得到的THD的示意图。如图8所示,图6所示的VGA的第一区域与图3所示的VGA的原理相同,因此,第一区域和第二区域的THD与图3所示的VGA的THD的变化趋势相同。但图6所示的VGA的第一区域或第二区域只是总增益范围的一部分,远小于图3所示的VGA的整个增益范围,所以THD偏小。可见,在同样的带宽范围内,图6所示的VGA的线性度最高。
请参阅图9,图9是本发明实施例公开的又一种VGA的结构示意图。如图9所示,该VGA可以包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻R1、第二负载电阻R2、第一虚拟电阻R3和第二虚拟电阻R4,第一可变增益电路可以包括第一共源管对、第一共栅管对、第二共栅管对、退化电阻R5、电容C1和电流源B1-B2,第二可变增益电路可以包括第二共源管对、第三共栅管对、第四共栅管对、退化电阻R6、电容C2和电流源B3-B4,反向并联电路为由两个共栅管构成的第五共栅管对,分流电路包括第一分流电阻R7和第二分流电阻R8,其中:
第一共源管对分别与第一共栅管对和第二共栅管对构成共源共栅结构,第二共源管对分别与第三共栅管对和第四共栅管对构成共源共栅结构,第一负载电阻R1的一端分别耦合第一共栅管对中一个共栅管的漏极、第三共栅管对中一个共栅管的漏极和第五共栅管对中一个共栅管的漏极,第二负载电阻R2的一端分别耦合第一共栅管对中另一个共栅管的漏极、第三共栅管对中另一个共栅管的漏极和第五共栅管对中另一个共栅管的漏极,第一虚拟电阻R3的一端分别耦合第二虚拟电阻R4的一端、第二共栅管对中两个共栅管的漏极、第四共栅管对中两个共栅管的漏极、第一分流电阻R7的一端和第二分流电阻R8的一端,第五共栅管对中一个共栅管的源极耦合第三共栅管对中另一个共栅管的源极,第五共栅管对中另一个共栅管的源极耦合第三共栅管对中一个共栅管的源极,第一分流电阻R7的另一端耦合第一共栅管对中一个共栅管的源极,第二分流电阻R8的另一端耦合第一共栅管对中另一个共栅管的源极,第一负载电阻R1的另一端、第二负载电阻R2的另一端、第一虚拟电阻R3的另一端和第二虚拟电阻R3的另一端分别用于耦合电源,第一电流源B1分别耦合第一共源管对中一个共源管的源极和地端,第二电流源B2分别耦合第一共源管对中另一个共源管的源极和地端,第三电流源B3分别耦合第二共源管对中一个共源管的源极和地端,第四电流源B4分别耦合第二共源管对中另一个共源管的源极和地端,第一电容C1的两端分别耦合第一共源管对中两个共源管的源极,第二电容C2的两端分别耦合第二共源管对中两个共源管的源极,第一退化电阻R5与第一电容C1并联连接,第二退化电阻R6与第二电容C2并联连接,第一共源管对中一个共源管的栅极和第二共源对中一个共源管的栅极为该VGA的正向输入端,第一共源管对中另一个共源管的栅极和第二共源对中另一个共源管的栅极为该VGA的反向输入端,第一负载电阻R1的一端为该VGA的反向输出端,第二负载电阻R2的一端为该VGA的正向输出端,第一共栅管对中两个共栅管的栅极和第四共栅管对中两个共栅管的栅极分别耦合偏置电压VcpH,第二共栅管对中两个共栅管的栅极分别耦合偏置电压VcnH,第三共栅管对中两个共栅管的栅极分别耦合偏置电压VcpH,第五共栅管对中两个共栅管的栅极分别耦合偏置电压VcnL。
其中,图9与图6相比,两个VGA的其它部分不用,只是分流电路的内部结构不同。图9所示的工作原理与图6所示的工作原理相同,详细描述可以参考图6对应的工作原理描述,在此不再详细赘述。
请参阅图10,图10是本发明实施例公开的又一种VGA的结构示意图。如图10所示,该VGA可以包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻R1、第二负载电阻R2、第一虚拟电阻R3和第二虚拟电阻R4,第一可变增益电路可以包括第一共射管对、第一共基管对、第二共基管对、退化电阻R5、电容C1和电流源B1-B2,第二可变增益电路可以包括第二共射管对、第三共基管对、第四共基管对、退化电阻R6、电容C2和电流源B3-B4,反向并联电路为由两个共基管构成的第五共基管对,分流电路为由两个共基管构成的第六共基管对,其中:
第一共射管对分别与第一共基管对和第二共基管对构成共射共基结构,第二共射管对分别与第三共基管对和第四共基管对构成共射共基结构,第一负载电阻R1的一端分别耦合第一共基管对中一个共基管的集电极、第三共基管对中一个共基管的集电极和第五共基管对中一个共基管的集电极,第二负载电阻R2的一端分别耦合第一共基管对中另一个共基管的集电极、第三共基管对中另一个共基管的集电极和第五共基管对中另一个共基管的集电极,第一虚拟电阻R3的一端分别耦合第二虚拟电阻R4的一端、第二共基管对中两个共基管的集电极、第四共基管对中两个共基管的集电极和第六共基管对中两个共基管的集电极,第五共基管对中一个共基管的发射极耦合第三共基管对中另一个共基管的发射极,第五共基管对中另一个共基管的发射极耦合第三共基管对中一个共基管的发射极,第六共基管对中一个共基管的发射极耦合第一共基管对中一个共基管的发射极,第六共基管对中另一个共基管的发射极耦合第一共基管对中另一个共基管的发射极,第一负载电阻R1的另一端、第二负载电阻R2的另一端、第一虚拟电阻R3的另一端和第二虚拟电阻R3的另一端分别用于耦合电源,第一电流源B1分别耦合第一共射管对中一个共射管的发射极和地端,第二电流源B2分别耦合第一共射管对中另一个共射管的发射极和地端,第三电流源B3分别耦合第二共射管对中一个共射管的发射极和地端,第四电流源B4分别耦合第二共射管对中另一个共射管的发射极和地端,第一电容C1的两端分别耦合第一共射管对中两个共射管的发射极,第二电容C2的两端分别耦合第二共射管对中两个共射管的发射极,第一退化电阻R5与第一电容C1并联连接,第二退化电阻R6与第二电容C2并联连接,第一共射管对中一个共射管的基极和第二共射管对中一个共射管的基极为该VGA的正向输入端,第一共射管对中另一个共射管的栅极和第二共射管对中另一个共射管的基极为该VGA的反向输入端,第一负载电阻R1的一端为该VGA的反向输出端,第二负载电阻R2的一端为该VGA的正向输出端,第一共基管对中两个共基管的基极和第四共基管对中两个共基管的基极分别耦合偏置电压VcpH,第二共基管对中两个共基管的基极分别耦合偏置电压VcnH,第三共基管对中两个共基管的基极分别耦合偏置电压VcpH,第五共基管对中两个共基管的基极分别耦合偏置电压VcnL,第六共基管对中两个共基管的基极分别耦合偏置电压Vc。
其中,图10与图6相比,只是将VGA中的N型金属氧化物半导体(metal oxidesemiconductor,MOS)管替换为npn型三极管。图10所示的工作原理与图6所示的工作原理相同,详细描述可以参考图6对应的工作原理描述,在此不再详细赘述。
请参阅图11,图11是本发明实施例公开的又一种VGA的结构示意图。如图11所示,该VGA可以包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻R1、第二负载电阻R2、第一虚拟电阻R3和第二虚拟电阻R4,第一可变增益电路可以包括第一共射管对、第一共基管对、第二共基管对、退化电阻R5、电容C1和电流源B1-B2,第二可变增益电路可以包括第二共射管对、第三共基管对、第四共基管对、退化电阻R6、电容C2和电流源B3-B4,反向并联电路为由两个共基管构成的第五共基管对,分流电路包括第一分流电阻R7和第二分流电阻R8,其中:
第一共射管对分别与第一共基管对和第二共基管对构成共射共基结构,第二共射管对分别与第三共基管对和第四共基管对构成共射共基结构,第一负载电阻R1的一端分别耦合第一共基管对中一个共基管的集电极、第三共基管对中一个共基管的集电极和第五共基管对中一个共基管的集电极,第二负载电阻R2的一端分别耦合第一共基管对中另一个共基管的集电极、第三共基管对中另一个共基管的集电极和第五共基管对中另一个共基管的集电极,第一虚拟电阻R3的一端分别耦合第二虚拟电阻R4的一端、第二共基管对中两个共基管的集电极、第四共基管对中两个共基管的集电极、第一分流电阻R7的一端和第二分流电阻R8的一端,第五共基管对中一个共基管的发射极耦合第三共基管对中另一个共基管的发射极,第五共基管对中另一个共基管的发射极耦合第三共基管对中一个共基管的发射极,第一分流电阻R7的另一端耦合第一共基管对中一个共基管的发射极,第二分流电阻R8的另一端耦合第一共基管对中另一个共基管的发射极,第一负载电阻R1的另一端、第二负载电阻R2的另一端、第一虚拟电阻R3的另一端和第二虚拟电阻R3的另一端分别用于耦合电源,第一电流源B1分别耦合第一共射管对中一个共射管的发射极和地端,第二电流源B2分别耦合第一共射管对中另一个共射管的发射极和地端,第三电流源B3分别耦合第二共射管对中一个共射管的发射极和地端,第四电流源B4分别耦合第二共射管对中另一个共射管的发射极和地端,第一电容C1的两端分别耦合第一共射管对中两个共射管的发射极,第二电容C2的两端分别耦合第二共射管对中两个共射管的发射极,第一退化电阻R5与第一电容C1并联连接,第二退化电阻R6与第二电容C2并联连接,第一共射管对中一个共射管的基极和第二共射管对中一个共射管的基极为该VGA的正向输入端,第一共射管对中另一个共射管的栅极和第二共射管对中另一个共射管的基极为该VGA的反向输入端,第一负载电阻R1的一端为该VGA的反向输出端,第二负载电阻R2的一端为该VGA的正向输出端,第一共基管对中两个共基管的基极和第四共基管对中两个共基管的基极分别耦合偏置电压VcpH,第二共基管对中两个共基管的基极分别耦合偏置电压VcnH,第三共基管对中两个共基管的基极分别耦合偏置电压VcpH,第五共基管对中两个共基管的基极分别耦合偏置电压VcnL。
其中,图11与图10相比,两个VGA的其它部分不用,只是分流电路的内部结构不同。图11所示的工作原理与图10所示的工作原理相同,详细描述可以参考图10对应的工作原理描述,在此不再详细赘述。
在图6和图9中是由两个NMOS管构成的共源共栅结构,基于同样的原理,各种由MOS管构成的共源共栅结构也适用于图6和图9所示的VGA结构。在图10和图11中是由两个npn型三极管构成的共射共基结构,基于同样的原理,各种由三极管构成的共射共基结构也适用于图10-图11所示的VGA结构。
以上所述的具体实施方式,对本申请的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本申请的具体实施方式而已,并不用于限定本申请的保护范围,凡在本申请的技术方案的基础之上,所做的任何修改、等同替换、改进等,均应包括在本申请的保护范围之内。
Claims (12)
1.一种可变增益放大器VGA,其特征在于,包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻、第二负载电阻、第一虚拟电阻和第二虚拟电阻,所述第一可变增益电路包括第一共源管对、第一共栅管对和第二共栅管对,所述第二可变增益电路包括第二共源管对、第三共栅管对和第四共栅管对,其中:
所述第一共源管对分别与所述第一共栅管对和所述第二共栅管对构成共源共栅结构,所述第二共源管对分别与所述第三共栅管对和所述第四共栅管对构成共源共栅结构,所述第一负载电阻分别耦合所述第一共栅管对中一个共栅管的漏极和所述第三共栅管对中一个共栅管的漏极,所述第二负载电阻分别耦合所述第一共栅管对中另一个共栅管的漏极和所述第三共栅管对中另一个共栅管的漏极,所述第一虚拟电阻分别耦合所述第二虚拟电阻、所述第二共栅管对中两个共栅管的漏极和所述第四共栅管对中两个共栅管的漏极,所述分流电路分别耦合所述第一共栅管对中两个共栅管的源极和所述第一虚拟电阻,所述反向并联电路分别耦合所述第三共栅管对中两个共栅管的源极、所述第一负载电阻和所述第二负载电阻。
2.根据权利要求1所述的VGA,其特征在于,所述反向并联电路为由两个共栅管组成的第五共栅管对,其中:
所述反向并联电路分别耦合所述第三共栅管对中两个共栅管的源极、所述第一负载电阻和所述第二负载电阻包括:
所述第一负载电阻耦合所述第五共栅管对中一个共栅管的漏极,所述第二负载电阻耦合所述第五共栅管对中另一个共栅管的漏极,所述第五共栅管对中一个共栅管的源极耦合所述第三共栅管对中另一个共栅管的源极,所述第五共栅管对中另一个共栅管的源极耦合所述第三共栅管对中一个共栅管的源极。
3.根据权利要求1所述的VGA,其特征在于,所述分流电路为由两个共栅管组成的第六共栅管对,其中:
所述分流电路分别耦合所述第一共栅管对中两个共栅管的源极和所述第一虚拟电阻包括:
所述第一虚拟电阻分别耦合所述第六共栅管对中两个共栅管的漏极,所述第六共栅管对中一个共栅管的源极耦合所述第一共栅管对中一个共栅管的源极,所述第六共栅管对中另一个共栅管的源极耦合所述第一共栅管对中另一个共栅管的源极。
4.根据权利要求1所述的VGA,其特征在于,所述分流电路包括第一分流电阻和第二分流电阻,其中:
所述分流电路分别耦合所述第一共栅管对中两个共栅管的源极和所述第一虚拟电阻包括:
所述第一虚拟电阻分别耦合所述第一分流电阻的一端和所述第二分流电阻的一端,所述第一分流电阻的另一端耦合所述第一共栅管对中一个共栅管的源极,所述第二分流电阻的另一端耦合所述第一共栅管对中另一个共栅管的源极。
5.根据权利要求1-4任一项所述的VGA,其特征在于,所述第一负载电阻、第二负载电阻、所述第一虚拟电阻和所述第二虚拟电阻分别用于耦合电源。
6.根据权利要求1-4任一项所述的VGA,其特征在于,所述第一可变增益电路还包括第一电流源和第二电流源,所述第二可变增益电路还包括第三电流源和第四电流源,其中:
所述第一电流源分别耦合所述第一共源管对中一个共源管的源极和地端,所述第二电流源分别耦合所述第一共源管对中另一个共源管的源极和地端,所述第三电流源分别耦合所述第二共源管对中一个共源管的源极和地端,所述第四电流源分别耦合所述第二共源管对中另一个共源管的源极和地端。
7.根据权利要求1-4任一项所述的VGA,其特征在于,所述第一可变增益电路还包括第一电容,所述第二可变增益电路还包括第二电容,其中:
所述第一电容的两端分别耦合所述第一共源管对中两个共源管的源极,所述第二电容的两端分别耦合所述第二共源管对中两个共源管的源极。
8.根据权利要求1-4任一项所述的VGA,其特征在于,所述第一可变增益电路还包括第一退化电阻,所述第二可变增益电路还包括第二退化电阻,其中:
所述第一退化电阻的两端分别耦合所述第一共源管对中两个共源管的源极,所述第二退化电阻的两端分别耦合所述第二共源管对中两个共源管的源极。
9.一种VGA,其特征在于,包括第一可变增益电路、第二可变增益电路、分流电路、反向并联电路、第一负载电阻、第二负载电阻、第一虚拟电阻和第二虚拟电阻,所述第一可变增益电路包括第一共射管对、第一共基管对和第二共基管对,所述第二可变增益电路包括第二共射管对、第三共基管对和第四共基管对,其中:
所述第一共射管对分别与所述第一共基管对和所述第二共基管对构成共射共基结构,所述第二共射管对分别与所述第三共基管对和所述第四共基管对构成共射共基结构,所述第一负载电阻分别耦合所述第一共基管对中一个共基管的集电极和所述第三共基管对中一个共基管的集电极,所述第二负载电阻分别耦合所述第一共基管对中另一个共基管的集电极和所述第三共基管对中另一个共基管的集电极,所述第一虚拟电阻分别耦合所述第二虚拟电阻、所述第二共基管对中两个共基管的集电极和所述第四共基管对中两个共基管的集电极,所述分流电路分别耦合所述第一共基管对中两个共基管的发射极和所述第一虚拟电阻,所述反向并联电路分别耦合所述第三共基管对中两个共基管的发射极、所述第一负载电阻和所述第二负载电阻。
10.根据权利要求9所述的VGA,其特征在于,所述反向并联电路为由两个共基管组成的第五共基管对,其中:
所述反向并联电路分别耦合所述第三共基管对中两个共基管的发射极、所述第一负载电阻和所述第二负载电阻包括:
所述第一负载电阻耦合所述第五共基管对中一个共基管的集电极,所述第二负载电阻耦合所述第五共基管对中另一个共基管的集电极,所述第五共基管对中一个共基管的发射极耦合所述第三共基管对中另一个共基管的发射极,所述第五共基管对中另一个共基管的发射极耦合所述第三共基管对中一个共基管的发射极。
11.根据权利要求9所述的VGA,其特征在于,所述分流电路为由两个共基管组成的第六共基管对,其中:
所述分流电路分别耦合所述第一共基管对中两个共基管的发射极和所述第一虚拟电阻包括:
所述第一虚拟电阻分别耦合所述第六共基管对中两个共基管的集电极,所述第六共基管对中一个共基管的发射极耦合所述第一共基管对中一个共基管的发射极,所述第六共基管对中另一个共基管的发射极耦合所述第一共基管对中另一个共基管的发射极。
12.根据权利要求9所述的VGA,其特征在于,所述分流电路包括第一分流电阻和第二分流电阻,其中:
所述分流电路分别耦合所述第一共基管对中两个共基管的发射极和所述第一虚拟电阻包括:
所述第一虚拟电阻分别耦合所述第一分流电阻的一端和所述第二分流电阻的一端,所述第一分流电阻的另一端耦合所述第一共基管对中一个共基管的发射极,所述第二分流电阻的另一端耦合所述第一共基管对中另一个共基管的发射极。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/076369 WO2020172827A1 (zh) | 2019-02-27 | 2019-02-27 | 一种可变增益放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113424442A CN113424442A (zh) | 2021-09-21 |
CN113424442B true CN113424442B (zh) | 2022-05-31 |
Family
ID=72238792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980091930.3A Active CN113424442B (zh) | 2019-02-27 | 2019-02-27 | 一种可变增益放大器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113424442B (zh) |
WO (1) | WO2020172827A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114513169B (zh) * | 2022-01-12 | 2024-02-09 | 电子科技大学 | 一种采用退化电感技术的宽带低相位误差可变增益放大器 |
CN115296632B (zh) * | 2022-10-08 | 2023-01-10 | 杭州万高科技股份有限公司 | 具有双模连续增益调节和高鲁棒性的自动增益控制电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6342813B1 (en) * | 2000-08-24 | 2002-01-29 | International Business Machines Corporation | Variable gain amplifier |
US6400227B1 (en) * | 2001-05-31 | 2002-06-04 | Analog Devices, Inc. | Stepped gain controlled RF driver amplifier in CMOS |
US7378881B1 (en) * | 2003-04-11 | 2008-05-27 | Opris Ion E | Variable gain amplifier circuit |
CN102468812A (zh) * | 2010-11-01 | 2012-05-23 | 富士通半导体股份有限公司 | 可变增益放大器 |
CN102684622A (zh) * | 2012-05-24 | 2012-09-19 | 电子科技大学 | 一种可变增益放大器 |
US8742846B1 (en) * | 2013-03-14 | 2014-06-03 | Hittite Microwave Corporation | Selectable gain differential amplifier |
US9407220B1 (en) * | 2015-03-20 | 2016-08-02 | Analog Devices, Inc. | Digitally controlled variable transductance stage for microwave mixers and amplifiers |
CN106982033A (zh) * | 2017-02-23 | 2017-07-25 | 锐迪科微电子(上海)有限公司 | 一种基于升压技术的功率放大器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423506A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | Agc検波回路 |
US7321266B2 (en) * | 2005-05-17 | 2008-01-22 | Integrated System Solution Corp. | Current-matching variable gain amplifier |
CN101350605B (zh) * | 2008-09-12 | 2011-09-28 | 东南大学 | 带有最小增益控制的改进型双极型可变增益放大器 |
KR101250439B1 (ko) * | 2009-09-11 | 2013-04-08 | 한국전자통신연구원 | Cmos 가변 이득 증폭기 |
TWI378640B (en) * | 2009-10-23 | 2012-12-01 | Sunplus Technology Co Ltd | Variable-gain low noise amplifier |
CN101944888B (zh) * | 2010-09-09 | 2012-08-08 | 华东师范大学 | 一种可变增益低噪声驱动放大器 |
US8779859B2 (en) * | 2012-08-08 | 2014-07-15 | Qualcomm Incorporated | Multi-cascode amplifier bias techniques |
JP2015165639A (ja) * | 2014-03-03 | 2015-09-17 | パナソニック株式会社 | 可変利得多段増幅器及び受信機 |
CN105720938B (zh) * | 2016-01-22 | 2018-01-05 | 西安电子科技大学 | 一种dB线性超宽带可变增益放大器 |
-
2019
- 2019-02-27 CN CN201980091930.3A patent/CN113424442B/zh active Active
- 2019-02-27 WO PCT/CN2019/076369 patent/WO2020172827A1/zh active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6342813B1 (en) * | 2000-08-24 | 2002-01-29 | International Business Machines Corporation | Variable gain amplifier |
US6400227B1 (en) * | 2001-05-31 | 2002-06-04 | Analog Devices, Inc. | Stepped gain controlled RF driver amplifier in CMOS |
US7378881B1 (en) * | 2003-04-11 | 2008-05-27 | Opris Ion E | Variable gain amplifier circuit |
CN102468812A (zh) * | 2010-11-01 | 2012-05-23 | 富士通半导体股份有限公司 | 可变增益放大器 |
CN102684622A (zh) * | 2012-05-24 | 2012-09-19 | 电子科技大学 | 一种可变增益放大器 |
US8742846B1 (en) * | 2013-03-14 | 2014-06-03 | Hittite Microwave Corporation | Selectable gain differential amplifier |
US9407220B1 (en) * | 2015-03-20 | 2016-08-02 | Analog Devices, Inc. | Digitally controlled variable transductance stage for microwave mixers and amplifiers |
CN106982033A (zh) * | 2017-02-23 | 2017-07-25 | 锐迪科微电子(上海)有限公司 | 一种基于升压技术的功率放大器 |
Non-Patent Citations (1)
Title |
---|
一种带消失调电路的高线性度可变增益放大器;王景帅 等;《南开大学学报(自然科学版)》;20180430;第51卷(第2期);第47-51页 * |
Also Published As
Publication number | Publication date |
---|---|
WO2020172827A1 (zh) | 2020-09-03 |
CN113424442A (zh) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107707217B (zh) | 高dB增益的宽带变跨导六位有源移相器 | |
CN100578924C (zh) | 输出级电路、功率放大电路及电信号的处理方法 | |
CN105141265A (zh) | 一种增益提升的运算跨导放大器 | |
CN113424442B (zh) | 一种可变增益放大器 | |
CN108964620B (zh) | 一种基于折叠式Cascode结构的有源电感 | |
CN107370461B (zh) | 一种应用于跨阻放大器的补偿结构 | |
CN112039444B (zh) | 一种提升正温度系数变化范围的增益放大器 | |
CN105720927A (zh) | 一种频率补偿的跨导放大器 | |
TW201025842A (en) | Method and system for variable-gain amplifier | |
CN201846315U (zh) | 一种数字可变增益放大器 | |
CN111277235B (zh) | 一种增益可调的交叉耦合运算放大电路 | |
CN111665898B (zh) | 一种基于GaAs HBT工艺的功放芯片偏置电路 | |
CN106026954A (zh) | 运算放大器频率补偿电路 | |
CN110855274B (zh) | 一种低失调轨对轨动态锁存比较器 | |
CN103107791B (zh) | 带宽恒定的增益线性可变增益放大器 | |
CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
CN101834575B (zh) | 运算放大器 | |
CN105867504B (zh) | 一种高电源抑制比基准电压源 | |
CN105720935A (zh) | 一种衬底输入结构的跨导放大器 | |
CN216016845U (zh) | 一种缓冲器电路和一种电子设备 | |
CN113395048B (zh) | 一种混合补偿的三级运算放大器 | |
JP3814256B2 (ja) | 交差対構造のトランスコンダクタ | |
CN112511110A (zh) | 一种高线性度可编程增益放大器 | |
CN105811886A (zh) | 应用于无线通信收发机系统的改进型吉尔伯特混频器 | |
CN105897172A (zh) | 线性度改进型混频器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |