CN113410226A - 一种集成功率级及其自校准的输出电流检测方法 - Google Patents
一种集成功率级及其自校准的输出电流检测方法 Download PDFInfo
- Publication number
- CN113410226A CN113410226A CN202110678771.6A CN202110678771A CN113410226A CN 113410226 A CN113410226 A CN 113410226A CN 202110678771 A CN202110678771 A CN 202110678771A CN 113410226 A CN113410226 A CN 113410226A
- Authority
- CN
- China
- Prior art keywords
- side switch
- current
- low
- sampling
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 85
- 238000005070 sampling Methods 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000003786 synthesis reaction Methods 0.000 claims description 9
- 230000002194 synthesizing effect Effects 0.000 claims description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种集成功率级及其自校准的输出电流检测方法。所述集成功率级包括高侧开关、低侧开关和驱动电路，高侧开关采用LDMOS器件，低侧开关采用LDMOS器件或VDMOS器件，且高侧开关与驱动电路单片集成于同一个第一管芯，所述低侧开关外接于第一管芯之外形成分立器件，或者所述低侧开关作为第二管芯与高侧开关及驱动电路所在的第一管芯形成双管芯合封。本发明提出的集成功率级方案，其高侧开关为LDMOS器件，方便实现驱动电路和LDMOS器件的单片集成，可以最大程度优化开关性能；同时LDMOS器件易于兼容检测晶体管技术，可以实现精确的模拟输出电流功能。
Description
技术领域
本发明属于集成功率级产品技术领域，具体涉及一种集成功率级及其自校准输出电流检测方法。
背景技术
目前市场端集成功率级(DrMOS)产品所广泛采用的电流检测(IMON)技术有两种，第一种方式称为Rds(on)(MOS器件源漏导通电阻)电流检测，原理如图1所示。该方式利用电流流经功率器件导通电阻所产生的压降进行电流检测，在内部进行电压放大并还原出电感电流(即输出电流)波形(Inductor-current emulation)。根据实际需求，可以同时采样高低两侧开关的电流数据，也可以只采样一侧的电流数据，再根据电感电流连续的特性对另半周期的电流数据进行还原。但由于Rds(on)并不是常数，其值受到多种因素影响，在实际应用中需要对Rds(on)进行补偿。特别是考虑到Rds(on)在全温度范围内变化高达±33％～50％，因此必须对Rds(on)进行温度补偿，这就要求对MOS器件的温度特性进行精确建模，此外，Rds(on)检测精度仍然受到MOS批次Rds(on)变化影响，需要在成品阶段进行修调和校准。
另一种方式称为电感器DCR电流检测，原理如图2所示，其中RC网络的简单计算公式为：RC＝L/DCR，其中DCR为电感的直流电阻。此时电容C两端的电压将与电感电流成正比。该方式作为一种不引入额外开销的电流检测方式，其性能只能说是差强人意。从精度方面考虑，通常电感器的DCR变化范围较宽，±10％是很常见的散差范围。而使用低ESR电感器时，DCR检测方式的精度将会进一步下降。另外，在实际应用中电感器会发热，DCR会随温度而变化，因此同样有必要通过温度检测来对DCR进行补偿。DCR检测对印制板布局(PCBLayout)的要求比较高。
此外，在开关电源应用中，还有两种电流检测方式，分别为检测电阻检测以及检测晶体管(SenseFET)检测。检测电阻通常为低感量、高精度的毫欧电阻。相比前述方案，检测电阻方案误差最小，温度系数也非常低。但引入串联检测电阻会产生额外的功耗，并可能增加解决方案成本。另外，精密检测电阻检测对印制板布局(PCB Layout)的要求也比较高。SenseFET技术利用与主功率管匹配的Dummy管进行电流采样，其中采样Dummy管以普通单元管的形式包含在主功率管中。该技术可以几乎可以完全消除温漂、工艺梯度以及产品批次间偏差的影响。由于SenseFET技术要求对主功率管与Dummy管进行单片集成以保持严格匹配，对于VDMOS器件，基于其垂直结构制作SenseFET，工艺相对复杂，且受限于VDMOS分布式导电电流路径(串联体电阻)影响，很难实现严格匹配。因此SesenFET技术很难应用于采用VDMOS的DrMOS产品中。
如何提供一种新型集成功率级，是一个急需解决的问题。
发明内容
本发明的主要目的在于提供一种集成自校准输出电流检测功能的集成功率级，从而克服现有技术的不足。
本发明的另一目的在于提供一种集成功率级的自校准输出电流检测方法。
为实现前述发明目的，本发明采用的技术方案包括：一种集成功率级，包括高侧开关、低侧开关和驱动电路，所述高侧开关采用LDMOS器件，所述低侧开关采用LDMOS器件或VDMOS器件，且所述高侧开关与驱动电路集成用同一个第一管芯，所述低侧开关外接于第一管芯之外形成分立器件，或者所述低侧开关作为第二管芯与高侧开关及驱动电路所在的第一管芯形成双管芯合封。
在一优选实施例中，所述低侧开关采用VDMOS器件且与高侧开关双管芯合封时，封装采用三基岛结构，所述VDMOS器件为漏极背面引出结构，其漏极通过铜夹片与高侧开关的源极相连，所述高侧开关的漏极通过铜夹片引出到封装芯片外部。
在一优选实施例中，所述低侧开关采用LDMOS器件且与高侧开关双管芯合封时，封装采用双基岛结构，所述LDMOS器件为源极背面引出结构，其漏极通过铜夹片与高侧开关的源极相连，所述高侧开关的漏极通过铜夹片引出到封装芯片外部。
在一优选实施例中，所述驱动电路包括用于进行输出电流检测的电流检测电路和校准控制电路，所述电流检测电路包括高侧电流检测电路、低侧电流检测电路和电流合成电路；所述高侧电流检测电路与高侧开关相连，用于对高侧开关电流进行采样；所述低侧电流检测电路与低侧开关相连，用于对低侧开关电流进行采样；所述电流合成电路用于将高、低侧开关的采样电流合成为连续电流，所述连续电流通过输出电阻转换为电压输出。
在一优选实施例中，所述校准控制电路采用高侧开关的采样电流对低侧开关的采样电流进行校准。
在一优选实施例中，采用检测晶体管对高侧开关电流进行采样。
在一优选实施例中，所述电压输出的输出电压为：
VIMON＝VREFIN+IIN×(电流检测比例)×RIMON；
其中，VREFIN为输出偏置电压，RIMON为所述输出电阻，IIN为流过高侧开关或低侧开关的电流。
在一优选实施例中，当低侧开关的采样电流相比高侧开关的采样电流偏高5％以上，则降低低侧电流采样的比例；反之，若低侧开关的采样电流对比高侧开关的采样电流偏低5％以上，则升高低侧电流采样的比例，当低侧开关的采样电流相比高侧开关的采用电流偏差在±5％以内，则保持低侧电流采样的比例不变。
本发明实施例提供了一种集成功率级的自校准输出电流检测方法，包括：采用高侧开关的采样电流对低侧开关的采样电流进行校准。
与现有技术相比较，本发明的有益效果至少在于：
本发明提出的集成功率级(DrMOS)方案，其高侧开关为LDMOS器件，方便实现驱动电路和LDMOS器件的单片集成，可以最大程度优化开关性能；同时LDMOS器件易于兼容检测晶体管(SenseFET)技术，可以实现精确的模拟输出电流(IMON)功能；其低侧开关采用分立MOS器件，可根据实际应用需求选择不同规格的LDMOS或VDMOS器件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有一实施方式中Rds(on)电流检测原理示意图；
图2是现有另一实施方式中电感器DCR电流检测原理示意图；
图3a是本发明一实施例中分立器件方案的功率级结构示意图；
图3b是本发明另一实施例中集成方案的功率级结构示意图；
图4a是本发明低侧开关采用VDMOS器件的双管芯合封功率级IC芯片封装示意图；
图4b是本发明低侧开关采用LDMOS器件的双管芯合封功率级IC芯片封装示意图；
图5是本发明IMON采样与校准系统框图；
图6a是本发明当Von_L>>Voff_L时的电流校准波形图；
图6b是本发明当Von_L<Voff_L时的电流校准波形图；
图7是本发明高侧电流检测电路和低侧电流检测电路的具体结构示意图；
图8是本发明低侧电流检测电路具体校准电路的结构示意图。
具体实施方式
通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
本发明实施例所揭示的一种集成功率级及其自校准输出电流检测方法，所述集成功率级包括高侧开关、低侧开关和驱动电路，其中，高侧开关采用LDMOS(Laterally-Diffused Metal-Oxide Semiconductor，横向扩散金属氧化物半导体场效应晶体管)器件，优势在于：一是LDMOS器件结构易与BCD工艺兼容，从而方便实现驱动电路和LDMOS器件的单片集成。这不仅能提高产品的集成度，更重要的是，由于DrMOS的高侧开关(High-side MOS管)工作于硬开关状态，其开关损耗较大，通过驱动电路和LDMOS器件的单片集成，可以最大程度上优化驱动匹配，降低驱动回路寄生，降低开关损耗。二是LDMOS器件结构易于兼容检测晶体管(SenseFET)技术，可以实现精确的IMON功能。
对于低侧开关，在典型应用中，由于其导通损耗尤为关键，考虑到相比于现阶段主流晶圆厂的BCD工艺所能提供的功率LDMOS器件(BCD工艺集成)，分立的功率LDMOS器件/VDMOS(Vertical-Diffused Metal-Oxide-Semiconductor，垂直扩散金属氧化物半导体场效应晶体管)器件仍具有较为明显的性能优势，特别是同等面积下可提供更低的导通电阻，因此本发明低侧开关采用外部分立器件方案或是以合封方案进行低侧开关的集成(即衬底分开，多管芯合封方案)，其低侧开关既可以选择LDMOS器件，也可以选择VDMOS器件。
其中，分立器件方案的功率级如图3a所示，集成方案的功率级如图3b所示。分立方案需要搭配的外部低侧开关MOS管，可根据实际应用需求选择，此方案极具灵活性(通常情况下应用输出电压较低，低侧开关导通时间长，高侧开关导通时间短，则可选择Rds(on)较低的低侧器件；反之，如应用时高侧开关导通时间长，低侧开关导通时间短，则可选择Rds(on)较高的低侧器件)。集成方案采用双管芯合封的方式，即高侧开关与驱动电路单片集成，低侧开关采用单独的管芯，低侧开关既可以是LDMOS器件，也可以是VDMOS器件，图3b中虚线框代表合封的两个管芯。
低侧开关采用VDMOS器件的双管芯合封功率级IC芯片封装方案如图4a所示。封装采用三基岛结构(其中两基岛可采用开尔文方式相连接，或称为准双基岛)，连线采用Cu-clip(铜夹片)以降低引线寄生，提升封装性能。其中VDMOS器件为常规漏极背面引出(Drain-down)结构，因此采用倒装焊接的方式将其栅极、源极分别焊接到不同基岛，漏极则通过Cu-clip与高侧开关LDMOS器件的源极相连。高侧开关LDMOS器件的漏极也通过Cu-clip的方式引出到封装芯片IC芯片外部。
低侧开关采用LDMOS器件的双管芯合封功率级IC芯片封装方案如图4b所示。封装采用双基岛结构(两基岛可采用开尔文方式相连接，或称为准单基岛)，连线采用Cu-clip以降低引线寄生、提升封装性能。其中LDMOS器件采用源极背面引出(Source-down)结构直接与基板进行焊接。漏极则通过Cu-clip与高侧开关LDMOS器件的源极相连。高侧开关LDMOS器件的漏极亦通过Cu-clip的方式引出到IC外部，相比前述低侧开关采用VDMOS器件的方案，该方案无需三基岛结构。
驱动电路集成输出电流检测功能，该功能通过电流检测电路和校准控制电路实现，其中，电流检测电路包括高侧电流检测电路、低侧电流检测电路和电流合成电路，高侧电流检测电路与高侧开关相连，用于对高侧开关电流进行采样；低侧电流检测电路与低侧开关相连，用于对低侧开关电流进行采样；电流合成电路用于将高、低侧开关的采样电流合成为连续电流，连续电流通过输出电阻RIMON转换为电压输出。本发明提出的IMON采样与校准系统框图如图5所示，图5中上方的方框内为电流检测电路，包括高侧电流检测电路、低侧电流检测电路以及电流合成电路。下方的方框内所示为校准控制电路。电流检测电路的电流采样的结果最终以电压的形式通过IMON端口输出。其中REFIN端口提供输出电压偏置功能，通过设置VREFIN电压，用户可以调整输出电压的直流偏置点。RIMON为电流/电压转换电阻，其可以内置为固定值，也可采用外置方案以增加灵活性。校准控制电路采用的校准原理为：根据电感电流连续特性，一个开关周期内，高侧开关电流在其导通阶段的终值(结束时刻)与低侧开关电流在其导通阶段的初始值(开始时刻)相等；一个开关周期内，低侧开关电流在其导通阶段的终值(结束时刻)与高侧开关电流在其导通阶段的初始值(开始时刻)相等。先利用检测晶体管(SenseFET)方式对高侧开关LDMOS器件的电流进行精确采样，再利用该采样结果对低侧开关的采样电流进行校准。将高、低开关的采样电流合成为连续电流(等效为电感电流，即Inductor current emulaiton功能)，该连续电流再通过输出电阻RIMON转换为电压输出，输出电压的计算公式为：
VIMON＝VREFIN+IIN×(电流检测比例)×RIMON；
其中，VREFIN为输出偏置电压，RIMON为输出电阻，IIN为流过高侧开关或低侧开关的电流(根据电流流向取正、负值)，将电流转换为电压输出。合理设计VREFIN、RIMON取值(用户可调)适配控制器接口，该电路可在全范围内检测MOS开关中的双极性电流。
实际操作中，可以将单次采样结果经过数个周期的平均处理，具体通过图5中积分器电路实现，再进行比较，以排除个别周期的噪声干扰。具体校准机制如：当低侧开关的电流采样结果比高侧开关的电流采样结果偏高5％以上，则降低低侧电流采样的比例；反之，若低侧采样结果比高侧结果偏低5％以上，则升高低侧电流采样的比例；当低侧开关电流采样结果比高侧开关电流采样结果偏差在±5％以内，则保持低侧电流采样的比例不变。具体操作中所选择的目标偏差窗口，可以根据实际设计需求进行调整。
集成功率级DrMOS在典型工况下Vin＝12V，Vout＝1V；DCDC的ON态电感电压Von_L＝Vin-Vout；DCDC的OFF态电感电压Voff_L＝Vout，可知典型工况下Von_L>>Voff_L，此时电流校准波形如图6a所示，由于I2采样需要跳过LEB(前沿消隐)时间，考虑到IHS(IHS为流过高侧开关的电流，等于ON态下电感电流)上升快，ILS(ILS为流过低侧开关的电流，等于OFF态下电感电流)下降慢，为尽量降低LEB(前沿消隐)操作的影响，选择高侧开关关断，低侧开关导通时刻前后进行分时采样，校准参考方式为I1＝I2。
反之，当Von_L<Voff_L时的电流校准波形如图6b所示。IHS上升慢，ILS下降快，选择低侧开关关断，高侧开关导通时刻前后进行分时采样，校准参考方式为I1＝I2。
高侧电流检测电路和低侧电流检测电路的具体结构如图7所示，图7中的上方虚线框内为高侧电流检测电路，下方虚线框内为低侧电流检测电路，两者分别采用两组运放对高侧开关(上管)和低侧开关(下管)的电流进行检测。为了便于进行运放补偿，对上管进行电流检测时，采用PMOS器件作为输出调整管；对下管进行电流检测时，采用NMOS器件作为输出调整管；根据负反馈原理，当环路稳定时，运放输入同向、反向端电压相等，可知流过图7中Sense FET的采样电流，以及流过图7中Dummy FET的采样电流，分别与流过高侧开关(上管)和低侧开关(下管)的电流成比例。图7中还显示了三组互补开关，通过开关控制对高侧开关、低侧开关分时进行电流采样：即Q阶段采样High-side MOS电流，Qn阶段采样Low-sideMOS电流。
图7中的电流检测电路提供双向的电流检测功能，即表达式VIMON＝VREFIN+IIN×(电流检测比例)×RIMON中，IIN取值可正可负，其中电流检测的比例(Sense Ratio)固定，为上管尺寸(W/L)与SenseFET尺寸(W/L)之比的倒数(Low-side MOS电流采样比例经过校准后，与High-side采样比例相同)。电流检测电路的终端输出电压可表示为上述VIMON的表达式。
低侧电流检测电路具体校准电路的结构如图8所示。校准环路LOOP根据校准比较器输出对计数器进行+1/-1操作，通过计数器输出改变并联的Dummy FET单元数量，从而对低侧电流检测的实际比例进行微调，最终使得低侧电流检测的误差值，相比高侧电流的检测结果缩小至目标范围之内。
高侧开关(上管)的检测比例电流和低侧开关(下管)的检测比例电流直接输出至同一节点实现电流合成，并通过同一终端电阻RIMON转换为电压输出，该输出电压的Offset，用户可以通过REFIN输入进行设置。
本发明提出的一种集成自校准输出电流检测(IMON)功能的集成功率级(DrMOS)，高边(High-side)开关采用LDMOS器件并与驱动电路实现单片集成，在此基础上利用SenseFET(检测晶体管)技术对高侧开关电流进行精确采样。以高边开关电流检测结果作为基准，对低边开关电流的检测结果进行实时校准，利用高、低边开关电流检测结果实时合成电感电流(Inductor-current emulation)波形。本发明提出的DrMOS方案，其高侧开关为LDMOS，方便实现驱动电路和LDMOS的单片集成，可以最大程度优化开关性能；同时LDMOS易于兼容SenseFET技术，可以实现精确的IMON功能；其低侧开关采用分立MOS器件，可根据实际应用需求选择不同规格的LDMOS或VDMOS器件。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。
Claims (10)
1.一种集成功率级，其特征在于，所述集成功率级包括高侧开关、低侧开关和驱动电路，所述高侧开关采用LDMOS器件，所述低侧开关采用LDMOS器件或VDMOS器件，且所述高侧开关与驱动电路集成用同一个第一管芯，所述低侧开关外接于第一管芯之外形成分立器件，或者所述低侧开关作为第二管芯与高侧开关及驱动电路所在的第一管芯形成双管芯合封。
2.根据权利要求1所述的一种集成功率级，其特征在于：所述低侧开关采用VDMOS器件且与高侧开关双管芯合封时，封装采用三基岛结构，所述VDMOS器件为漏极背面引出结构，其漏极通过铜夹片与高侧开关的源极相连，所述高侧开关的漏极通过铜夹片引出到封装芯片外部。
3.根据权利要求1所述的一种集成功率级，其特征在于：所述低侧开关采用LDMOS器件且与高侧开关双管芯合封时，封装采用双基岛结构，所述LDMOS器件为源极背面引出结构，其漏极通过铜夹片与高侧开关的源极相连，所述高侧开关的漏极通过铜夹片引出到封装芯片外部。
4.根据权利要求1所述的一种集成功率级，其特征在于：所述驱动电路包括用于进行输出电流检测的电流检测电路和校准控制电路，所述电流检测电路包括高侧电流检测电路、低侧电流检测电路和电流合成电路；所述高侧电流检测电路与高侧开关相连，用于对高侧开关电流进行采样；所述低侧电流检测电路与低侧开关相连，用于对低侧开关电流进行采样；所述电流合成电路用于将高、低侧开关的采样电流合成为连续电流，所述连续电流通过输出电阻转换为电压输出；
驱动电路集成输出电流检测功能，该功能通过电流检测电路和校准控制电路实现，所述电流检测电路包括高侧电流检测电路、低侧电流检测电路和电流合成电路；所述高侧电流检测电路与高侧开关相连，用于对高侧开关电流进行采样；所述低侧电流检测电路与低侧开关相连，用于对低侧开关电流进行采样；所述电流合成电路用于将高、低侧开关的采样电流合成为连续电流，所述连续电流通过输出电阻转换为电压输出。
5.根据权利要求4所述的一种集成功率级，其特征在于：所述校准控制电路采用高侧开关的采样电流对低侧开关的采样电流进行校准。
6.根据权利要求4所述的一种集成功率级，其特征在于：采用检测晶体管对高侧开关电流进行采样。
7.根据权利要求4所述的一种集成功率级，其特征在于：所述电压输出的输出电压为：
VIMON＝VREFIN+IIN×(电流检测比例)×RIMON；
其中，VREFIN为输出偏置电压，RIMON为所述输出电阻，IIN为流过高侧开关或低侧开关的电流。
8.根据权利要求7所述的一种集成功率级，其特征在于：当低侧开关的采样电流相比高侧开关的采样电流偏高5％以上，则降低低侧电流采样的比例；反之，若低侧开关的采样电流对比高侧开关的采样电流偏低5％以上，则升高低侧电流采样的比例，当低侧开关的采样电流相比高侧开关的采用电流偏差在±5％以内，则保持低侧电流采样的比例不变。
9.一种集成功率级的自校准输出电流检测方法，其特征在于，所述方法包括：采用高侧开关的采样电流对低侧开关的采样电流进行校准。
10.根据权利要求9所述的一种集成功率级的自校准输出电流检测方法，其特征在于：当低侧开关的采样电流相比高侧开关的采样电流偏高5％以上，则降低低侧电流采样的比例；反之，若低侧开关的采样电流对比高侧开关的采样电流偏低5％以上，则升高低侧电流采样的比例，当低侧开关的采样电流相比高侧开关的采用电流偏差在±5％以内，则保持低侧电流采样的比例不变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110678771.6A CN113410226A (zh) | 2021-06-18 | 2021-06-18 | 一种集成功率级及其自校准的输出电流检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110678771.6A CN113410226A (zh) | 2021-06-18 | 2021-06-18 | 一种集成功率级及其自校准的输出电流检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113410226A true CN113410226A (zh) | 2021-09-17 |
Family
ID=77681402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110678771.6A Pending CN113410226A (zh) | 2021-06-18 | 2021-06-18 | 一种集成功率级及其自校准的输出电流检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113410226A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112671206A (zh) * | 2020-12-04 | 2021-04-16 | 杰华特微电子（杭州）有限公司 | 开关电源及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130950A (ja) * | 2006-11-24 | 2008-06-05 | Denso Corp | 半導体装置 |
| CN101345474A (zh) * | 2007-06-01 | 2009-01-14 | 国际整流器公司 | 智能死区时间控制 |
| KR20100074043A (ko) * | 2008-12-23 | 2010-07-01 | 인터실 아메리카스 인코포레이티드 | 트렌치―게이트 하부측과 ｌｄｍｏｓ 상부측 모스펫을 사용한 단일 다이 출력 파워 스테이지, 그 구조 및 그 제조방법 |
| CN102169880A (zh) * | 2009-12-30 | 2011-08-31 | 英特赛尔美国股份有限公司 | 具有肖特基器件的电压转换器及包括其的系统 |
| CN110138367A (zh) * | 2019-05-16 | 2019-08-16 | 东南大学 | 降低功率器件反向恢复电流的栅极驱动电路 |
| CN110797338A (zh) * | 2019-12-09 | 2020-02-14 | 苏州华太电子技术有限公司 | 带匹配的射频功率芯片管芯结构及射频功率放大器 |
-
2021
- 2021-06-18 CN CN202110678771.6A patent/CN113410226A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130950A (ja) * | 2006-11-24 | 2008-06-05 | Denso Corp | 半導体装置 |
| CN101345474A (zh) * | 2007-06-01 | 2009-01-14 | 国际整流器公司 | 智能死区时间控制 |
| KR20100074043A (ko) * | 2008-12-23 | 2010-07-01 | 인터실 아메리카스 인코포레이티드 | 트렌치―게이트 하부측과 ｌｄｍｏｓ 상부측 모스펫을 사용한 단일 다이 출력 파워 스테이지, 그 구조 및 그 제조방법 |
| CN102169880A (zh) * | 2009-12-30 | 2011-08-31 | 英特赛尔美国股份有限公司 | 具有肖特基器件的电压转换器及包括其的系统 |
| CN110138367A (zh) * | 2019-05-16 | 2019-08-16 | 东南大学 | 降低功率器件反向恢复电流的栅极驱动电路 |
| CN110797338A (zh) * | 2019-12-09 | 2020-02-14 | 苏州华太电子技术有限公司 | 带匹配的射频功率芯片管芯结构及射频功率放大器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112671206A (zh) * | 2020-12-04 | 2021-04-16 | 杰华特微电子（杭州）有限公司 | 开关电源及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466116B2 (en) | Current sensing circuit for a multi-phase DC-DC converter | |
| US7550959B2 (en) | Power supply device and switching power supply device | |
| US9184651B2 (en) | Current detection and emulation circuit, and method thereof | |
| US7683593B2 (en) | Current sensing in a power converter | |
| TWI220022B (en) | Current sensing apparatus and method | |
| US11050348B2 (en) | Semiconductor device | |
| US9711436B2 (en) | Multi chip module, method for operating the same and DC/DC converter | |
| US7859315B2 (en) | Driver circuit | |
| US9685865B2 (en) | Power-supply apparatus having a high-side transistor and a low-side transistor | |
| US20150263626A1 (en) | Power Converter Package Structure and Method | |
| KR20060028642A (ko) | 스위칭 회로 및 스위칭 회로 동작 방법 | |
| EP2730931A1 (en) | Absolute value current-sensing circuit for step-down DC-to-DC converters with integrated power stage | |
| CN103151926A (zh) | 负载调整补偿电路及开关型电压转换电路 | |
| TWI233996B (en) | Current-sensing device applied to multi-phase DC-to-DC converter | |
| US11209464B2 (en) | Current detection circuit and power converter | |
| CN113410226A (zh) | 一种集成功率级及其自校准的输出电流检测方法 | |
| CN203278651U (zh) | 负载调整补偿电路及开关型电压转换电路 | |
| CN114337192B (zh) | 一种外置功率管补偿方法及电路 | |
| TW201251290A (en) | Buck DC-DC converter | |
| CN111208343B (zh) | 一种自校准过零检测比较器 | |
| JP6317347B2 (ja) | パワーレギュレータシステムにおける電流測定 | |
| CN115605769B (zh) | 用于测量氮化物基半导体器件的动态导通电阻的设备 | |
| Ripamonti et al. | A reliability and efficiency optimization system for hard-switching DC/DC converters | |
| TW202324898A (zh) | 電感電流感測器、固定峰值電流電路與直流-直流轉換裝置 | |
| CN101621056A (zh) | 供电源电路用的多芯片模块及用多芯片模块的电压调节器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd. Address before: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. |