CN113394312B - 一种芯片及其切割方法 - Google Patents
一种芯片及其切割方法 Download PDFInfo
- Publication number
- CN113394312B CN113394312B CN202110652881.5A CN202110652881A CN113394312B CN 113394312 B CN113394312 B CN 113394312B CN 202110652881 A CN202110652881 A CN 202110652881A CN 113394312 B CN113394312 B CN 113394312B
- Authority
- CN
- China
- Prior art keywords
- cutting
- laser
- chip
- layer
- laser cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000003698 laser cutting Methods 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 230000003247 decreasing effect Effects 0.000 claims abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 18
- 238000000227 grinding Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 3
- 230000007480 spreading Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 41
- 230000008569 process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000249 desinfective effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Dicing (AREA)
Abstract
本发明提供了一种芯片切割方法，包括制备芯片和切割芯片，其中切割芯片时，采用激光隐形切割工艺对若干个芯片的衬底进行分割，激光隐形切割工艺包括至少两次切割深度依次递减的激光切割，其中，第一次激光切割采用高频率、高功率和高速度的切割方式；由多次激光切割形成的激光点阵中，沿切割深度方向排列的同列激光点之间的偏移量小于10微米；本发明还提供了一种通过上述芯片切割方法制备的芯片。本发明可以更加有效的控制激光切割时产生的延伸纹路，使芯片侧壁粗化，便于实现光的取出；通过后续的激光切割可进一步释放第一次激光切割产生的应力，进一步的控制衬底侧壁的裂纹，确保在切割过程中不会导致芯片的漏电，提升芯片的IR良率。
Description
技术领域
本发明涉及芯片制造技术领域，具体涉及一种芯片及其切割方法。
背景技术
随着人们对健康的关注意识的增加，人们对消菌杀毒产品的需求呈爆发性增长，UVC(短波紫外线)LED芯片是由第三代半导体材料GaN制备而成的，在性能方面具有使用寿命长、安全环保、可用于杀菌消毒等特点，但是UVC芯片在进行切割时容易由于生产工艺不成熟而导致芯片切割不良，易产生双胞现象，导致芯片切割良率较低，制约着UVC芯片的广泛使用。
综上所述，急需一种芯片及其切割方法以解决现有技术中存在的问题。
发明内容
本发明目的在于提供一种芯片及其切割方法，以解决芯片切割时易出现切割不良的问题。
为实现上述目的，本发明提供了一种芯片切割方法，包括以下步骤：
制备芯片：在衬底上制备若干个芯片；
切割芯片：采用激光隐形切割工艺对若干个芯片的衬底进行分割，激光隐形切割工艺包括至少两次切割深度依次递减的激光切割，所述切割深度具体指激光焦点与衬底底面之间的距离；其中，第一次激光切割采用高频率、高功率和高速度的切割方式；由多次激光切割形成的激光点阵中，沿切割深度方向排列的同列激光点之间的偏移量小于10微米。
优选的，所述第一次激光切割采用的激光频率为90～110kHz，采用的激光打点功率为0.36～0.56W，激光切割速度为450～650mm/s。
优选的，所述第一次激光切割的激光焦点距离芯片电流扩展层的距离为70～120微米，最后一次激光切割的切割深度为20～40微米。
优选的，所述制备芯片步骤中得到的芯片的厚度为300～420微米，第一次激光切割的切割深度为100～150微米。
优选的，最后一次激光切割的激光切割速度为300～400mm/s。
优选的，所述切割芯片步骤包括四次切割深度依次递减的激光切割；其中，第二次激光切割的切割深度为70～100微米，第三次激光切割的切割深度为50～80微米。
优选的，激光切割采用的激光波长为950～1100纳米。
优选的，所述制备芯片步骤包括先在衬底上依次生长AlN层、N型AlGaN层、MQW层、P型AlGaN层、P型GaN层；再制备出电流扩展层、P电极层、N电极层、绝缘层和接触电极层。
优选的，所述制备芯片步骤还包括对衬底进行研磨减薄。
本发明还提供了一种芯片，采用上述的芯片切割方法制成，包括沿高度方向依次层叠设置的衬底、AlN层、N型AlGaN层、MQW层、P型AlGaN层、P型GaN层、电流扩展层、绝缘层和接触电极层；还包括设置于P型GaN层上的P电极层和设置于N型AlGaN层上的N电极层。
应用本发明的技术方案，具有以下有益效果：
(1)本发明中，通过采用至少两次激光隐形切割，对衬底进行切割，第一次激光切割采用高频率、高功率和高速度的切割方式，可以更加有效的控制激光切割时产生的延伸纹路，进而控制芯片的侧壁外观，使芯片侧壁粗化，便于实现光的取出；通过后续的激光切割可进一步释放第一次激光切割产生的应力，进一步的控制衬底侧壁的裂纹，确保在切割过程中不会导致芯片的漏电，提升芯片的IR良率；保证多次激光切割形成的激光点阵沿切割深度方向排列的同列激光点之间在水平方向上的偏移量小于10微米，可避免切割后的芯片出现IR良率低或双胞的现象，有利于提升芯片切割良率。
(2)本发明中，通过多次激光切割配合可有效地控制UVC芯片的切割形貌，保证芯片不会因切割而导致漏电，有效地控制切割的延伸纹路，进而控制芯片侧壁外观，改变光线在GaN侧壁的传播路径和传播角度，有利于芯片的亮度提升。
(3)本发明中，通过合理选取激光切割时的工艺参数，能保证芯片的高性能，通过本申请制备的芯片发光亮度均大于4.30mW，双胞占比最高为2.80％，IR良率均大于95.00％。
(4)本发明中，采用的芯片切割方法工艺路线简洁，可以通过现有设备实现，有利于进行产业化推广。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本申请实施例1中一种芯片切割方法对衬底侧面进行切割的示意图；
图2是本申请实施例1的通过一种芯片切割方法制备的芯片结构示意图；
其中，1、衬底，2、AlN层，3、N型AlGaN层，4、MQW层，5、P型AlGaN层，6、P型GaN层，7、电流扩展层，8、P电极层，9、N电极层，10、绝缘层，11、接触电极层。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
实施例1：
参见图1至图2，一种芯片切割方法，本实施例应用于UVC(短波紫外线)LED芯片的切割。
一种芯片切割方法，包括以下步骤：
步骤一、制备芯片：在衬底1上制备若干个芯片。
步骤1.1、在蓝宝石衬底1上通过常规工艺依次生长AlN层2、N型AlGaN层3、MQW层4、P型AlGaN层5、P型GaN层6，制备出UVC(短波紫外线)LED外延片；
步骤1.2、在LED外延片上通过刻蚀工艺和电极接触工艺，在N型AlGaN层3上制备N电极层9；
步骤1.3、采用溅射或者蒸镀工艺制备一层厚度为1100A的电流扩展层7，并采用RTA合金方式对电流扩展层7进行合金处理，合金处理的温度控制在575℃，再通过光刻腐蚀工艺制备电流扩展层7图形；然后通过蒸镀工艺在P型GaN层6上制备P电极层8；
步骤1.4、通过沉积工艺和光刻腐蚀工艺制备一层厚度为7000A的绝缘层10；
步骤1.5、通过蒸镀工艺制备接触电极层11，如图2所示；
步骤1.6、通过研磨、精抛工艺对衬底1进行减薄，使芯片的整体厚度达到300～420微米，本实施例中，芯片厚度为340微米。
步骤二、采用激光隐形切割工艺对若干个芯片的衬底进行分割，激光隐形切割工艺包括至少两次切割深度依次递减的激光切割，切割深度为激光焦点(即激光聚焦点)与衬底底面之间的距离；本实施例中，通过四次切割深度依次递减的激光切割对衬底1的侧壁进行切割，由多次激光切割形成的激光点阵中，沿切割深度方向(即高度方向)排列的同列激光点之间在水平方向上的偏移量小于10微米，避免切割后的芯片出现IR良率低或双胞的现象，如图1和图2所示。
步骤2.1、第一次激光切割：第一次激光切割采用高频率、高功率和高速度的切割方式；其中，第一次激光切割采用的激光频率为90～110kHz，采用的激光打点功率为0.36～0.56W，激光切割速度为450～650mm/s。采用高频率、高功率和高速度的切割方式可以更加有效的控制激光切割时产生的延伸纹路，进而控制芯片的侧壁外观，使芯片侧壁粗化，便于实现光的取出；本实施例中，第一次激光切割采用的激光频率为100kHz、激光打点功率为0.46W、激光切割速度为500mm/s。
第一次激光切割的切割深度通常根据芯片的厚度来确定，要保证第一次激光切割的激光焦点距离芯片电流扩展层7的距离为70～120微米，避免出现衬底1切割不开或者出现双胞的现象。当芯片厚度为300～420微米时，第一次激光切割的切割深度为100～150微米，本实施例中，第一次激光切割的切割深度为120微米。第一次激光切割完成后在衬底1四周的侧壁上形成了由多个激光点构成的第一切割层，如图1和图2所示。
步骤2.2、第二次激光切割：第二次激光切割用于保证释放第一次激光切割时产生的应力，能够进一步的控制衬底1侧壁的裂纹，确保在切割过程中不会导致芯片的漏电，为实现上述效果，第二次激光切割的切割深度为70～100微米；本实施例中，第二次激光切割的切割深度为70微米，激光打点功率为0.46W，激光切割速度为450mm/s。
第二次激光切割完成后在衬底1四周的侧壁上形成了由多个激光点构成的第二切割层，应保证第一次激光切割和第二次激光切割形成的激光点阵中，沿切割深度方向(即高度方向)排列的同列激光点之间在水平方向上的偏移量小于10微米。
步骤2.3、第三次激光切割：第三次激光切割的作用与第二次激光切割的作用相同，均是用于保证切割时应力的释放，能够进一步的控制衬底1侧壁的裂纹，确保在切割过程中不会导致芯片的漏电，为实现上述效果，第三次激光切割的切割深度为50～80微米，本实施例中，第三次激光切割的切割深度为60微米，激光打点功率为0.46W，激光切割速度为450mm/s。
第三次激光切割完成后在衬底1四周的侧壁上形成了由多个激光点构成的第三切割层，应保证第一次激光切割、第二次激光切割和第三次激光切割形成的激光点阵中，沿切割深度方向(即高度方向)排列的同列激光点之间在水平方向上的偏移量小于10微米。
步骤2.4、第四次激光切割：第四次激光切割(即最后一次激光切割)用于保证芯片应力进一步的释放，同时保证芯片切割时芯片的外观形貌不会出现崩角、崩边等外观异常，为实现上述效果，第四次激光切割的切割深度为20～40微米，激光切割速度为300～400mm/s；本实施例中，第四次激光切割的切割深度为23微米，激光切割速度为350mm/s。
第四次激光切割完成后在衬底1四周的侧壁上形成了由多个激光点构成的第四切割层，应保证四次激光切割形成的激光点阵沿切割深度方向(即高度方向)排列的同列激光点之间在水平方向上的偏移量小于10微米。
激光隐形切割工艺中，激光切割采用的激光波长为950～1100纳米。
步骤三、通过裂片、点测、分选等工艺制备出UVC(短波紫外线)LED芯片。
通过本实施例制备的芯片，由于每一次激光切割都会导致芯片侧壁出现不同程度的裂纹，裂纹的形貌会对芯片侧壁存在粗化的效果，提升光的取出效率，有利于UVC芯片的紫外光照射出来，本实施例中的UVC芯片的发光亮度(LOP)为4.4mW；同时由于通过多次激光切割实现了芯片内部应力的释放，使芯片切割时出现双胞现象的占比仅为2.40％，IR良率为96％。
一种芯片，通过上述芯片切割方法制成，包括沿高度方向依次层叠设置的衬底1、AlN层2、N型AlGaN层3、MQW层4、P型AlGaN层5、P型GaN层6、电流扩展层7、绝缘层10和接触电极层11；还包括设置于P型GaN层6上的P电极层8和设置于N型AlGaN层3上的N电极层9。
实施例2：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割采用的激光频率为90kHz。
实施例3：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割采用的激光频率为110kHz。
实施例4：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割的激光打点功率为0.36W。
实施例5：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割的激光打点功率为0.56W。
实施例6：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割的激光切割速度为450mm/s。
实施例7：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割的激光切割速度为650mm/s。
实施例8：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割的切割深度为100微米。
实施例9：
本实施例与实施例1的区别在于，在步骤2.1中，第一次激光切割的切割深度为150微米。
实施例10：
本实施例与实施例1的区别在于，在步骤2.4中，第四次激光切割的切割深度为20微米。
实施例11：
本实施例与实施例1的区别在于，在步骤2.4中，第四次激光切割的切割深度为40微米。
实施例12：
本实施例与实施例1的区别在于，在步骤2.4中，第四次激光切割的激光切割速度为300mm/s。
实施例13：
本实施例与实施例1的区别在于，在步骤2.4中，第四次激光切割的激光切割速度为400mm/s。
对比例1：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割采用的激光频率为50kHz。
对比例2：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割采用的激光频率为120kHz。
对比例3：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割采用的激光打点功率为0.26W。
对比例4：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割采用的激光打点功率为0.6W。
对比例5：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割的激光切割速度为300mm/s。
对比例6：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割的激光切割速度为700mm/s。
对比例7：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割的切割深度为80微米。
对比例8：
本对比例与实施例1的区别在于，在步骤2.1中，第一次激光切割的切割深度为180微米。
对比例9：
本对比例与实施例1的区别在于，在步骤2.4中，第四次激光切割的切割深度为10微米。
对比例10：
本对比例与实施例1的区别在于，在步骤2.4中，第四次激光切割的切割深度为55微米。
对比例11：
本对比例与实施例1的区别在于，在步骤2.4中，第四次激光切割的激光切割速度为200mm/s。
对比例12：
本对比例与实施例1的区别在于，在步骤2.4中，第四次激光切割的激光切割速度为500mm/s。
对比例13：
本对比例与实施例1的区别在于，在步骤二中，相邻两次激光切割形成的激光点阵沿切割深度方向(即高度方向)排列的同列激光点之间在水平方向上的偏移量大于10微米。
表1：第一次激光切割切割方式对比
由表1可知，对比例1在第一次激光切割时，采用低频率、高功率、高速度的切割方式，制备出的芯片双胞占比高达50.00％，IR良率仅为60.00％，且发光亮度相较于实施例1也有所下降，这是由于在激光切割过程中，一般相邻两激光打点之间的距离＝速度/频率，因为当速度不变、频率降低时相邻激光打点之间的距离增大，导致应力释放不足，引起双胞和IR异常；对比例3在第一次激光切割时，采用高频率、低功率、高速度的切割方式，制备出的芯片双胞占比高达50.00％，IR良率仅为60.00％，且发光亮度相较于实施例1也有所下降，这是由于功率低会导致应力释放不足，引起双胞和IR异常；对比例5在第一次激光切割时，采用高频率、高功率、低速度的切割方式，制备出的芯片虽然双胞占比只有2.90％，且IR良率也为95.00％，但其发光亮度下降较明显，只有3.4mW，这是由于频率不变时，速度降低会导致相邻激光打点之间的距离变小，激光烧着面积增加进而导致芯片亮度下降。
表2：第一次激光切割时采用不同激光频率的对比
由表2可知，当第一次激光切割的激光频率处于90～110kHz时，UVC芯片的发光亮度均高于4.34mW，双胞占比最高只有2.59％，IR良率最低为95.20％；当激光频率低于此范围时，双胞占比会大大增加，IR良率会产生明显的下降；当激光频率高于此范围时(即当激光频率过高时)，虽然双胞占比和发光亮度均无较大变化，但IR良率存在明显的降低，如对比例2中的IR良率仅为40.00％，这是由于当频率高时，会导致相邻激光打点之间的距离变小，切割应力释放过大导致裂纹增加引起IR漏电良率低。
表3：第一次激光切割时采用不同激光打点功率的对比
由表3可知，当第一次激光切割的激光打点功率处于0.36～0.56W时，UVC芯片的发光亮度均高于4.35mW，双胞占比最高只有2.80％，IR良率最低为95.00％；当激光打点功率低于此范围时，双胞占比会大大增加，IR良率会产生明显的下降，如对比例3中双胞占比增大至50.00％，IR良率下降至60.00％；当激光打点功率高于此范围时(即当激光打点功率过高时)，虽然双胞占比和发光亮度均无较大变化，但IR良率存在明显的降低，如对比例4中的IR良率下降至40.00％，这是由于在激光切割过程中当功率过大时会引起应力释放过大，引起IR异常。
表4：第一次激光切割时采用不同激光切割速度的对比
由表4可知，当第一次激光切割的激光切割速度处于450～650mm/s时，UVC芯片的发光亮度均高于4.33mW，双胞占比最高只有2.80％，IR良率最低为95.00％；当激光切割速度低于此范围时，双胞占比和IR良率虽然没有明显变化，但发光亮度下降较明显，如对比例5中发光亮度仅为3.4mW；当激光切割速度高于此范围时(即当激光切割速度过高时)，虽然发光亮度无较大变化，但双胞占比增加，且IR良率存在明显的降低，如对比例6中的双胞占比升高至19.00％，IR良率下降至40.00％，这是由于在激光切割过程中，当速度过高时会导致相邻激光打点之间的距离增大，导致应力释放不足，引起双胞和IR异常。
表5：第一次激光切割时采用不同切割深度的对比
由表5可知，当第一次激光切割的切割深度处于100～150mm时，UVC芯片的发光亮度均高于4.30mW，双胞占比最高只有2.50％，IR良率最低为95.00％；当切割深度低于此范围时，发光亮度和双胞占比虽然没有明显变化，但IR良率下降较明显，如对比例7中IR良率仅为82.00％，这是由于在激光切割过程中，切割深度过低会导致应力释放不够，在裂片的时候需要更多的力量去劈裂，进而引起IR异常；当切割深度高于此范围时，虽然发光亮度和双胞占比无较大变化，但IR良率大大降低，如对比例8中的IR良率下降至48.00％，这是由于在激光切割过程中，切割深度过深会导致应力释放延伸到外延层，进而引起IR异常。
表6：第四次激光切割时采用不同切割深度的对比
由表6可知，当第四次激光切割的切割深度处于20～40mm时，UVC芯片的发光亮度均高于4.34mW，双胞占比最高只有2.50％，IR良率最低为95.70％；当切割深度低于此范围时，发光亮度虽然没有明显变化，但双胞占比明显增加，且IR良率有小幅下降，如对比例9中制备的芯片IR良率下降至90.00％，双胞占比增加至30.00％，这是由于在第四次激光切割过程中，若切割深度过低会导致最终的芯片应力释放不够，进而导致双胞占比增加；当切割深度高于此范围时，虽然发光亮度无较大变化，但双胞占比明显上升，且IR良率出现较大幅度的降低，如对比例10中制备的芯片的双胞占比上升至15.00％，IR良率下降至82.00％，这是由于在第四次激光切割过程中，若切割深度过深则应力释放会延伸到外延层，进而引起IR异常。
表7：第四次激光切割时采用不同激光切割速度的对比
由表7可知，当第四次激光切割的激光切割速度处于300～400mm/s时，UVC芯片的发光亮度均高于4.34mW，双胞占比最高只有2.80％，IR良率最低为95.00％；当激光切割速度低于此范围时，双胞占比和IR良率虽然没有明显变化，但发光亮度明显下降，如对比例11中制备的芯片发光亮度下降至3.5mW，这是由于在第四次激光切割过程中，由于相邻激光打点之间的距离＝速度/频率，当速度低时相邻激光打点之间的距离变小，激光烧着面积增加进而导致亮度下降；当激光切割速度高于此范围时，虽然发光亮度无较大变化，但双胞占比明显上升，且IR良率出现明显下降，如对比例12中制备的芯片的双胞占比上升至19.00％，IR良率下降至40.00％，这是由于当速度过高时相邻激光打点之间的距离增大，导致应力释放不足，引起双胞和IR异常。
表8：同列激光点之间的偏移量对比
由表8可知，通过多次激光切割形成的激光点阵，沿切割深度方向排列的同列点之间偏移量小于10微米时(如实施例1)，制备的芯片的正向电压为5.98V、发光亮度为4.40mW、双胞占比为2.40％，IR良率为96.00％；当沿切割深度方向排列的同列点之间偏移量大于10微米时(如对比例13)，制备的芯片的正向电压为6.23V、发光亮度为4.40mW、双胞占比为45.00％，IR良率为50.00％，虽然发光亮度无明显变化，但正向电压和双胞占比均上升，IR良率大大降低，这是因为如果偏移量不做控制则会因为应力作用在切割过程中延伸纹的不可控制，使延伸纹延伸到外延层，导致芯片漏电；另外如果偏移量错误也会因为应力释放不对，导致芯片无法裂开。
综上所述，通过本申请的一种芯片切割方法制备出的芯片，可以有效地控制UVC芯片的形貌，且能保证芯片不会因切割而导致漏电；能够减少芯片切割不良的比例，有利于提升芯片切割良率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种芯片切割方法，其特征在于，包括以下步骤：
制备芯片：在衬底上制备若干个芯片，芯片的厚度为300～420微米；
切割芯片：采用激光隐形切割工艺对若干个芯片的衬底进行分割，激光隐形切割工艺包括至少两次切割深度依次递减的激光切割，所述切割深度具体指激光焦点与衬底底面之间的距离；其中，第一次激光切割采用高频率、高功率和高速度的切割方式，具体是第一次激光切割采用的激光频率为90～110kHz，采用的激光打点功率为0.36～0.56W，激光切割速度为450～650mm/s；由多次激光切割形成的激光点阵中，沿切割深度方向排列的同列激光点之间的偏移量小于10微米；
所述第一次激光切割的激光焦点距离芯片电流扩展层的距离为70～120微米，第一次激光切割的切割深度为100～150微米，最后一次激光切割的切割深度为20～40微米。
2.根据权利要求1所述的一种芯片切割方法，其特征在于，最后一次激光切割的激光切割速度为300～400mm/s。
3.根据权利要求1或2所述的一种芯片切割方法，其特征在于，所述切割芯片步骤包括四次切割深度依次递减的激光切割；其中，第二次激光切割的切割深度为70～100微米，第三次激光切割的切割深度为50～80微米。
4.根据权利要求1所述的一种芯片切割方法，其特征在于，激光切割采用的激光波长为950～1100纳米。
5.根据权利要求1所述的一种芯片切割方法，其特征在于，所述制备芯片步骤包括先在衬底上依次生长AlN层、N型AlGaN层、MQW层、P型AlGaN层、P型GaN层；再制备出电流扩展层、P电极层、N电极层、绝缘层和接触电极层。
6.根据权利要求5所述的一种芯片切割方法，其特征在于，所述制备芯片步骤还包括对衬底进行研磨减薄。
7.一种芯片，采用如权利要求1～6任意一项所述的芯片切割方法制成，其特征在于，包括沿高度方向依次层叠设置的衬底(1)、AlN层(2)、N型AlGaN层(3)、MQW层(4)、P型AlGaN层(5)、P型GaN层(6)、电流扩展层(7)、绝缘层(10)和接触电极层(11)；还包括设置于P型GaN层(6)上的P电极层(8)和设置于N型AlGaN层(3)上的N电极层(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110652881.5A CN113394312B (zh) | 2021-06-11 | 2021-06-11 | 一种芯片及其切割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110652881.5A CN113394312B (zh) | 2021-06-11 | 2021-06-11 | 一种芯片及其切割方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394312A CN113394312A (zh) | 2021-09-14 |
| CN113394312B true CN113394312B (zh) | 2023-03-10 |
Family
ID=77620543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110652881.5A Active CN113394312B (zh) | 2021-06-11 | 2021-06-11 | 一种芯片及其切割方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394312B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967816A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社电装 | 晶片以及晶片切割和分割方法 |
| CN101083292A (zh) * | 2006-05-31 | 2007-12-05 | 丰田合成株式会社 | 半导体发光器件以及用于分离半导体发光器件的方法 |
| CN110556456A (zh) * | 2019-09-30 | 2019-12-10 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其切割方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013004741A (ja) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | 半導体発光素子 |
| TWI614914B (zh) * | 2014-07-11 | 2018-02-11 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
-
2021
- 2021-06-11 CN CN202110652881.5A patent/CN113394312B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967816A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社电装 | 晶片以及晶片切割和分割方法 |
| CN101083292A (zh) * | 2006-05-31 | 2007-12-05 | 丰田合成株式会社 | 半导体发光器件以及用于分离半导体发光器件的方法 |
| CN110556456A (zh) * | 2019-09-30 | 2019-12-10 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其切割方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394312A (zh) | 2021-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120319149A1 (en) | Light-Emitting Device Structure and Method for Manufacturing the Same | |
| WO2009139376A1 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ | |
| US8664026B2 (en) | Method for fabricating semiconductor lighting chip | |
| JP2007087973A (ja) | 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子 | |
| EP1935037B1 (en) | Group iii nitride semiconductor light-emitting device manufacturing method | |
| US10340413B2 (en) | Semiconductor light emitting element | |
| US20120261708A1 (en) | Light emitting diode and method for preparing the same | |
| CN105655462A (zh) | 高压直流氮化镓基发光二极管及其制造方法 | |
| JP2013157523A (ja) | 半導体発光素子、半導体発光素子の製造方法および発光装置 | |
| CN102569543B (zh) | 一种发光二极管芯片的制作方法 | |
| CN113394312B (zh) | 一种芯片及其切割方法 | |
| US20120319138A1 (en) | Semiconductor light emitting device | |
| US9190570B2 (en) | Laser annealing of GaN LEDs with reduced pattern effects | |
| CN104040735B (zh) | 半导体发光器件的表面处理 | |
| CN102110749B (zh) | 基于激光器的SiC衬底LED大面积可控表面粗化刻蚀方法 | |
| CN110556456A (zh) | 一种高亮度led芯片及其切割方法 | |
| JP5920186B2 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2007116114A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| CN102280550B (zh) | 具有改良出光结构的led芯片及其制备方法 | |
| CN104465897B (zh) | 发光二极管晶粒的制造方法 | |
| JP2012039128A (ja) | 窒化物半導体素子の製造方法 | |
| JP2003218065A (ja) | 窒化物半導体素子の製造方法 | |
| JP5644745B2 (ja) | 半導体発光素子および発光装置 | |
| CN113795931B (zh) | 发光二极管及其制作方法 | |
| CN103733359A (zh) | 半导体发光器件制造方法和以该方法制造的半导体发光器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |