CN113394120A - 一种基于激光成型的扇出型封装结构及其制备方法 - Google Patents
一种基于激光成型的扇出型封装结构及其制备方法 Download PDFInfo
- Publication number
- CN113394120A CN113394120A CN202110622165.2A CN202110622165A CN113394120A CN 113394120 A CN113394120 A CN 113394120A CN 202110622165 A CN202110622165 A CN 202110622165A CN 113394120 A CN113394120 A CN 113394120A
- Authority
- CN
- China
- Prior art keywords
- layer
- laser
- glass substrate
- fan
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000011521 glass Substances 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 30
- 239000010949 copper Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 26
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims abstract description 12
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000007788 roughening Methods 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 9
- 229910002804 graphite Inorganic materials 0.000 claims description 9
- 239000010439 graphite Substances 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 5
- 229910017945 Cu—Ti Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000007731 hot pressing Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims 1
- 238000012805 post-processing Methods 0.000 abstract 1
- 239000002390 adhesive tape Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
Abstract
本发明公开了一种基于激光成型的扇出型封装结构及其制备方法，所述制备方法包括以下步骤：S1.将玻璃基板表面粗化，并在其上表面沉积或溅射一层Ti金属或者Ti合金，得到金属层玻璃基板；S2.将纳米铜、纳米银或纳米银包铜中的一种或多种涂覆在步骤S1得到金属层玻璃基板，进行激光照射，使金属层烧结形成再布线层；S3.去除未烧结的纳米铜、纳米银或纳米银包铜和未烧结的金属层；S4.进行激光照射使芯片与再布线层键合；最后后处理得到封装结构；所述步骤S2和步骤S4的激光功率0.1～10W；扫描速度为0.1～1000mm/s。上述制备方法能够实现10微米厚度以上再布线层快速成型，得到的封装结构结合力好，不会脱落。
Description
技术领域
本发明涉及封装结构技术领域，更具体地，涉及一种基于激光成型的扇出型封装结构及其制备方法。
背景技术
伴随着电子产品向微型化和智能化方向发展，微电子封装技术的高密度化在新一代电子产品的应用上被广泛需求。为了顺应新一代电子产品的发展，芯片将向密度更高、速度更快、尺寸更小、成本更低等方向发展。与传统的封装技术相比，扇出型封装由于大大增加芯片的引脚数目，减小了封装尺寸，简化封装步骤，缩短了芯片与基板之间的距离，提高了芯片的性能，被广泛应用于封装领域。同时扇出型封装具有支持10nm以下工艺制程、互连路径短、高集成度、超薄厚度、高可靠性，高散热能力等优势。
目前传统的扇出型结构加工方法是通过电镀工艺得到再布线层，电镀工艺存在一些效率低、镀液污染环境不环保以及通过电镀工艺得到的再布线层的厚度如果要做到10μm以上，则需要耗费很长的时间，另一方面，电镀工艺制作再布线层的厚度超过10μm以上，也会出现厚度不均一的问题，例如中国专利(CN111430326A)公开了一种嵌入式高散热扇出型封装方法，采用电镀的工艺制备再布线层，电镀工艺效率低，且不能短时间内制作高厚度的再布线层。
发明内容
本发明为克服上述所述电镀工艺效率低，制作再布线层的厚度低，以及较厚的再布线层容易出现厚度不均一的缺陷，提供一种基于激光成型的扇出型封装结构的制备方法。
本发明的另一目的在于提供所述基于激光成型的扇出型封装结构。
为实现上述目的，本发明采用的技术方案是：
一种激光成型的扇出型封装结构的制备方法，包括以下步骤：
S1.将玻璃基板表面粗化，并在其上表面沉积或溅射一层Ti金属或者Ti合金，得到金属层玻璃基板；
S2.将纳米铜、纳米银或纳米银包铜中的一种或多种涂覆在步骤S1得到金属层玻璃基板，在玻璃基板的下表面进行激光照射，激光透过玻璃基板使金属层烧结形成再布线层；
S3.去除未烧结的纳米铜、纳米银或纳米银包铜和未烧结的金属层；
S4.将芯片凸点通过倒装方式对准再布线层，在玻璃基板的下表面进行激光照射，使芯片与再布线层键合；
S5.对键合好的芯片进行塑封，填充保护，得到塑封层；
S6.对再布线层上的塑封层打孔，露出再布线层，电镀铜柱将打孔位置填充；
S7.进行球下金属沉积、植球，获得最终封装结构；
所述步骤S2和步骤S4的激光功率0.1～10W；扫描速度为0.1～1000mm/s。
本发明首先在玻璃基板上溅射或沉积一层Ti金属或者Ti合金，所述Ti金属或者Ti合金用于提高玻璃基板的结合力；
再将纳米铜、纳米银或纳米银包铜中的一种或多种涂覆在步骤S1得到金属层玻璃基板，在玻璃基板的下表面进行激光照射，激光透过玻璃基板使金属层烧结形成再布线层。
纳米金属容易在激光下烧结成型，激光成型相比于图形电镀效率更高，工序更少，现有电镀方法制作再布线层在10微米以上厚度需要很长的时间，采用激光成型技术能够实现10微米厚度以上再布线层快速成型；本方法发明人通过在玻璃基板的下表面激光照射，有利于提高玻璃基板和Ti金属或者Ti合金的结合力。通过上述方法制备的封装结构结合力高，线路不会脱落。
优选地，所述Ti合金为Cu-Ti合金或者TiN合金。
优选地，所述步骤S3和所述步骤S4可以互换。
优选地，所述步骤S2和步骤S4的激光功率0.1～0.8W。
优选地，所述步骤S2和步骤S4的扫描速度为5～30mm/s。
优选地，在步骤S5之后还包括在玻璃基板下层打孔，露出金属层，然后电镀铜柱填充孔隙。
优选地，步骤S1还可以是在玻璃基板上的沉积一层石墨薄膜，并在其石墨薄膜的表面涂覆Ti金属或者Ti合金，得到金属层玻璃基板；
在步骤S5之后还包括撕除玻璃基板和石墨层，并在再布线层下方热压一层ABF介电层，并利用激光在ABF介电层打孔，在ABF介电层上及ABF介电层打孔位置涂覆纳米铜、纳米银或纳米银包铜中的一种或多种，进行激光照射，烧结形成第二再布线层。
优选地，步骤S3中去除的步骤是通过加热氧化、酸洗、无水乙醇清洗。
优选地，步骤S1中的粗化的方法为等离子刻蚀技术。
一种扇出型封装结构，通过所述激光成型的扇出型封装结构的制备方法制备得到。
与现有技术相比，本发明的有益效果是：
本发明提供了一种激光成型的扇出型封装结构，本发明首先在玻璃基板上溅射或沉积一层Ti金属或者Ti合金，所述Ti金属或者Ti合金用于提高结合力；再将纳米铜、纳米银或纳米银包铜中的一种或多种涂覆在步骤S1得到金属层玻璃基板，在玻璃基板的下表面进行激光照射，激光透过玻璃基板使金属层烧结形成再布线层。发明人通过在玻璃基板的下表面激光照射，有利于提高玻璃基板和Ti金属或者Ti合金的结合力；上述制备方法能够实现10微米厚度以上再布线层快速成型，得到的封装结构结合力好，不会脱落。
附图说明
图1为实施例1的制备方法的流程示意图。
图2为实施例2的制备方法的流程示意图。
图3为实施例3的制备方法的流程示意图。
图4为实施例1的再布线层厚度图。
具体实施方式
下面结合具体实施方式对本发明作进一步的说明，本发明所用到的仪器、试剂和药品均为市购。
实施例1
实施例1提供一种激光成型的扇出型封装结构，所述制备方法包括如下步骤：
S1.将玻璃基板表面粗化，并在其上表面溅射一层Cu-Ti合金，得到金属层玻璃基板；
S2.将纳米铜涂覆在步骤S1得到金属层玻璃基板，在玻璃基板的下表面进行激光照射，激光透过玻璃基板使金属层烧结形成再布线层，激光功率0.5W；扫描速度为20mm/s；
S3.去除未烧结的纳米铜和未烧结的金属层；
S4.将芯片凸点通过倒装方式对准再布线层，在玻璃基板的下表面进行激光照射，使芯片与再布线层键合，激光功率0.5W；扫描速度为20mm/s；
S5.对键合好的芯片进行塑封，填充保护，得到塑封层；
S6.对再布线层上的塑封层打孔，露出再布线层，电镀铜柱将打孔位置填充；
S7.进行球下金属沉积、植球，获得最终封装结构。
实施例2
实施例2提供一种激光成型的扇出型封装结构，制备方法同实施例1，与实施例1不同的是，在步骤S5之后还包括在玻璃基板下层打孔，露出金属层，然后电镀铜柱填充孔隙。
实施例3
实施例3提供一种激光成型的扇出型封装结构，制备方法同实施例1，与实施例1不同的是，
步骤S1在玻璃基板上的沉积一层石墨薄膜，并在其石墨薄膜的表面涂覆Cu-Ti合金，得到金属层玻璃基板；
在步骤S5之后还包括撕除玻璃基板和石墨层，并在再布线层下方热压一层ABF介电层，并利用激光在ABF介电层打孔，在ABF介电层上及ABF介电层打孔位置涂覆纳米铜、纳米银或纳米银包铜中的一种或多种，进行激光照射，烧结形成第二再布线层。
实施例4～13
制备方法同实施例1，其区别在于表1。
表1实施例4～13的参数
性能测试
结合力测试：采用胶带测试，在线路制作完毕之后，拿胶带沾在封装结构上，然后再撕下来，如果线路留在胶带上，则说明结合力差。
从实施例1～13来看，采用胶带测试，线路未留在胶带上，说明结合力好。
从图4看，由实施例1采用激光成型方式制作再布线层，可以瞬间成型达到21.133μm的厚度，若要采用电镀的方式则需要40分钟左右，且再布线层厚度不均一。
图1～3为实施例1～3的流程示意图。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种激光成型的扇出型封装结构的制备方法，其特征在于，包括以下步骤：
S1.将玻璃基板表面粗化，并在其上表面沉积或溅射一层Ti金属或者Ti合金，得到金属层玻璃基板；
S2.将纳米铜、纳米银或纳米银包铜中的一种或多种涂覆在步骤S1得到金属层玻璃基板，在玻璃基板的下表面进行激光照射，激光透过玻璃基板使金属层烧结形成再布线层；
S3.去除未烧结的纳米铜、纳米银或纳米银包铜和未烧结的金属层；
S4.将芯片凸点通过倒装方式对准再布线层，在玻璃基板的下表面进行激光照射，使芯片与再布线层键合；
S5.对键合好的芯片进行塑封，填充保护，得到塑封层；
S6.对再布线层上的塑封层打孔，露出再布线层，电镀铜柱将打孔位置填充；
S7.进行球下金属沉积、植球，获得最终封装结构；
所述步骤S2和步骤S4的激光功率0.1～10W；扫描速度为0.1～1000mm/s。
2.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，所述Ti合金为Cu-Ti合金或者TiN合金。
3.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，所述步骤S3和所述步骤S4可以互换。
4.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，所述步骤S2和步骤S4的激光功率0.1～0.8W。
5.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，所述步骤S2和步骤S4的扫描速度为5～30mm/s。
6.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，在步骤S5之后还包括在玻璃基板下层打孔，露出金属层，然后电镀铜柱填充孔隙。
7.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，步骤S1还可以是在玻璃基板上的沉积一层石墨薄膜，并在其石墨薄膜的表面涂覆Ti金属或者Ti合金，得到金属层玻璃基板；
在步骤S5之后还包括撕除玻璃基板和石墨层，并在再布线层下方热压一层ABF介电层，并利用激光在ABF介电层打孔，在ABF介电层上及ABF介电层打孔位置涂覆纳米铜、纳米银或纳米银包铜中的一种或多种，进行激光照射，烧结形成第二再布线层。
8.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，步骤S3中去除的步骤是通过加热氧化、酸洗、无水乙醇清洗。
9.根据权利要求1所述激光成型的扇出封装结构的制备方法，其特征在于，步骤S1中的粗化的方法为等离子刻蚀技术。
10.一种扇出型封装结构，其特征在于，通过权利要求1～8任一项所述方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110622165.2A CN113394120A (zh) | 2021-06-03 | 2021-06-03 | 一种基于激光成型的扇出型封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110622165.2A CN113394120A (zh) | 2021-06-03 | 2021-06-03 | 一种基于激光成型的扇出型封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113394120A true CN113394120A (zh) | 2021-09-14 |
Family
ID=77618238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110622165.2A Pending CN113394120A (zh) | 2021-06-03 | 2021-06-03 | 一种基于激光成型的扇出型封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394120A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060057502A1 (en) * | 2004-07-23 | 2006-03-16 | Sumitomo Electric Industries, Ltd. | Method of forming a conductive wiring pattern by laser irradiation and a conductive wiring pattern |
| CN110517993A (zh) * | 2019-09-12 | 2019-11-29 | 广东佛智芯微电子技术研究有限公司 | 具有高散热性的板级扇出封装结构及其制备方法 |
| CN110972403A (zh) * | 2019-12-04 | 2020-04-07 | 广东工业大学 | 一种基于纳米铜的精细嵌入式线路的成型方法 |
| CN112466857A (zh) * | 2021-01-28 | 2021-03-09 | 广东佛智芯微电子技术研究有限公司 | 一种基于透光板的芯片封装方法及其封装结构 |
| CN112768364A (zh) * | 2021-01-29 | 2021-05-07 | 广东佛智芯微电子技术研究有限公司 | 一种板级三维芯片封装结构及其制备方法 |
-
2021
- 2021-06-03 CN CN202110622165.2A patent/CN113394120A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060057502A1 (en) * | 2004-07-23 | 2006-03-16 | Sumitomo Electric Industries, Ltd. | Method of forming a conductive wiring pattern by laser irradiation and a conductive wiring pattern |
| CN110517993A (zh) * | 2019-09-12 | 2019-11-29 | 广东佛智芯微电子技术研究有限公司 | 具有高散热性的板级扇出封装结构及其制备方法 |
| CN110972403A (zh) * | 2019-12-04 | 2020-04-07 | 广东工业大学 | 一种基于纳米铜的精细嵌入式线路的成型方法 |
| CN112466857A (zh) * | 2021-01-28 | 2021-03-09 | 广东佛智芯微电子技术研究有限公司 | 一种基于透光板的芯片封装方法及其封装结构 |
| CN112768364A (zh) * | 2021-01-29 | 2021-05-07 | 广东佛智芯微电子技术研究有限公司 | 一种板级三维芯片封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569109B2 (en) | Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module | |
| JPH10335364A (ja) | 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法 | |
| JPH07501419A (ja) | 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法 | |
| TW201408153A (zh) | 改善陶瓷貫孔基板上金屬表面粗糙度之方法 | |
| WO2018060265A1 (de) | Leistungsmodul und verfahren zur herstellung eines leistungsmoduls | |
| CN112864024A (zh) | 陶瓷线路板及其制作方法 | |
| CN106793571A (zh) | 一种通孔电镀填孔方法 | |
| US20110123931A1 (en) | High-precision ceramic substrate preparation process | |
| KR102423021B1 (ko) | 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부 | |
| CN111403348A (zh) | 一种含微通道的陶瓷基板及其制备方法 | |
| CN113795091A (zh) | 一种低温烧结制备陶瓷电路板方法 | |
| US20110123930A1 (en) | Ceramic substrate preparation process | |
| TWI422444B (zh) | 傳導性無電鍍覆粉之製造方法 | |
| CN111293102B (zh) | 一种基板混合薄膜多层布线制作方法 | |
| CN113394120A (zh) | 一种基于激光成型的扇出型封装结构及其制备方法 | |
| CN114026967A (zh) | 陶瓷基板制造方法 | |
| TWI581697B (zh) | Method for manufacturing heat dissipation structure of ceramic substrate | |
| CN110191596A (zh) | 一种bga焊接小圆pad的pcb制作方法 | |
| CN113990763A (zh) | 一种基于电铸技术的芯片封装结构及其封装方法 | |
| JP2005294285A (ja) | 半導体モジュールおよびその製造方法 | |
| CN114695129A (zh) | 表面凹槽金属化热沉结构陶瓷管壳的制备方法及陶瓷管壳 | |
| US20030127495A1 (en) | Method of forming metallic z-interconnects for laminate chip packages and boards | |
| JPH06125029A (ja) | 半導体装置用リ−ドフレ−ム、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
| Boettcher et al. | Next generation system in a package manufacturing by embedded chip technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210914 |
|
| RJ01 | Rejection of invention patent application after publication |