CN113380198A - 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统 - Google Patents

一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统 Download PDF

Info

Publication number
CN113380198A
CN113380198A CN202110622760.6A CN202110622760A CN113380198A CN 113380198 A CN113380198 A CN 113380198A CN 202110622760 A CN202110622760 A CN 202110622760A CN 113380198 A CN113380198 A CN 113380198A
Authority
CN
China
Prior art keywords
circuit
transistor
coupled
electrode
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110622760.6A
Other languages
English (en)
Other versions
CN113380198B (zh
Inventor
耿玓
陈倩
李泠
卢年端
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110622760.6A priority Critical patent/CN113380198B/zh
Publication of CN113380198A publication Critical patent/CN113380198A/zh
Application granted granted Critical
Publication of CN113380198B publication Critical patent/CN113380198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Abstract

本发明公开一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统，涉及显示技术领域，用以在实现双向扫描的同时，消除低温多晶体硅晶体管的漏电影响。所述栅极驱动装置包括输入电路、电位控制电路、重置电路以及输出电路；所述输入电路的输出端、所述电位控制电路的控制端、所述电位控制电路的输入端和所述输出电路的控制端均与第一节点耦接；所述电位控制电路的输出端和所述重置电路的控制端均与第二节点耦接；所述栅极驱动装置具有正向扫描阶段、反向扫描阶段和重置阶段。所述栅极驱动装置的驱动方法包括上述技术方案所提的栅极驱动装置。本发明提供的栅极驱动装置用于显示技术中。

Description

一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动装置、驱动方法、栅极 驱动设备和显示系统。
背景技术
目前，有源有机发光二极管(Active matrix organic light-emitting diode，缩写为AMOLED)显示应用蓬勃发展，基于晶体管的阵列基板行驱动技术(Gate Driver OnArray，缩写为GOA)越来越关键。其中，低温多晶硅(Low Temperature Poly-silicon，缩写为LTPS)晶体管由于其高迁移率、较高稳定性 等优势已经成为AMOLED显示的首选材料。
在现有的一些双向栅极驱动电路中，基于LTPS工艺的晶体管存在着漏电 流的困扰。为避免漏电过大对电路的不良影响，需要设计一种能在双向扫描的 同时消除LTPS晶体管漏电影响的栅极驱动电路。
发明内容
本发明的目的在于提供一种栅极驱动装置、驱动方法、栅极驱动设备和显 示系统，用以在实现双向扫描的同时，解决LTPS晶体管的漏电影响。
第一方面，本发明提供一种栅极驱动装置，该栅极驱动装置包括：输入电 路、电位控制电路、重置电路以及输出电路；输入电路的输出端、电位控制电 路的控制端、电位控制电路的输入端和输出电路的控制端均与第一节点耦接； 电位控制电路的输出端和重置电路的控制端均与第二节点耦接；所述栅极驱动 装置具有正向扫描阶段、反向扫描阶段和重置阶段；
输入电路用于在正向扫描阶段，在前一行正向扫描信号的作用下，控制电 位控制电路对重置电路进行关断，驱动输出电路输出当前行扫描信号；在反向 扫描阶段，在反向扫描模式下，在前一行反向扫描信号的作用下，控制电位控 制电路对重置电路进行关断，驱动输出电路输出当前行扫描信号；
电位控制电路用于在重置阶段对输出电路进行放电，驱动重置电路对当前 行扫描信号进行重置，以及对重置电路进行放电。
与现有技术相比，本发明提供的栅极驱动装置中，输入电路的输出端、电 位控制电路的控制端、电位控制电路的输入端和输出电路的控制端均与第一节 点耦接；电位控制电路的输出端和重置电路的控制端均与第二节点耦接。基于 此，在正向扫描阶段，输入电路在前一行正向扫描信号的作用下，可以控制电 位控制电路关断重置电路，驱动输出电路输出当前行扫描信号；在反向扫描阶 段，在反向扫描模式下，输入电路在前一行反向扫描信号的作用下，可以控制 电位控制电路关断重置电路，驱动输出电路输出当前行扫描信号。由此可见， 本发明提供的栅极驱动装置，在正向扫描阶段和反向扫描阶段都可以正常输出 当前行扫描信号，实现了栅极电路双向扫描的需求设计。此外，在重置阶段， 电位控制电路对输出电路进行放电，对重置电路进行充电，以驱动重置电路对 当前行扫描信号进行重置，在重置电路对当前行扫描信号进行重置后，电位控 制电路对重置电路进行放电。基于此，输出电路和重置电路的放电规避了漏电 过大对电路的不良影响，重置电路对当前行扫描信号进行重置有效避免了因电 容耦合造成的电压浮动，使得输出当前行扫描信号稳定。
第二方面，本发明还提供一种栅极驱动装置的驱动方法，包括上述方案提 到的栅极驱动装置，其特征在于，栅极驱动装置具有正向扫描阶段、反向扫描 阶段和重置阶段；其中：
在正向扫描阶段：输入电路用于在前一行正向扫描信号的作用下，控制电 位控制电路对重置电路进行关断，驱动输出电路输出当前行扫描信号；
在反向扫描阶段：在反向扫描模式下，输入电路用于在前一行反向扫描信 号的作用下，控制电位控制电路对重置电路进行关断，驱动输出电路输出当前 行扫描信号；
在重置阶段：电位控制电路对输出电路进行放电，以及驱动重置电路对 当前行扫描信号进行重置，以及对重置电路进行放电。
与现有技术相比，本发明提供的栅极驱动装置的驱动方法的有益效果与 上述技术方案所述栅极驱动装置的有益效果相同，此处不做赘述。
第三方面，本发明还提供一种栅极驱动设备，包括多级上述的栅极驱动装 置，每级栅极驱动装置具有正向信号接入端、反向信号接入端和信号输出端； 每级栅极驱动装置的信号输出端与下一级栅极驱动装置的正向信号接入端耦接， 每级栅极驱动装置的正向信号接入端与前一级栅极驱动装置的信号输出端耦接， 每级栅极驱动装置的反向信号接入端与下一级栅极驱动装置的信号输出端耦接。
与现有技术相比，本发明提供的栅极驱动设备的有益效果与上述技术方案 所述栅极驱动装置的有益效果相同，此处不做赘述。
第四方面，本发明还提供一种显示系统，包括上述的栅极驱动设备。
与现有技术相比，本发明提供的显示系统的有益效果与上述技术方案所述 栅极驱动装置的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分， 本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限 定。在附图中：
图1为现有技术中双向栅极驱动电路；
图2为本发明实施例提供的栅极驱动装置的电路示意图；
图3为图2中以N形晶体管为例的栅极驱动装置的时序图；
图4为本发明实施例提供的栅极驱动装置的驱动方法的流程图一；
图5为本发明实施例提供的栅极驱动装置的驱动方法的流程图二；
图6为以图2的多个栅极驱动装置级联构成的栅极驱动设备的结构示意图。
附图标记：
1-电位控制电路， 2-输入电路；
3-输出电路， 4-重置电路；
10-第一控制子模块， 11-第二控制子模块；
101-第一控制子电路， 102-第二控制子电路；
VGL-公共电压端， VGH-电源端；
M-驱动晶体管， T1-第一晶体管；
T2-第二晶体管， T3-第三晶体管；
T4-第四晶体管， T5-第五晶体管；
T6-第六晶体管， T7-第七晶体管；
T8-第八晶体管， T9-第九晶体管；
A-第一节点， B-第二节点；
C1-第一电容， C2第二电容；
CLK1-时钟信号一， CLK2-时钟信号二；
CLK3-时钟信号三， CLK4-时钟信号四；
Stage-每级栅极驱动装置， OUT[N]-当前行扫描信号；
OUT[N-1]-前一行正向扫描信号, OUT[N+1]-前一行反向扫描信号。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用 了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。 例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进 行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次 序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、 例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方 案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用 “示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。 “和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B， 可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可 以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下 至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个) 或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示： a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其 中a，b，c可以是单个，也可以是多个。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 用以解释本发明，并不用于限定本发明。
图1实例出现有技术中的一种双向扫描栅极驱动电路。如图1所示，驱动 晶体管M的栅极信号由时钟信号三CLK3控制，在输入电路2停止信号输入时， 重置电路3只在时钟信号三CLK3的控制下对当前行扫描信号进行重置，并没 有对重置电路3进行放电。由于驱动晶体管M存在寄生电容，电流过大会对电 路产生漏电流的不良影响，同时，在没有扫描信号输入时，时钟信号三CLK3 的跳变在一定程度上会影响输出端脉冲的稳定性，使输出信号产生一些负面的 噪声信号。
针对上述问题，本发明实施例提供的一种栅极驱动装置。如图2所示本发 明实施例提供的栅极驱动装置包括：输入电路2、电位控制电路1、重置电路4 以及输出电路3；输入电路2的输出端、电位控制电路1的控制端、电位控制 电路1的输入端和输出电路3的控制端均与第一节点A耦接；电位控制电路1 的输出端和重置电路4的控制端均与第二节点B耦接；栅极驱动装置具有正向 扫描阶段、反向扫描阶段和重置阶段；
输入电路2用于在正向扫描阶段，在前一行正向扫描信号OUT[N-1]的作用 下，控制电位控制电路1对重置电路4进行关断，驱动输出电路3输出当前行 扫描信号OUT[N]；
在反向扫描阶段，在反向扫描模式下，在前一行反向扫描信号OUT[N+1]的 作用下，输入电路2控制电位控制电路1对所述重置电路4关断，驱动输出电 路3输出当前行扫描信号OUT[N]；
电位控制电路1用于在重置阶段对输出电路3进行放电，驱动重置电路4 对当前行扫描信号OUT[N]进行重置，以及对重置电路4进行放电。
由本发明实施例提供的栅极驱动装置的结构示意图和具体实施过程可知， 本发明实施例提供的栅极驱动装置中，输入电路2的输出端、电位控制电路1 的控制端、电位控制电路1的输入端和输出电路3的控制端均与第一节点A耦 接；电位控制电路1的输出端和重置电路4的控制端均与第二节点B耦接。基 于此，在正向扫描阶段，输入电路2在前一行正向扫描信号OUT[N-1]的作用下， 可以控制电位控制电路1关断重置电路4，驱动输出电路3输出当前行扫描信 号OUT[N]；在反向扫描阶段，在反向扫描模式下，输入电路2在前一行反向扫 描信号OUT[N+1]的作用下，可以控制电位控制电路1关断重置电路4，驱动输 出电路3输出当前行扫描信号OUT[N]。由此可见，本发明实施例提供的栅极驱 动装置，在正向扫描阶段和反向扫描阶段都可以正常输出当前行扫描信号 OUT[N]，实现了栅极电路双向扫描的需求设计。此外，在重置阶段，电位控制 电路1对输出电路3进行放电，对重置电路4进行充电，以驱动重置电路4对 当前行扫描信号OUT[N]进行重置，在重置电路4对当前行扫描信号OUT[N]进 行重置后，电位控制电路1对重置电路4进行放电。基于此，输出电路3和重 置电路4的放电规避了漏电过大对电路的不良影响，重置电路4对当前行扫描 信号OUT[N]进行重置有效避免了因电容耦合造成的电压浮动，使得输出当前行 扫描信号OUT[N]更加稳定。
在一种可选方式中，如图2所示，上述电位控制电路1包括第一控制子模 块10和第二控制子模块11；第一控制子模块10的控制端和第一输入端均与第 一节点A耦接，第一控制子模块10的输出端与公共电压端耦接，第一控制子 模块10的第二输入端和第二控制子模块11的输出端均与第二节点B耦接。
输入电路2用于在正向扫描阶段和反向扫描阶段，根据前一行正向扫描信 号OUT[N-1]和前一行反向扫描信号OUT[N+1]的作用下，控制第一控制子模块 10关断重置电路4；
第一控制子模块10用于在重置阶段对输出电路3进行放电；
第二控制子模块11用于在重置阶段驱动重置电路4对当前行扫描信号 OUT[N]进行重置；
第一控制子模块10还用于在第二控制子模块11驱动重置电路4对当前行 扫描信号OUT[N]进行重置后，对重置电路4进行放电。
更进一步地，上述第一控制子模块10还包括第一控制子电路101和第二 控制子电路102；第一控制子电路101的控制端和第二控制子电路102的输入 端均与第一节点A耦接，第二控制子电路102的输出端与公共电压端耦接，所 述第一控制子电路101的输入端和第二控制子模块11的输出端均与第二节点B 耦接；
基于此，输入电路2用于在正向扫描阶段和反向扫描阶段，根据前一行正 向扫描信号OUT[N-1]和前一行反向扫描信号OUT[N+1]的作用下，控制第一控 制子电路101关断重置电路4；
第二控制子电路102用于在重置阶段对输出电路3进行放电；
第一控制子电路101还用于在第二控制子模块11驱动重置电路4对当前行 扫描信号OUT[N]进行重置后，对重置电路4进行放电。
下面结合附图2和图3详细说明本发明实施例提供的栅极驱动装置的工作 原理，以下说明仅用于解释，不作为限定。
如图2和图3所示，第一控制子电路101包括第一晶体管T1，第一晶体管 T1的控制极与第一节点A耦接，第一晶体管T1的第一电极与第二节点B耦接， 第一晶体管T1的第二电极与公共电压端VGL耦接。为了保证第一晶体管T1 在正向扫描阶段和反向扫描阶段导通，在重置阶段关断，第一晶体管T1的控 制极与第一节点A耦接，以利用输入电路2控制第一晶体管T1的导通与关断。
在正向扫描阶段和反向扫描阶段，输入电路2控制第一晶体管T1导通， 此时第一晶体管T1作为开关晶体管连通重置电路4的控制端与公共电压端 VGL，从而关断重置电路4；以及，在重置电路4对当前行扫描信号OUT[N]进 行重置后，对重置电路4进行放电，规避了漏电过大对电路的不良影响；
在重置阶段，输入电路2没有信号输入，第一晶体管T1关断，此时重置 电路4的控制端与公共电压端不连通，重置电路4对当前行扫描信号OUT[N]进 行重置，有效避免了因电容耦合造成的电压浮动，使得输出当前行扫描信号 OUT[N]更加稳定。
如图2和图3所示，第二控制子电路102包括第二晶体管T2，第二晶体管T2的控制极用于接入第一时钟信号，第二晶体管T2的第一电极与第一节点A 耦接，第二晶体管T2的第二电极与公共电压端VGL耦接。为了保证第二晶体 管T2在正向扫描阶段和反向扫描阶段关断，在重置阶段导通，第二晶体管T2 的控制极接入的第一时钟信号为时钟信号四CLK4。时钟信号四CLK4的输入 信号和输入电路2的输出信号在一个正向扫描阶段和/或反向扫描阶段内时序不 一致，即当输入电路2的输出端没有信号输出时，时钟信号四CLK4才有信号 输入，驱动第二晶体管T2导通，对输出电路3进行放电，规避了漏电过大对 电路的不良影响。
更进一步地，第二控制子电路102还可以包括第三晶体管T3和第四晶体 管T4；第三晶体管T3的控制极用于接入第二时钟信号，第三晶体管T3的第 一电极与第一节点耦接A，第三晶体管T3的第二电极与第四晶体管T4的第一 电极耦接；第四晶体管T4的控制极与第二节点耦接B，第四晶体管T4的第二 电极与公共电压端VGL耦接。为了保证上述第三晶体管T3和第四晶体管T4 在正向扫描阶段和反向扫描阶段关断，在重置阶段导通，第三晶体管T3的控 制极接入的第二时钟信号为时钟信号二CLK2。时钟信号二CLK2的输入信号 和输入电路2的输出信号在一个正向扫描阶段和/或反向扫描阶段内时序不一致， 即当输入电路2的输出端没有信号输出时，时钟信号二CLK2才会有信号输入， 驱动第三晶体管T3导通。为了在当前行扫描信号OUT[N]输出时不影响输出电 路3的导通状态，因此，只有在第三晶体管T3和第四晶体管T4同时导通时， 才可以对输出电路3进行放电，规避了漏电过大对电路的不良影响。
在重置阶段，输出电路3分别在两个时钟信号的控制下周期性放电，使得 输出电路3始终处于低电压状态，规避了漏电过大对电路的不良影响。
如图2和图3所示，第二控制子模块11包括第五晶体管T5，第五晶体管 T5的控制极和第五晶体管T5的第一电极均用于接入第一时钟信号，第五晶体 管T5的第二电极与第二节点B耦接。
第五晶体管T5用于在重置阶段对重置电路4进行充电，以驱动重置电路4 对当前行扫描信号OUT[N]进行重置。为了保证第五晶体管T5在重置阶段导通， 在正向扫描阶段和反向扫描阶段关断，第五晶体管控制极接入的第一时钟信号 为时钟信号四CLK4，时钟信号四CLK4的输入信号和输入电路2的输出信号 在一个正向扫描阶段和/或反向扫描阶段内时序不一致，即当输入电路2的输出 端没有信号输出时，时钟信号四CLK4才会有信号输入，驱动第五晶体管T5 导通，从而给重置电路4周期性充电，以驱动重置电路4对当前行扫描信号OUT[N]进行重置，避免了因电容耦合效应造成的电压浮动，使得输出当前行 扫描信号OUT[N]更加稳定。
如图2和图3所示，输入电路2包括第六晶体管T6和第七晶体管T7；第 六晶体管T6的控制极与前一行正向扫描信号OUT[N-1]输入端耦接，第六晶体 管T6的第一电极与电源端VGH耦接，第六晶体管T6的第二电极与第一节点 A耦接；
第七晶体管T7的控制极与前一行反向扫描信号OUT[N+1]输入端耦接，第 七晶体管T7的第一电极与电源端VGH耦接，第七晶体管T7的第二电极与第 一节点A耦接。
在正向扫描阶段：第六晶体管T6和第七晶体管T7导通，其中第六晶体管 T6接入前一行正向扫描信号OUT[N-1]，第七晶体管T7接入前一行反向扫描信 号OUT[N+1]，此时前一行反向扫描信号OUT[N+1]即为后一行正向扫描信号 OUT[N+1]。第六晶体管T6的第一电极接入电压源VGH，第六晶体管T6的第二 电极与输出电路3的控制端耦接，在前一行正向扫描信号OUT[N-1]的控制下， 第六晶体管T6导通，将电压源VGH和输出电路3的控制端相连，以在前一行 正向扫描信号OUT[N-1]的作用下驱动输出电路3导通。第七晶体管T7的第一 电极接入电压源VGH，第七晶体管T7第二电极与输出电路3的控制端耦接，以 在后一行正向扫描信号OUT[N+1]的作用下驱动输出电路3导通。
在反向扫描阶段：第六晶体管T6和第七晶体管T7导通，其中第六晶体管 T6接入前一行正向扫描信号OUT[N-1]，第七晶体管T7接入前一行反向扫描信 号OUT[N+1]，此时前一行正向扫描信号OUT[N-1]即为后一行反向扫描信号 OUT[N-1]。第七晶体管T7的第一电极接入电压源VGH，第七晶体管T7第二电 极与输出电路3的控制端耦接，在前一行反向扫描信号OUT[N+1]的控制下，第 七晶体管T7导通，将电压源VGH和输出电路3的控制端相连，以在前一行反 向扫描信号OUT[N+1]的作用下驱动输出电路3导通。第六晶体管T6的第一电 极接入电压源VGH，第六晶体管T6的第二电极与输出电路3的控制端耦接，以 在后一行反向扫描信号OUT[N-1]的作用下驱动输出电路3导通。
在重置阶段：第六晶体管T6和第七晶体管T7均关断，以保证在没有扫描 信号输入的情况下，电位控制电路1对输出电路3进行放电，驱动重置电路4 对当前行扫描信号OUT[N]进行重置，以及对重置电路4进行放电。
如图2和图3所示，输出电路3包括第八晶体管T8和第一电容C1；第八 晶体管T8的控制极与第一节点A耦接，第八晶体管T8的第一电极用于接入第 二时钟信号，第八晶体管T8的第二电极与当前行扫描信号OUT[N]输出端耦接； 第一电容C1的第一电极与第一节点A耦接，第一电容C1的第二电极与当前行 扫描信号OUT[N]输出端耦接；和/或，
重置电路4包括第九晶体管T9和第二电容C2；第九晶体管T9的控制极 与第二节点B耦接，第九晶体管T9的第一电极与当前行扫描信号OUT[N]输出 端耦接，第九晶体管T9的第二电极与公共电压端VGL耦接；
第二电容C2的第一电极与第二节点B耦接，第二电容C2的第二电极与公 共电压端VGL耦接。
在正向扫描阶段：第八晶体管T8在前一行正向扫描信号OUT[N-1]和后一 行正向扫描信号OUT[N+1]输入的情况下均导通。为了保证当前行扫描信号 OUT[N]在前一行正向扫描信号OUT[N-1]的驱动下正常输出，且在后一行正向扫 描信号OUT[N+1]输入的情况下不输出驱动信号，第八晶体管的第一电极接入的 第二时钟信号为时钟信号二CLK2。时钟信号二CLK2的输入信号和输入电路2 的输出信号在一个正向扫描阶段内时序不一致，即当输入电路2的输出端没有 信号输出时，时钟信号二CLK2才会有信号输入，从而保证了当前行扫描信号 OUT[N]在前一行正向扫描信号OUT[N-1]的驱动下正常输出。第一电容C1用于 当前行扫描信号OUT[N]输出时给第八晶体管T8供电，使其在当前行扫描信号OUT[N]输出时处于导通状态。
在反向扫描阶段：第八晶体管T8在前一行反向扫描信号OUT[N+1]和后一 行反向扫描信号OUT[N-1]输入的情况下均导通。为了保证当前行扫描信号 OUT[N]在前一行反向扫描信号OUT[N+1]的驱动下正常输出，且在后一行反向扫 描信号OUT[N-1]输入的情况下不输出驱动信号，第八晶体管的第一电极接入的 第二时钟信号为时钟信号二CLK2。时钟信号二CLK2的输入信号和输入电路2 的输出信号在一个反向扫描阶段内时序不一致，即当输入电路2的输出端没有 信号输出时，时钟信号二CLK2才会有信号输入，从而保证了当前行扫描信号 OUT[N]在前一行反向扫描信号OUT[N+1]的驱动下正常输出。第一电容C1用于 当前行扫描信号OUT[N]输出时给第八晶体管T8供电，使其在当前行扫描信号 OUT[N]输出时处于导通状态。
在重置阶段：第九晶体管T9的控制极与第五晶体管T5的第二电极耦接， 第五晶体管T5在时钟信号四的控制下导通，从而给重置电路4进行周期性充 电，使第九晶体管T9导通。第九晶体管T9的第一电极与当前行扫描信号 OUT[N]输出端耦接，第九晶体管T9的第二电极与公共电压端VGL耦接，当 第九晶体管T9导通时，当前行扫描信号OUT[N]输出端与公共电压端VGL连 接，从而对当前行扫描信号OUT[N]进行重置，有效避免了因电容耦合造成的电 压浮动，使得输出当前行扫描信号OUT[N]更加稳定。第二电容C2用于在第九 晶体管T9重置当前行扫描信号OUT[N]时给第九晶体管T9供电，使其在重置当 前行扫描信号OUT[N]时处于导通状态。
上述实施例中提到的晶体管种类可以根据实际情况选择，例如，上述全部 晶体管可以为N形晶体管或P形晶体管，当使用N形晶体管时，高电平导通， 低电平关断，当使用P形晶体管时，低电平导通，高电平关断。由于薄膜晶体 管的迁移率高、稳定性好等优势已经成为有源发光二极管显示的首选材料，本 发明实施例提供的晶体管种类可以优选是薄膜晶体管，本发明实施例对此不做 限制。由于本发明实施例解决了漏电过大对电路的不良影响，保证了输出电路 3的控制端和重置电路4的控制端电压稳定。基于此，当以上实施例中晶体管 全部采用薄膜晶体管时，本发明实施例在晶体管的阈值电压漂移±2.5V时也可 以正常工作，为制作工艺提供了一定的误差容限，并且，在电源端VGH和公 共电压端VGL的差值达到2V时也可以正常扫描，适用于低功率电路。
下面将结合图2和图3，以N形晶体管为例，详细说明在正向扫描模式下， 该栅极驱动装置的工作方式可以主要分为五个阶段：
(一)前一行正向扫描信号OUT[N-1]输入阶段
前一行正向扫描信号OUT[N-1]输入，打开第六晶体管T6，第六晶体管T6 将电源端VGH提供的电压送至第一节点A。此时第一节点A的电位为高电位， 同时打开第一晶体管T1，第一晶体管T1将公共电压端VGL与第二节点B连通， 将第二节点B的电位置于低电位，第九晶体管T9关闭。此时第八晶体管T8导 通，当前行扫描信号OUT[N]输出时钟信号二CLK2的波形。因为在此阶段时钟 信号二CLK2为低电位，因此当前行扫描信号OUT[N]跟随输出低电平。
(二)当前行扫描信号OUT[N]输出阶段
与上一阶段相比，此阶段中前一行正向扫描信号OUT[N-1]停止了输入，从 而关断了第六晶体管T6。由于第一电容C1的存在，可以使第一节点A的电位 保持高电位，从而保证第八晶体管T8导通。因为在此阶段时钟信号二CLK2为 高电位，因此当前行扫描信号OUT[N]跟随输出高电平。
(三)后一行正向扫描信号OUT[N+1]输入阶段
后一行正向扫描信号OUT[N+1]输入，打开第七晶体管T7，第七晶体管T7 将电源端VGH提供的电压送至第一节点A。此时第一节点A的电位为高电位， 同时打开第一晶体管T1，第一晶体管T1将公共电压端VGL与第二节点B连通， 将第二节点B的电位置于低电位，第九晶体管T9关闭。此时第八晶体管T8导 通，当前行扫描信号OUT[N]输出时钟信号二CLK2的波形。因为在此阶段时钟 信号二CLK2为低电位，因此当前行扫描信号OUT[N]跟随输出低电平。
(四)重置阶段
此阶段前一行正向扫描信号OUT[N-1]和后一行正向扫描信号OUT[N+1]都 停止了输入。时钟信号四CLK4为高电位，第二晶体管T2在时钟信号四CLK4 的控制下导通，将第一节点A与公共电压端VGL接通，使其置于低电位，从而 关断第八晶体管T8。第五晶体管T5在时钟信号四CLK4的控制下导通，将第二 节点B置于高电位，从而打开第九晶体管T9，使当前行扫描信号OUT[N]输出 端与公共电压端VGL连通，此时当前行扫描信号OUT[N]跟随输出低电平。
(五)重置保持阶段
在此阶段下，第一节点A与第二节点B均保持重置阶段的电压，第一节点 A通过第二晶体管T2与第三晶体管T3分别在时钟信号四CLK4和时钟信号二 CLK2的阶段周期性放电，从而避免寄生电容耦合造成第一节点A的电压浮动。 第二节点B通过第五晶体管T5在时钟信号四CLK4的阶段周期性充电，从而 保持高电平导通第九晶体管T9，使当前行扫描信号OUT[N]输出端与公共电压 端VGL连通，此时当前行扫描信号OUT[N]跟随输出低电平。
本发明实施例还提供了一种驱动方法，如图5和图6所示，应用于上述实 施例描述的栅极驱动装置。该驱动方法包括正向扫描阶段、反向扫描阶段和重 置阶段。
在正向扫描阶段：输入电路2用于在前一行正向扫描信号OUT[N-1]的作用 下，控制电位控制电路1对重置电路4进行关断，驱动输出电路3输出当前行 扫描信号OUT[N]；
在反向扫描阶段：在反向扫描模式下，输入电路2用于在前一行反向扫描 信号OUT[N+1]的作用下，控制电位控制电路1对重置电路4进行关断，驱动输 出电路3输出当前行扫描信号OUT[N]；
在重置阶段：电位控制电路1对输出电路3进行放电，驱动重置电路4对 当前行扫描信号OUT[N]进行重置，以及对重置电路4进行放电。
如图5所示，在正向扫描模式下：
步骤S101:在正向扫描阶段：输入电路2用于在前一行正向扫描信号 OUT[N-1]的作用下，控制电位控制电路1对重置电路4进行关断，驱动输出电 路3输出当前行扫描信号OUT[N]；
步骤S102：在重置阶段：电位控制电路1对输出电路3进行放电，驱动重 置电路4对当前行扫描信号OUT[N]进行重置，以及在重置电路4对当前行扫描 信号OUT[N]进行重置后，对重置电路4进行放电。
如图6所示，在反向扫描模式下：
步骤S201：在反向扫描阶段：输入电路2用于在前一行反向扫描信号 OUT[N+1]的作用下，控制电位控制电路1对重置电路4进行关断，驱动输出电 路3输出当前行扫描信号OUT[N]；
步骤S202：在重置阶段：电位控制电路1对输出电路3进行放电，驱动重 置电路4对当前行扫描信号OUT[N]进行重置，以及在重置电路4对当前行扫描 信号OUT[N]进行重置后，对重置电路4进行放电。
与现有技术相比，本发明实施例提供的栅极驱动装置的驱动方法的有益效 果与上述栅极驱动装置的有益效果相同，此处不作赘述。
本发明实施例还提供了一种栅极驱动设备，如图6所示。该设备包括多级 上述的栅极驱动装置，每级栅极驱动装置具有正向信号接入端、反向信号接入 端和信号输出端；每级栅极驱动装置的信号输出端与下一级栅极驱动装置的正 向信号接入端耦接，每级栅极驱动装置的正向信号接入端与前一级栅极驱动装 置的信号输出端耦接，每级栅极驱动装置的反向信号接入端与下一级栅极驱动 装置的信号输出端耦接。
在具体实施例中，如图6所示，每级栅极驱动装置接入的时钟信号均为间 隔的时钟信号。例如，第一级栅极驱动装置接入的第一时钟信号为时钟信号二 CLK2，第二时钟信号为时钟信号四CLK4；第二级栅极驱动装置接入的第一时 钟信号为时钟信号三CLK3，第二时钟信号为时钟信号一CLK1；第三级栅极 驱动装置接入的第一时钟信号为时钟信号四CLK4，第二时钟信号为时钟信号 二CLK2，以此类推。这样的接线方式可以简化接入时钟信号的数量，减少每 级的布线复杂程度，还可以避免每级栅极驱动装置中的输入信号和时钟信号的 输入时序重叠，从而保证了输入信号间彼此不冲突。
在正向扫描模式下，在正向扫描阶段，第一级栅极驱动装置的正向信号输 入端接入初始信号，同时在最后一级栅极驱动装置的反向信号接入端接入公共 电压端VGL，则驱动信号会逐步从第一级栅极驱动装置传递到最后一级栅极驱 动装置，正向地为每一行提供扫描信号；
在反向扫描模式下，在反向扫描阶段，最后一级栅极驱动装置的反向信号 输入端接入初始信号，同时在第一级栅极驱动装置的正向信号接入端接入公共 电压端VGL，则驱动信号会逐步从最后一级栅极驱动装置传递到第一级栅极驱 动装置，反向地为每一行提供扫描信号。
可以理解的是，本发明实施例中提到的晶体管均为N形TFT，本领域普通 技术人员可以对其进行简单的更换，将N形TFT全部或者部分更换为P形的 TFT旗舰，此时，输入信号的相应波形也应该对应相反来实现相同的信号扫描 功能。
与现有技术相比，本发明实施例提供的栅极驱动设备的有益效果与上述栅 极驱动装置的有益效果相同，此处不作赘述。
本发明实施例还提供了一种显示系统，该显示系统包括上述栅极驱动设备。 该显示系统应用于显示设备，显示设备可以为手机、平板电脑、电视机等显示 器，本发明对此不做限制。
与现有技术相比，本发明实施例提供的显示系统的有益效果与上述栅极驱 动装置的有益效果相同，此处不作赘述。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的 本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求 书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising) 一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理 器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要 求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱 离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说 明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖 本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术 人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样， 倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内， 则本发明也意图包括这些改动和变型在内。

Claims (11)

1.一种栅极驱动装置，其特征在于，包括：输入电路、电位控制电路、重置电路以及输出电路；所述输入电路的输出端、所述电位控制电路的控制端、所述电位控制电路的输入端和所述输出电路的控制端均与第一节点耦接；所述电位控制电路的输出端和所述重置电路的控制端均与第二节点耦接；所述栅极驱动装置具有正向扫描阶段、反向扫描阶段和重置阶段；
所述输入电路用于在所述正向扫描阶段，在前一行正向扫描信号的作用下，控制所述电位控制电路对所述重置电路进行关断，驱动所述输出电路输出所述当前行扫描信号；在所述反向扫描阶段，在反向扫描模式下，在前一行反向扫描信号的作用下，控制所述电位控制电路对所述重置电路进行关断，驱动所述输出电路输出所述当前行扫描信号；
所述电位控制电路用于在所述重置阶段对所述输出电路进行放电，驱动所述重置电路对所述当前行扫描信号进行重置，以及对所述重置电路进行放电。
2.根据权利要求1所述的栅极驱动装置，其特征在于，所述电位控制电路包括第一控制子模块和第二控制子模块；所述第一控制子模块的控制端和第一输入端均与所述第一节点耦接，所述第一控制子模块的输出端与公共电压端耦接，所述第一控制子模块的第二输入端和所述第二控制子模块的输出端均与所述第二节点耦接；
所述输入电路用于在所述正向扫描阶段和所述反向扫描阶段，根据前一行扫描信号的作用下，控制所述第一控制子模块关断所述重置电路；
所述第一控制子模块用于在所述重置阶段对所述输出电路进行放电；
所述第二控制子模块用于在所述重置阶段驱动所述重置电路对所述当前行扫描信号进行重置；
所述第一控制子模块还用于在所述第二控制子模块驱动所述重置电路对所述当前行扫描信号进行重置后，对所述重置电路进行放电。
3.根据权利要求2所述的栅极驱动装置，其特征在于，所述第一控制子模块包括第一控制子电路和第二控制子电路；所述第一控制子电路的控制端和所述第二控制子电路的输入端均与所述第一节点耦接，所述第二控制子电路的输出端与公共电压端耦接，所述第一控制子电路的输入端和所述第二控制子模块的输出端均与所述第二节点耦接；
所述输入电路用于在所述正向扫描阶段和所述反向扫描阶段，根据前一行扫描信号的作用下，控制所述第一控制子电路关断所述重置电路；
所述第二控制子电路用于在所述重置阶段对所述输出电路进行放电；
所述第一控制子电路还用于在所述第二控制子模块驱动所述重置电路对所述当前行扫描信号进行重置后，对所述重置电路进行放电。
4.根据权利要求3所述的栅极驱动装置，其特征在于，所述第一控制子电路包括第一晶体管，所述第一晶体管的控制极与所述第一节点耦接，所述第一晶体管的第一电极与所述第二节点耦接，所述第一晶体管的第二电极与所述公共电压端耦接。
5.根据权利要求3所述的栅极驱动装置，其特征在于，所述第二控制子电路包括第二晶体管，所述第二晶体管的控制极用于接入第一时钟信号，所述第二晶体管的第一电极与所述第一节点耦接，所述第二晶体管的第二电极与所述公共电压端耦接；
所述第二控制子电路还包括第三晶体管和第四晶体管；所述第三晶体管的控制极用于接入第二时钟信号，所述第三晶体管的第一电极与第一节点耦接，所述第三晶体管的第二电极与所述第四晶体管的第一电极耦接；所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第二电极与所述公共电压端耦接。
6.根据权利要求2所述的栅极驱动装置，其特征在于，所述第二控制子模块包括第五晶体管，所述第五晶体管的控制极和所述第五晶体管的第一电极均用于接入所述第一时钟信号，所述第五晶体管的第二电极与所述第二节点耦接。
7.根据权利要求1-6任一项所述的栅极驱动装置，其特征在于，所述输入电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与所述前一行正向扫描信号输入端耦接，所述第六晶体管的第一电极与电源端耦接，所述第六晶体管的第二电极与所述第一节点耦接；
所述第七晶体管的控制极与所述前一行反向扫描信号输入端耦接，所述第七晶体管的第一电极与所述电源端耦接，所述第七晶体管的第二电极与所述第一节点耦接。
8.根据权利要求1-6任一项所述的栅极驱动装置，其特征在于，所述输出电路包括第八晶体管和第一电容；所述第八晶体管的控制极与所述第一节点耦接，所述第八晶体管的第一电极用于接入所述第二时钟信号，所述第八晶体管的第二电极与所述当前行扫描信号输出端耦接；所述第一电容的第一电极与所述第一节点耦接，所述第一电容的第二电极与所述当前行扫描信号输出端耦接；和/或，
所述重置电路包括第九晶体管和第二电容；所述第九晶体管的控制极与所述第二节点耦接，所述第九晶体管的第一电极与所述当前行扫描信号输出端耦接，所述第九晶体管的第二电极与所述公共电压端耦接；
所述第二电容的第一电极与所述第二节点耦接，所述第二电容的第二电极与所述公共电压端耦接。
9.一种栅极驱动装置的驱动方法，其特征在于，应用权利要求1-8任一项所述栅极驱动装置；所述栅极驱动装置具有正向扫描阶段、所述反向扫描阶段和所述重置阶段；其中：
在所述正向扫描阶段：所述输入电路用于在所述前一行正向扫描信号的作用下，控制所述电位控制电路对所述重置电路进行关断，驱动所述输出电路输出所述当前行扫描信号；
在所述反向扫描阶段：在反向扫描模式下，所述输入电路用于在前一行反向扫描信号的作用下，控制所述电位控制电路对所述重置电路进行关断，驱动所述输出电路输出所述当前行扫描信号；
在所述重置阶段：所述电位控制电路对所述输出电路进行放电，以及驱动所述重置电路对所述当前行扫描信号进行重置，以及对所述重置电路进行放电。
10.一种栅极驱动设备，其特征在于，包括多级权利要求1-8任一项所述的栅极驱动装置，每级所述栅极驱动装置具有正向信号接入端、反向信号接入端和信号输出端；每级所述栅极驱动装置的信号输出端与下一级所述栅极驱动装置的正向信号接入端耦接，每级所述栅极驱动装置的正向信号接入端与前一级所述栅极驱动装置的信号输出端耦接，每级所述栅极驱动装置的反向信号接入端与下一级所述栅极驱动装置的信号输出端耦接。
11.一种显示系统，其特征在于，包括权利要求10所述的栅极驱动电路。
CN202110622760.6A 2021-06-04 2021-06-04 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统 Active CN113380198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110622760.6A CN113380198B (zh) 2021-06-04 2021-06-04 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110622760.6A CN113380198B (zh) 2021-06-04 2021-06-04 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统

Publications (2)

Publication Number Publication Date
CN113380198A true CN113380198A (zh) 2021-09-10
CN113380198B CN113380198B (zh) 2023-01-20

Family

ID=77575766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110622760.6A Active CN113380198B (zh) 2021-06-04 2021-06-04 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统

Country Status (1)

Country Link
CN (1) CN113380198B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714792A (zh) * 2013-12-20 2014-04-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
KR20140050304A (ko) * 2012-10-19 2014-04-29 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN105931595A (zh) * 2016-07-13 2016-09-07 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106448581A (zh) * 2015-08-12 2017-02-22 三星显示有限公司 显示装置
CN106448536A (zh) * 2016-10-31 2017-02-22 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN108806584A (zh) * 2018-07-27 2018-11-13 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050304A (ko) * 2012-10-19 2014-04-29 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN103714792A (zh) * 2013-12-20 2014-04-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN106448581A (zh) * 2015-08-12 2017-02-22 三星显示有限公司 显示装置
CN105931595A (zh) * 2016-07-13 2016-09-07 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106448536A (zh) * 2016-10-31 2017-02-22 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN108806584A (zh) * 2018-07-27 2018-11-13 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN113380198B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
US9881688B2 (en) Shift register
US9640276B2 (en) Shift register unit and gate driving circuit
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
EP3621062B1 (en) Shift register unit and drive method therefor, gate drive circuit and display apparatus
US11100878B2 (en) Shift register unit and driving method thereof, gate drive circuit and display device
CN108320708B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
US10998068B2 (en) Shift register circuit and driving method therefor, and gate drive circuit and display device
KR101470113B1 (ko) 시프트 레지스터 회로 및 표시 장치 및 시프트 레지스터 회로의 구동 방법
WO2019037457A1 (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
US11270624B2 (en) Gate driver circuit including shift register with high stability and low power consumption
WO2022062415A1 (zh) 电荷共享电路、方法、显示驱动模组和显示装置
CN111477181A (zh) 栅极驱动电路、显示基板、显示装置和栅极驱动方法
US11341923B2 (en) Shift register unit, driving method thereof, gate driving circuit and display panel
US11373576B2 (en) Shift register and method of driving the same, gate driving circuit
US20180240431A1 (en) Shift register unit, driving method thereof, gate driving circuit, and display device
CN110875002B (zh) 栅极驱动单元及其驱动方法、栅极驱动电路、显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
US11132930B2 (en) Display device, source drive circuit and display system
US20210407397A1 (en) Shift register and shift register circuit thereof, display panel and electronic device
CN111613170A (zh) 移位寄存单元及其驱动方法、栅极驱动电路、显示装置
CN113380198B (zh) 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统
KR100776500B1 (ko) 시프트 레지스터 회로
CN219642521U (zh) 扫描电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant