CN219642521U - 扫描电路和显示面板 - Google Patents

Abstract

本实用新型公开了一种扫描电路和显示面板。扫描电路包括输入模块、第一控制模块、第二控制模块、复位模块和输出模块；其中，复位模块与复位信号端、第一电源信号输入端和输出模块的第一控制端连接，复位模块用于根据复位信号端提供的复位信号和第一电源信号输入端提供的第一电源信号对输出模块的第一控制端复位。可以避免输出模块输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。

Description

扫描电路和显示面板

技术领域

本实用新型实施例涉及显示的技术领域，尤其涉及一种扫描电路和显示面板。

背景技术

显示面板中设置有扫描电路为像素单元提供扫描信号，控制显示面板中的像素单元逐行驱动。在现有技术中，扫描电路的可靠性比较差，导致扫描电路为像素单元提供扫描信号时容易出现问题，造成显示面板的显示异常。

实用新型内容

本实用新型提供一种扫描电路和显示面板，以提高扫描电路的可靠性，进而提高显示面板的显示可靠性。

第一方面，本实用新型实施例提供了一种扫描电路，包括输入模块、第一控制模块、第二控制模块、复位模块和输出模块；

所述复位模块与复位信号端、第一电源信号输入端和所述输出模块的第一控制端连接，所述复位模块用于根据所述复位信号端提供的复位信号和所述第一电源信号输入端提供的第一电源信号对所述输出模块的第一控制端复位；

所述输入模块与输入信号端、第一时钟信号输入端、所述第一控制模块和所述输出模块的第一控制端连接，所述输入模块用于根据所述输入信号端提供的输入信号和所述第一时钟信号输入端提供的第一时钟信号输出所述输入信号至所述第一控制模块和所述输出模块的第一控制端；

所述第一控制模块与所述第一时钟信号输入端、第二电源信号输入端、所述第二控制模块和所述输出模块的第二控制端连接，所述第一控制模块用于根据所述第一时钟信号、所述第二电源信号输入端提供的第二电源信号和所述输入信号控制所述输出模块的第二控制端电位；

所述第二控制模块与第二时钟信号输入端和第一电平信号输入端连接，所述第二控制模块用于根据所述第二时钟信号输入端提供的第二时钟信号、所述第一电平信号输入端提供的第一电平信号和所述输出模块的第二控制端电位控制所述输出模块的第一控制端电位；

所述输出模块的第一输入端与所述第二时钟信号输入端连接，所述输出模块的第二输入端与第二电平信号输入端连接，所述输出模块用于根据所述第一控制端的电位输出所述第二时钟信号或根据所述第二控制端的电位输出所述第二电平信号输入端提供的第二电平信号。

可选地，所述复位信号端复用为所述第二电平信号输入端。

可选地，所述复位信号端复用为所述第一电平信号输入端。

可选地，所述输出模块包括第一晶体管、第一电容、第二晶体管和第二电容；

所述第一晶体管的栅极与所述第一电容的第一极连接，并作为所述输出模块的第一控制端，所述第一晶体管的第一极作为所述输出模块的第一输入端，所述第一晶体管的第二极与所述第一电容的第二极和所述第二晶体管的第二极连接，并作为所述输出模块的输出端，所述第二晶体管的栅极与所述第二电容的第一极连接，并作为所述输出模块的第二控制端，所述第二晶体管的第一极与所述第二电容的第二极连接，并作为所述输出模块的第二输入端。

可选地，所述复位模块包括第三晶体管；

所述第三晶体管的栅极与所述复位信号端连接，所述第三晶体管的第一极与所述第一电源信号输入端连接，所述第三晶体管的第二极与所述输出模块的第一控制端连接。

可选地，所述输入模块包括第四晶体管；

所述第四晶体管的栅极与所述第一时钟信号输入端连接，所述第四晶体管的第一极与所述输入信号端连接，所述第四晶体管的第二极与所述第一控制模块和所述输出模块的第一控制端连接。

可选地，所述第一控制模块包括第五晶体管和第六晶体管；

所述第五晶体管的栅极与所述第一时钟信号输入端连接，所述第五晶体管的第一极与所述第二电源信号输入端连接，所述第五晶体管的第二极和所述第六晶体管的第二极与所述第二控制模块和所述输出模块的第二控制端连接，所述第六晶体管的栅极与所述输入模块连接，所述第六晶体管的第一极与所述第一时钟信号输入端连接。

可选地，所述第二控制模块包括第七晶体管和第八晶体管；

所述第七晶体管的栅极与所述第一控制模块连接，所述第七晶体管的第一极与所述第一电平信号输入端连接，所述第七晶体管的第二极与所述第八晶体管的第一极连接，所述第八晶体管的栅极与所述第二时钟信号输入端连接，所述第八晶体管的第二极与所述输出模块的第一控制端连接。

可选地，扫描电路还包括第九晶体管；所述第九晶体管的栅极与所述第二电源信号输入端连接，所述第九晶体管的第一极和第二极分别与所述输入模块和所述输出模块的第一控制端连接。

第二方面，本实用新型实施例还提供了一种显示面板，包括像素驱动电路和第一方面所述的扫描电路；所述扫描电路与所述像素驱动电路连接，所述扫描电路用于为所述像素驱动电路提供扫描信号。

本实用新型实施例的技术方案，通过在第一阶段复位模块对输出模块的第一控制端进行复位，可以避免输出模块输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。

附图说明

图1为现有技术提供的一种扫描电路的部分结构示意图；

图2为本实用新型实施例提供的一种扫描电路的结构示意图；

图3为本实用新型实施例提供的另一种扫描电路的结构示意图；

图4为本实用新型实施例提供的另一种扫描电路的结构示意图；

图5为本实用新型实施例提供的另一种扫描电路的结构示意图；

图6为本实用新型实施例提供的另一种扫描电路的结构示意图；

图7为本实用新型实施例提供的另一种扫描电路的结构示意图；

图8为图7提供的扫描电路对应的一种时序图；

图9为本实用新型实施例提供的一种显示面板的结构示意图；

图10为本实用新型实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1为现有技术提供的一种扫描电路的部分结构示意图。如图1所示，扫描电路包括控制模块101、第一输出晶体管M1和第二输出晶体管M2，第一输出晶体管M1的栅极与控制模块101连接，用于接收控制模块101提供的第一控制信号，第一输出晶体管M1的第一极与高电平电源输入端VGH连接，第一输出晶体管M1的第二极与第二输出晶体管M2的第二极连接，作为扫描电路的输出端OUT，第二输出晶体管M2的栅极与控制模块101连接，用于接收控制模块101提供的第二控制信号，第二输出晶体管M2的第一极与时钟信号输入端CK连接。以扫描电路的输出端OUT输出的扫描信号为低电平时驱动像素驱动电路工作为例进行说明。当控制模块101输出的第一控制信号控制第一输出晶体管M1导通，第二控制信号控制第二输出晶体管M2截止时，扫描电路输出的扫描信号为高电平电源输入端VGH提供的高电平，像素驱动电路不动作。当控制模块101输出的第一控制信号控制第一输出晶体管M1截止，第二控制信号控制第二输出晶体管M2导通时，扫描电路输出的扫描信号为时钟信号输入端CK提供的低电平，像素驱动电路正常工作，驱动发光单元发光。当扫描电路为像素驱动电路提供扫描信号时，扫描电路输出高电平的时间比较长，使得扫描电路的第二输出晶体管M2长期处于截止状态。由于扫描电路存在漏电现象，当第二输出晶体管M2长期处于截止状态时，第二输出晶体管M2的栅极电位容易出现变化，第二输出晶体管M2容易误导通，使得扫描电路为像素驱动电路提供的扫描信号异常，像素驱动电路工作异常，进而使得显示面板显示异常。

针对上述技术问题，本实用新型实施例提供了一种扫描电路。图2为本实用新型实施例提供的一种扫描电路的结构示意图。如图2所示，该扫描电路包括输入模块110、第一控制模块120、第二控制模块130、复位模块140和输出模块150；复位模块140与复位信号端RESET、第一电源信号输入端VH和输出模块150的第一控制端CTRL1连接，复位模块140用于根据复位信号端RESET提供的复位信号和第一电源信号输入端VH提供的第一电源信号对输出模块150的第一控制端CTRL1复位；输入模块110与输入信号端IN、第一时钟信号输入端CLK1、第一控制模块120和输出模块150的第一控制端CTRL1连接，输入模块110用于根据输入信号端IN提供的输入信号和第一时钟信号输入端CLK1提供的第一时钟信号输出输入信号至第一控制模块120和输出模块150的第一控制端CTRL1；第一控制模块120与第一时钟信号输入端CLK1、第二电源信号输入端VL、第二控制模块130和输出模块150的第二控制端CTRL2连接，第一控制模块120用于根据第一时钟信号、第二电源信号输入端VL提供的第二电源信号和输入信号控制输出模块150的第二控制端CTRL2电位；第二控制模块130与第二时钟信号输入端CLK2和第一电平信号输入端V1连接，第二控制模块130用于根据第二时钟信号输入端CLK2提供的第二时钟信号、第一电平信号输入端V1提供的第一电平信号和输出模块150的第二控制端CTRL2电位控制输出模块150的第一控制端CTRL1电位；输出模块150的第一输入端与第二时钟信号输入端CLK2连接，输出模块150的第二输入端与第二电平信号输入端V2连接，输出模块150用于根据第一控制端CTRL1的电位输出第二时钟信号或根据第二控制端CTRL2的电位输出第二电平信号输入端V2提供的第二电平信号。

具体地，如图2所示，以输出模块150的第一控制端CTRL1为低电平时输出模块150输出第二时钟信号，第二控制端CTRL2为低电平时输出模块150输出第二电平信号为例进行说明。第一电源信号输入端VH提供的第一电源信号可以为高电平，第二电源信号输入端VL提供的第二电源信号可以为低电平。在复位信号端RESET提供的复位信号为低电平时，第一时钟信号输入端CLK1提供的第一时钟信号和第二时钟信号输入端CLK2提供的第二时钟信号可以为电平相同的信号。在复位信号为高电平后，第一时钟信号和第二时钟信号可以为高低电平时序相反的信号。在扫描电路工作的过程中，在第一阶段，复位模块140先根据复位信号将第一电源信号输出至输出模块150的第一控制端CTRL1，对第一控制端CTRL1进行复位，使得第一控制端CTRL1的电位为高电平，从而避免输出模块150误输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。

在第二阶段，当第一时钟信号为低电平，输入模块110输出输入信号时，第一时钟信号控制输入模块110输出输入信号，输入信号为低电平，使得输出模块150的第一控制端CTRL1为低电平，控制输出模块150输出第二时钟信号，此时第二时钟信号为高电平。同时第一控制模块120控制输出模块150的第二控制端CTRL2为低电平，输出模块150输出第二电平信号，第二电平信号为高电平，即扫描信号为高电平。在下一阶段，第一时钟信号控制输入模块110截止，输出模块150的第一控制端CTRL1维持低电平，输出模块150输出第二时钟信号，为低电平。由此实现扫描信号对输入信号进行移位后输出。

本实施例的技术方案，通过在第一阶段复位模块对输出模块的第一控制端进行复位，可以避免输出模块输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。

图3为本实用新型实施例提供的另一种扫描电路的结构示意图。如图3所示，复位信号端RESET复用为第二电平信号输入端V2。

具体地，在第一阶段，复位信号可以为低电平，复位模块140对输出模块150的第一控制端CTRL1进行复位的同时，复位信号输出至输出模块150的第二输入端，并耦合至输出模块150的第二控制端CTRL2，使得输出模块150的第二控制端CTRL2的电位为低电平，输出模块150输出第二电平信号输入端V2提供的复位信号，为像素驱动电路提供放电路径，使得像素驱动电路在非工作阶段释放静电，降低了像素驱动电路的静电危险，提高了像素驱动电路的驱动准确性，进而提高了显示面板的显示可靠性和准确性。

继续参考图3，复位信号端RESET复用为第一电平信号输入端V1。

具体地，在第一阶段之后，复位信号为高电平。在扫描电路的后续工作过程，复位信号端RESET为第二控制模块130提供的复位信号为高电平，当第二控制模块130导通时，第二控制模块130可以为输出模块150的第一控制端CTRL1提供复位信号，使得输出模块150的第一控制端CTRL1的电位为高电平，控制输出模块150避免输出第二时钟信号，保证扫描电路输出的扫描信号的可靠性。

图4为本实用新型实施例提供的另一种扫描电路的结构示意图。如图4所示，输出模块包括第一晶体管T1、第一电容C1、第二晶体管T2和第二电容C2；第一晶体管T1的栅极与第一电容C1的第一极连接，并作为输出模块150的第一控制端CTRL1，第一晶体管T1的第一极作为输出模块150的第一输入端，第一晶体管T1的第二极与第一电容C1的第二极和第二晶体管T2的第二极连接，并作为输出模块的输出端VOUT，第二晶体管T2的栅极与第二电容C2的第一极连接，并作为输出模块150的第二控制端CTRL2，第二晶体管T2的第一极与第二电容C2的第二极连接，并作为输出模块150的第二输入端。

具体地，第一晶体管T1的第一极与第二时钟信号输入端CLK2连接，第二晶体管T2的第一极与第二电平信号输入端V2连接。图4中示例性地示出了第一晶体管T1和第二晶体管T2为P型晶体管，且第一电源信号输入端VH复用为第二电平信号输入端V2。在第一阶段，复位模块140在复位信号的控制下输出第一电源信号，为高电平。即第一晶体管T1的栅极为高电平，控制第一晶体管T1处于截止状态，避免第一晶体管T1在第一阶段误输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。

在其他实施例中，复位信号端RESET可以复用为第二电平信号输入端V2，在第一阶段，第二晶体管T2的栅极为浮动状态，此时复位信号传输至第二晶体管T2的第一极和第二电容C2的第二极，第二电容C2的第二极电位由高电平跳变为低电平，然后经过第二电容C2的耦合作用将第二电容C2的第一极电位拉低，即第二晶体管T2的栅极电位被拉低，使得第二晶体管T2导通，第二晶体管T2输出复位信号，使得扫描电路的输出端VOUT的电位为低电平。从而可以在第一阶段为像素驱动电路提供静电释放路径，使得像素驱动电路在非工作阶段释放静电，降低了像素驱动电路的静电危险，提高了像素驱动电路的驱动准确性，进而提高了显示面板的显示可靠性和准确性。

图5为本实用新型实施例提供的另一种扫描电路的结构示意图。如图5所示，复位模块140包括第三晶体管T3；第三晶体管T3的栅极与复位信号端RESET连接，第三晶体管T3的第一极与第一电源信号输入端VH连接，第三晶体管T3的第二极与输出模块150的第一控制端CTRL1连接。

具体地，图5中示例性地示出了第三晶体管T3为P型晶体管。在第一阶段，复位信号端RESET提供的复位信号为低电平，控制第三晶体管T3导通，第一电源信号输入端VH提供的第一电源信号通过第三晶体管T3传输至输出模块150的第一控制端CTRL1，例如，第一电源信号通过第三晶体管T3传输至第一晶体管T1的栅极，控制第一晶体管T1处于截止状态，避免第一晶体管T1误输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。在扫描电路的后续工作过程中，复位信号端RESET提供的复位信号为高电平，控制第三晶体管T3截止，避免第一电源信号输入端VH提供的第一电源信号影响输出模块150的第一控制端CTRL1电位，保证了扫描电路的正常工作。

图6为本实用新型实施例提供的另一种扫描电路的结构示意图。如图6所示，输入模块110包括第四晶体管T4；第四晶体管T4的栅极与第一时钟信号输入端CLK1连接，第四晶体管T4的第一极与输入信号端IN连接，第四晶体管T4的第二极与第一控制模块120和输出模块150的第一控制端CTRL1连接。

具体地，图6中示例性地示出了第四晶体管T4为P型晶体管。当第一时钟信号输入端CLK1提供的第一时钟信号为低电平时，此时第二时钟信号为高电平。第四晶体管T4导通，此时输入信号端IN提供的输入信号通过第四晶体管T4输出至输出模块150的第一控制端CTRL1，控制输出模块150是否输出第二时钟信号。示例性地，当输出模块150包括第一晶体管T1和第一电容C1时，若输入信号为低电平，控制第一晶体管T1导通，第一晶体管T1输出第二时钟信号，为高电平。在下一阶段，第一时钟信号为高电平，第二时钟信号为低电平，第四晶体管T4截止，第一电容C1维持第一晶体管T1的栅极电位为低电平，控制第一晶体管T1持续导通，第一晶体管T1输出第二时钟信号，为低电平，从而实现扫描信号对输入信号进行移位后输出。

在第四晶体管T4导通时，输入信号通过第四晶体管T4同时输出至第一控制模块120，若输入信号为低电平，第一时钟信号为低电平，第一控制模块120根据输入信号、第一时钟信号和第二电源信号控制输出模块150的第二控制端CTRL2的电位，使得输出模块150输出第二电平信号。在下一阶段，输入信号为高电平，第一时钟信号为高电平，第一控制模块120控制输出模块150的第二控制端CTRL2的电位为高电平，使得输出模块150无法输出第二电平信号。示例性地，输出模块150包括第二晶体管T2和第二电容C2，第二晶体管T2为P型晶体管。当输入信号为低电平，第一时钟信号为低电平时，第一控制模块120输出低电平至第二晶体管T2的栅极，控制第二晶体管T2导通，第二晶体管T2输出第二电平信号作为扫描信号。在下一阶段，输入信号为高电平，第一时钟信号为高电平，第一控制模块120输出高电平至第二晶体管T2的栅极，控制第二晶体管T2截止，第二晶体管T2无法输出第二电平信号。

继续参考图6，第一控制模块120包括第五晶体管T5和第六晶体管T6；第五晶体管T5的栅极与第一时钟信号输入端CLK1连接，第五晶体管T5的第一极与第二电源信号输入端VL连接，第五晶体管T5的第二极和第六晶体管T6的第二极与第二控制模块130和输出模块150的第二控制端CTRL2连接，第六晶体管T6的栅极与输入模块110连接，第六晶体管T6的第一极与第一时钟信号输入端CLK1连接。

具体地，图6中示例性地示出了第五晶体管T5和第六晶体管T6为P型晶体管。当第一时钟信号为低电平，输入信号为低电平时，输入模块110输出低电平至第六晶体管T6。例如，输入模块110包括第四晶体管T4时，第四晶体管T4导通，第四晶体管T4输出输入信号至第六晶体管T6，控制第六晶体管T6导通。第六晶体管T6可以将第一时钟信号输出至输出模块150的第二控制端CTRL2，控制输出模块150输出第二电平信号。同时第一时钟信号控制第五晶体管T5导通，第二电源信号通过第五晶体管T5传输至输出模块150的第二控制端CTRL2，控制输出模块150输出第二电平信号。示例性地，输出模块150包括第二晶体管T2和第二电容C2，第二晶体管T2的栅极为低电平，第二晶体管T2导通，输出第二电平信号。第二电平信号可以为复位信号，也可以为第一电源信号，均为高电平。同时第一时钟信号控制第五晶体管T5导通，第二电源信号通过第五晶体管T5传输至第二晶体管T2的栅极，使得第二晶体管T2的栅极为低电平，第二晶体管T2导通，输出第二电平信号。在下一阶段，第一时钟信号为高电平，输入信号为高电平时，输入模块110无法输出输入信号，此时第六晶体管T6的栅极维持上一阶段的电位，第六晶体管T6输出第一时钟信号为高电平，使得输出模块150的第二控制端CTRL2为高电平，输出模块150无法输出第二电平信号。输出模块150的第一控制端CTRL1维持上一阶段电位，为低电平，控制输出模块150输出第二时钟信号，为低电平。

继续参考图6，第二控制模块130包括第七晶体管T7和第八晶体管T8；第七晶体管T7的栅极与第一控制模块120连接，第七晶体管T7的第一极与第一电平信号输入端V1连接，第七晶体管T7的第二极与第八晶体管T8的第一极连接，第八晶体管T8的栅极与第二时钟信号输入端CLK2连接，第八晶体管T8的第二极与输出模块150的第一控制端CTRL1连接。

具体地，图6中示例性地示出了第七晶体管T7和第八晶体管T8为P型晶体管。当第一控制模块120输出的控制信号为低电平时，输出模块150的第二控制端CTRL2为低电平，控制输出模块150输出第二电平信号。同时第七晶体管T7导通，第一电平信号输入端V1提供的第一电平信号通过第七晶体管T7传输至第八晶体管T8的第一极。第一电平信号可以为复位信号和第一电源信号，在第一阶段之后，第一电平信号为高电平。当第二时钟信号控制第八晶体管T8导通时，第一电平信号通过第八晶体管T8传输至输出模块150的第一控制端CTRL1，控制输出模块150无法输出第二时钟信号。

图7为本实用新型实施例提供的另一种扫描电路的结构示意图。如图7所示，扫描电路还包括第九晶体管T9；第九晶体管T9的栅极与第二电源信号输入端VL连接，第九晶体管T9的第一极和第二极分别与输入模块110和输出模块150的第一控制端CTRL1连接。

具体地，图7中示例性地示出了第九晶体管T9为P型晶体管。第九晶体管T9的栅极与第二电源信号输入端VL连接，使得第九晶体管T9一直处于导通状态。第四晶体管T4的第二极和第八晶体管T8的第二极通过第九晶体管T9与第一晶体管T1的栅极连接，可以在第二时钟信号拉低第一晶体管T1的第一极电位，带动第一晶体管T1的栅极电位被拉低时，避免第四晶体管T4和第八晶体管T8的第二极电位很低，避免第四晶体管T4和第八晶体管T8的栅源压差过大导致的第四晶体管T4和第八晶体管T8损坏的现象。

图8为图7提供的扫描电路对应的一种时序图。参考图7和图8，以复位信号端RESET复用为第一电平信号输入端V1和第二电平信号输入端V2，第一电源信号为高电平，第二电源信号为低电平为例进行说明。其中，reset为复位信号端RESET提供的复位信号的时序，clk1为第一时钟信号输入端CLK1提供的第一时钟信号的时序，clk2为第二时钟信号输入端CLK2提供的第二时钟信号的时序，in为输入信号端IN提供的输入信号的时序，vout为扫描电路的输出端VOUT输出的扫描信号的时序。以下通过图7和图8说明扫描电路的工作原理。

在第一阶段t11，复位信号reset为低电平，第一时钟信号clk1为高电平，第二时钟信号clk2为高电平，输入信号in为高电平。第三晶体管T3和第九晶体管T9导通，第一电源信号通过第三晶体管T3和第九晶体管T9传输至第一晶体管T1的栅极和第六晶体管T6的栅极，控制第一晶体管T1和第六晶体管T6截止，避免第一晶体管T1误输出第二时钟信号，保证了扫描电路输出的扫描信号的可靠性，进而提高了显示面板的显示可靠性。另外，第四晶体管T4、第五晶体管T5和第八晶体管T8截止，第二晶体管T2的栅极电位通过第二电容C2的维持作用维持为上一阶段的电位，为低电平，第二晶体管T2输出第二电平信号。其中，第二电平信号可以为高电平。

当复位信号端RESET复用为第二电平信号输入端V2时，第二晶体管T2的栅极为浮动状态。复位信号reset由高电平跳变为低电平时，第二电容C2耦合作用使得第二晶体管T2的栅极为低电平，使得第二晶体管T2导通，第二晶体管T2输出复位信号reset，即扫描电路输出的扫描信号为低电平，从而可以为像素驱动电路提供放电路径，使得像素驱动电路在非工作阶段释放静电，降低了像素驱动电路的静电危险，提高了像素驱动电路的驱动准确性，进而提高了显示面板的显示可靠性和准确性。

在第二阶段t12，复位信号为高电平，第一时钟信号为低电平，第二时钟信号为高电平，输入信号为低电平。第三晶体管T3和第八晶体管T8截止，第四晶体管T4和第五晶体管T5导通，输入信号通过第四晶体管T4传输至第六晶体管T6的栅极和第一晶体管T1的栅极，控制第一晶体管T1和第六晶体管T6导通，第一晶体管T1输出第二时钟信号，为高电平。第六晶体管T6输出第一时钟信号至第二晶体管T2的栅极和第七晶体管T7的栅极。同时第二电源信号通过第五晶体管T5传输至第二晶体管T2的栅极和第七晶体管T7的栅极，使得第二晶体管T2和第七晶体管T7导通，第二电平信号通过第二晶体管T2输出。因此，扫描电路输出的扫描信号为高电平。第一电平信号通过第七晶体管T7传输至第八晶体管T8的第一极。

在第三阶段t13，复位信号为高电平，第一时钟信号为高电平，第二时钟信号为低电平，输入信号为高电平。第三晶体管T3、第四晶体管T4和第五晶体管T5截止，第一晶体管T1的栅极和第六晶体管T6的栅极为浮动状态，第一电容C1的维持作用使得第一晶体管T1的栅极和第六晶体管T6的栅极为低电平，第一晶体管T1输出第二时钟信号，为低电平。第六晶体管T6输出第一时钟信号，为高电平，控制第二晶体管T2截止。此时扫描电路输出的扫描信号为低电平，从而实现了扫描电路的输入信号移位后输出。

在第四阶段t14，复位信号为高电平，第一时钟信号为低电平，第二时钟信号为高电平，输入信号为高电平。第三晶体管T3和第八晶体管T8截止，第四晶体管T4和第五晶体管T5导通。输入信号通过第四晶体管T4传输至第一晶体管T1的栅极和第六晶体管T6的栅极，第一晶体管T1和第六晶体管T6截止，第一晶体管T1无法输出第二时钟信号，第六晶体管T6无法输出第一时钟信号。第二电源信号通过第五晶体管T5输出至第二晶体管T2的栅极和第七晶体管T7的栅极，控制第二晶体管T2和第七晶体管T7导通，第二晶体管T2输出第二电平信号，此时扫描电路输出的扫描信号为高电平。

在第五阶段t15，复位信号为高电平，第一时钟信号为高电平，第二时钟信号为低电平，输入信号为高电平。第三晶体管T3、第四晶体管T4和第五晶体管T5截止，第八晶体管T8导通。第一晶体管T1的栅极和第六晶体管T6的栅极为浮动状态，第一电容C1的维持作用使得第一晶体管T1的栅极和第六晶体管T6的栅极为高电平，第一晶体管T1和第六晶体管T6继续截止。第二电容C2的维持作用使得第二晶体管T2的栅极和第七晶体管T7的栅极为低电平，第二晶体管T2和第七晶体管T7持续导通，第二晶体管T2继续输出第二电平信号，此时扫描电路输出的扫描信号为高电平。同时第一电平信号通过第七晶体管T7和第八晶体管T8传输至第一晶体管T1的栅极，控制第一晶体管T1截止，避免第一晶体管T1误导通。

本实用新型实施例还提供了一种显示面板，图9为本实用新型实施例提供的一种显示面板的结构示意图。如图9所示，该显示面板包括像素驱动电路10和本实用新型任意实施例提供的扫描电路20；扫描电路20与像素驱动电路10连接，扫描电路20用于为像素驱动电路10提供扫描信号。

具体地，该显示面板例如可以为有机发光二极管显示面板、液晶显示面板或电子纸显示面板等。显示面板可以包括多行像素驱动电路10、多个扫描电路20和输入信号线30。多行扫描电路20进行级联，第一级扫描电路20的输入信号端与输入信号线30连接，并将输入信号线30提供的输入信号进行移位后输出。下一级扫描电路20的输入信号端与上一级扫描电路20的输出端连接，从而可以实现输入信号的逐级输出。每个扫描电路20与一行像素驱动电路10连接，用于为一行像素驱动电路10提供扫描信号。当级联的扫描电路20逐级输出扫描信号时，可以实现逐行输出扫描信号至像素驱动电路10，控制像素驱动电路10正常工作。

本实用新型实施例还提供了一种显示装置。图10为本实用新型实施例提供的一种显示装置的结构示意图。如图10所示，该显示装置包括本实用新型任意实施例提供的显示面板1。该显示装置例如可以是手机、平板电脑、智能穿戴设备、公共场所大厅的信息查询机等。该显示装置包括本实用新型任意实施例所提供的显示面板1，其技术原理和产生的技术效果类似，这里不再赘述。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种扫描电路，其特征在于，包括输入模块、第一控制模块、第二控制模块、复位模块和输出模块；

所述复位模块与复位信号端、第一电源信号输入端和所述输出模块的第一控制端连接，所述复位模块用于根据所述复位信号端提供的复位信号和所述第一电源信号输入端提供的第一电源信号对所述输出模块的第一控制端复位；

所述输入模块与输入信号端、第一时钟信号输入端、所述第一控制模块和所述输出模块的第一控制端连接，所述输入模块用于根据所述输入信号端提供的输入信号和所述第一时钟信号输入端提供的第一时钟信号输出所述输入信号至所述第一控制模块和所述输出模块的第一控制端；

所述第一控制模块与所述第一时钟信号输入端、第二电源信号输入端、所述第二控制模块和所述输出模块的第二控制端连接，所述第一控制模块用于根据所述第一时钟信号、所述第二电源信号输入端提供的第二电源信号和所述输入信号控制所述输出模块的第二控制端电位；

所述第二控制模块与第二时钟信号输入端和第一电平信号输入端连接，所述第二控制模块用于根据所述第二时钟信号输入端提供的第二时钟信号、所述第一电平信号输入端提供的第一电平信号和所述输出模块的第二控制端电位控制所述输出模块的第一控制端电位；

所述输出模块的第一输入端与所述第二时钟信号输入端连接，所述输出模块的第二输入端与第二电平信号输入端连接，所述输出模块用于根据所述第一控制端的电位输出所述第二时钟信号或根据所述第二控制端的电位输出所述第二电平信号输入端提供的第二电平信号。

2.根据权利要求1所述的扫描电路，其特征在于，所述复位信号端复用为所述第二电平信号输入端。

3.根据权利要求1或2所述的扫描电路，其特征在于，所述复位信号端复用为所述第一电平信号输入端。

4.根据权利要求1或2所述的扫描电路，其特征在于，所述输出模块包括第一晶体管、第一电容、第二晶体管和第二电容；

所述第一晶体管的栅极与所述第一电容的第一极连接，并作为所述输出模块的第一控制端，所述第一晶体管的第一极作为所述输出模块的第一输入端，所述第一晶体管的第二极与所述第一电容的第二极和所述第二晶体管的第二极连接，并作为所述输出模块的输出端，所述第二晶体管的栅极与所述第二电容的第一极连接，并作为所述输出模块的第二控制端，所述第二晶体管的第一极与所述第二电容的第二极连接，并作为所述输出模块的第二输入端。

5.根据权利要求1或2所述的扫描电路，其特征在于，所述复位模块包括第三晶体管；

所述第三晶体管的栅极与所述复位信号端连接，所述第三晶体管的第一极与所述第一电源信号输入端连接，所述第三晶体管的第二极与所述输出模块的第一控制端连接。

6.根据权利要求1或2所述的扫描电路，其特征在于，所述输入模块包括第四晶体管；

所述第四晶体管的栅极与所述第一时钟信号输入端连接，所述第四晶体管的第一极与所述输入信号端连接，所述第四晶体管的第二极与所述第一控制模块和所述输出模块的第一控制端连接。

7.根据权利要求1或2所述的扫描电路，其特征在于，所述第一控制模块包括第五晶体管和第六晶体管；

所述第五晶体管的栅极与所述第一时钟信号输入端连接，所述第五晶体管的第一极与所述第二电源信号输入端连接，所述第五晶体管的第二极和所述第六晶体管的第二极与所述第二控制模块和所述输出模块的第二控制端连接，所述第六晶体管的栅极与所述输入模块连接，所述第六晶体管的第一极与所述第一时钟信号输入端连接。

8.根据权利要求1或2所述的扫描电路，其特征在于，所述第二控制模块包括第七晶体管和第八晶体管；

所述第七晶体管的栅极与所述第一控制模块连接，所述第七晶体管的第一极与所述第一电平信号输入端连接，所述第七晶体管的第二极与所述第八晶体管的第一极连接，所述第八晶体管的栅极与所述第二时钟信号输入端连接，所述第八晶体管的第二极与所述输出模块的第一控制端连接。

9.根据权利要求1或2所述的扫描电路，其特征在于，还包括第九晶体管；所述第九晶体管的栅极与所述第二电源信号输入端连接，所述第九晶体管的第一极和第二极分别与所述输入模块和所述输出模块的第一控制端连接。

10.一种显示面板，其特征在于，包括像素驱动电路和权利要求1-9任一项所述的扫描电路；所述扫描电路与所述像素驱动电路连接，所述扫描电路用于为所述像素驱动电路提供扫描信号。