CN113366926A - 用于片上超声设备的封装结构和封装方法 - Google Patents

用于片上超声设备的封装结构和封装方法 Download PDF

Info

Publication number
CN113366926A
CN113366926A CN202080011127.7A CN202080011127A CN113366926A CN 113366926 A CN113366926 A CN 113366926A CN 202080011127 A CN202080011127 A CN 202080011127A CN 113366926 A CN113366926 A CN 113366926A
Authority
CN
China
Prior art keywords
substrate
metallic material
forming
chip
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080011127.7A
Other languages
English (en)
Inventor
刘建伟
基思·G·菲费
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Butterfly Network Inc
Original Assignee
Butterfly Network Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Butterfly Network Inc filed Critical Butterfly Network Inc
Publication of CN113366926A publication Critical patent/CN113366926A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0083—Temperature control
    • B81B7/009—Maintaining a constant temperature by heating or cooling
    • B81B7/0093—Maintaining a constant temperature by heating or cooling by cooling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70—Specific application
    • B06B2201/76—Medical, dental
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0127—Using a carrier for applying a plurality of packaging lids to the system wafer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

披露了一种形成多层混合中介件结构的方法，该方法包括形成穿过基底的多个第一开口，该基底包括传热材料；在该多个第一开口内以及该基底的顶部表面和底部表面上形成第一金属材料；图案化该第一金属材料；在该图案化的第一金属材料上形成电介质层；在该电介质层内形成多个第二开口，以暴露出在该基底的顶部表面和底部表面上的图案化的第一金属材料的部分；使用第二金属材料填充该多个第二开口，该第二金属材料与该图案化的第一金属材料的暴露部分接触；在该基底的顶部表面和底部表面上形成第三金属材料，该第三金属材料与该第二金属材料和该电介质层接触；以及图案化该第三金属材料。

Description

用于片上超声设备的封装结构和封装方法
相关申请的交叉引用
本申请根据35U.S.C.§119(e)要求于2019年1月29日在代理人案卷号B1348.70130US00下提交的名称为“PACKAGING STRUCTURES AND PACKAGING METHODS FORULTRASOUND-ON-CHIP DEVICES[用于片上超声设备的封装结构和封装方法]”的美国专利申请序列号62/798,446的权益，该美国专利申请在此通过援引以其整体并入本文。
背景技术
本披露内容总体上涉及超声系统，并且更具地涉及用于片上超声设备的封装结构和封装方法。
超声设备可以用于使用频率高于人类可听到的频率的声波执行诊断成像和/或治疗。当超声脉冲被传送到组织中时，声波被组织反射，其中不同的组织反射不同程度的声音。这些反射的声波然后可以被记录并作为超声图像显示给操作者。声音信号的强度(振幅)和波行进穿过身体所需的时间提供了用于产生超声图像的信息。
一些超声成像设备可以使用微机械超声换能器制造，该微机械超声换能器包括悬置在基底上的柔性膜。空腔位于部分基底与膜之间，使得基底、空腔和膜的组合形成可变电容器。当被适当的电信号致动时，膜通过振动产生超声信号。响应于接收到超声信号，膜引起振动，并且因此产生输出电信号。
发明内容
在一方面，一种形成多层混合中介件结构的方法包括形成穿过基底的多个第一开口，该基底包括传热材料；在该多个第一开口内以及该基底的顶部表面和底部表面上形成第一金属材料；图案化该第一金属材料；在该图案化的第一金属材料上形成电介质层；在该电介质层内形成多个第二开口，以暴露出在该基底的顶部表面和底部表面上的图案化的第一金属材料的部分；使用第二金属材料填充该多个第二开口，该第二金属材料与该图案化的第一金属材料的暴露部分接触；在该基底的顶部表面和底部表面上形成第三金属材料，该第三金属材料与该第二金属材料和该电介质层接触；以及图案化该第三金属材料。
在另一方面，一种形成用于超声换能设备的封装结构的方法包括将多层柔性基底附接到载体晶片；将片上超声设备的第一侧粘结到该柔性基底；将该片上超声设备的第二侧粘结到混合基底的第一侧，该混合基底提供传热和信号分布两者；以及移除该载体晶片。
附图说明
将参考以下附图描述本申请的多个不同方面和实施例。应当认识到，这些附图不一定按比例绘制。出现在多个附图中的项在它们出现的所有附图中用相同的附图标记表示。
图1是描述了示例性过程流的流程图，该流程图用于形成根据实施例的包括传热能力和信号分布能力两者的混合中介件结构。
图2-1至图2-12是展示了图1的示例性过程流的一系列截面视图。
图3是根据实施例的完整混合中介件结构的截面视图。
图4是根据另一实施例的完整混合中介件结构的截面视图。
图5是展示了可以粘结到图3的混合中介件结构的示例性预封装片上超声组件的截面视图。
图6是展示了预封装片上超声组件粘结到图3的混合中介件结构的截面视图。
图7是展示了图6的结构的替代性实施例的截面视图，其中，片上超声封装在图3的混合中介件结构上实施。
图8是描述了用于封装根据实施例的片上超声设备的示例性过程流的流程图。
图9-1至图9-6是展示了图8的示例性过程流的一系列截面视图。
图10是图9-6中示出的结构的替代性实施例。
具体实施方式
本文描述的技术涉及用于片上超声设备的封装结构和封装方法。
一种适合用于在超声成像设备中使用的换能器类型是微机械超声换能器(MUT)，其可以例如由硅制造、并且被配置成传输和接收超声能量。MUT可以包括电容型微机械超声换能器(CMUT)和压电型微机械超声换能器(PMUT)，两者都可以提供优于更常规的换能器设计的若干优点，例如，制造成本更低、制造时间更短和/或频率带宽增加。相对于CMUT设备，基本结构是平行板电容器，该平行板电容器具有刚性底部电极和驻留在柔性膜上或内的顶部电极。因此，在底部电极与顶部电极之间限定了空腔。在一些设计中(比如由例如本申请的受让人生产的那些设计)，CMUT可以直接集成在控制换能器操作的集成电路上。一种制造CMUT的方式是在足够低的温度下将膜基底粘结到集成电路基底(例如，这种互补金属氧化物半导体(CMOS)基底)上，以防止对集成电路的设备造成损害，因此限定了片上超声设备。
在便携式超声成像设备(比如由例如本申请的受让人生产的那些设备)中，片上超声设备可以被封装，其方式为提供来自集成电路的表面的散热、以及在片上超声设备与便携式超声成像设备的其他部件(例如，现场可编程门阵列(FPGA)、存储设备以及多种不同其他电子部件等)之间提供一个或多个电信号路径。为此，一种可能的封装布置可以包括设置在CMOS基底与金属散热器材料(例如，铜)之间的声学背衬材料(例如，含钨环氧树脂)。散热器材料的相反侧进而可以被设置在印刷电路板(PCB)中介件上。片上超声设备与PCB中介件之间的电连接可以通过使用单独的接线来促进，该接线的高度可以取决于单独片上超声、声学背衬以及散热器结构的组合厚度。
在一些情况下，这种大量接线具有相对长的接合长度，因为此高度可能导致不期望的寄生电感和电阻，进而可能导致功率效率较低，并且热量增加。而且，使用用于散热设备的金属材料(比如，铜)可能导致CMOS的金属材料与基底材料(例如，硅)之间的热膨胀系数(CTE)不匹配。因此，发明人已经认识到，某些替代性中介件/传热材料对于粘结到片上超声可以是有帮助的。此外，此类中介件可以具有提供传热和信号路由功能两者的“混合”功能，具有将CTE更好地与CMOS基底匹配的额外益处。
这种替代性中介件结构的一个示例是陶瓷基底(例如氮化铝(AlN))，该陶瓷基底通过例如使用结合了薄膜和电镀工艺的直接镀铜(DPC)工艺进一步配置有贯通电导体。此处，陶瓷AlN材料用作传热材料，与金属散热材料(比如，铜)相比，陶瓷AlN材料更好地匹配硅的CTE。该中介件可能缺少足够质量无法用作散热器，但可以用作传热器，从而将片上超声设备的热分散开。在至少一些实施例中，该中介件可以具有足够的硬度，以作为用于片上超声设备的支撑件。另外，此“混合”AlN中介件可以直接连通片上超声设备与PCB中介件之间的电信号。因此，在接线用于连接到片上超声设备的情况下，此类接线可以比以上描述的那些接线更短，因为接线仅需要从片上超声设备延伸到AlN中介件的顶部，而无需一直向下延伸到PCB的顶部。替代性地，可以利用其他连接结构将片上超声设备电连接到混合AlN中介件，比如形成在片上超声中的穿透硅过孔(TSV)。
如所描述的，多个不同方面提供了用于连接到超声传感器片或片上超声设备的混合中介件。混合中介件可以具有与硅基本上相同的CTE，硅可以是片上超声设备的基底的材料。例如，硅的CTE大约是2.6ppm/K。作为非限制性示例，在至少一些实施例中，中介件材料的CTE可以小于5ppm/K，包括在5ppm/K与2.5ppm/K之间的任意值。在一些实施例中，混合中介件的CTE大约为4.5ppm/K。混合中介件可以具有足够的硬度以用作用于片上超声设备的支撑件，并且在至少一些实施例中可以是基本上刚性的。作为非限制性示例，当片上超声设备相对薄并且表面积较大、比如几十微米厚时，这种结构性硬度可以特别有益。在一些实施例中，中介件的导热系数可以在150W/m/K与200W/m/K之间，例如大约为170W/m/K。这样的导热系数可以促进混合中介件的传热功能。然而，混合中介件可能缺少足够的质量以用作将设备的温度保持在某个目标温度下的散热器。因此，在一些实施例中，混合中介件可以热耦合到散热器。适合的混合中介件材料的非限制性示例包括AlN和SiN。混合中介件可以热连接到散热器。
有关用于片上超声设备的混合陶瓷中介件和TSV结构的附加信息可以在转让给本申请的受让人的申请62/623,948(‘948申请)中找到，该申请的全部内容并入本文。有关用于片上超声设备的混合陶瓷中介件和TSV结构的附加信息还可以在转让给本申请的受让人并作为美国专利公开2019/0231312A1公开的共同未决的申请16/260,242(‘242申请)中找到，该申请的全部内容并入本文。
发明人已经认识到，进一步有利的是，将混合陶瓷中介件和PCB两者的功能结合到单个集成基底中，该单个集成基底在本文中随后还可以称为多层DPC或MLDPC基底。如本文还将描述的，MLDPC基底可以用作用于片上超声设备的一个或多个封装结构实施例的一部分。
现在总体上参考图1和图2-1至图2-12，分别示出了流程图和一系列截面视图，展示了根据实施例的用于形成提供传热功能和信号分布功能两者的混合中介件结构的过程流100。过程流100在图1的框102处开始，在陶瓷基底中形成过孔。例如，图2-1中展示的陶瓷基底200可以是比如AlN材料，但是也设想相对于硅或其他III-V基半导体材料的其他适合的CTE匹配材料，包括但不限于：氧化铝(Al2O3)、锆增韧铝(ZTA)、氮化硅、和氧化铍(BeO)。图2-2中示出的开口202可以例如通过激光钻孔完全穿过基底200的厚度而形成。
如图1中的框104所指示的，过程流100继续进行籽层沉积和金属镀覆。为了方便展示，图2-3描绘了单个(第一)金属材料204，该单个金属材料设置在图2-2的开口202内以及基底200的顶部表面和底部表面上。然而，应理解的是，第一金属材料204可以表示溅射薄金属籽层随后镀铜(Cu)的组合。接着，如图1中的框106所指示的，过程流100继续在基底200的两侧上对第一金属材料204进行光刻图案化和蚀刻。光刻图案化由图2-4所示出的图案化光刻胶材料206展示，并且暴露金属材料的蚀刻在图2-5中示出；然而，应理解的是，这个次序不一定表示执行抗蚀图案化和金属蚀刻的特定次序。换言之，第一金属材料204的一侧可以被图案化和蚀刻，接着在相反侧重复。在第一金属材料204的蚀刻之后(例如使用陶瓷基底200作为蚀刻停止层)，移除剩余抗蚀材料206得到图2-5中的结构。应注意的是，图2-5中描绘的特定金属图案仅仅是图案的一个示例，其他具有不同形状、非对称特征等的金属图案也被设想在本披露内容的范围内。
现在继续图1的框108，过程流100继续在图2-5的结构的两侧上形成电介质膜涂覆(层)208，得到图2-6所示出的结构。例如，电介质膜208可以是SiO2，或任何适合的电绝缘材料。接着，如图1的框110所指示的以及图2-7所展示的，开口210形成在电介质膜208上、位于基底200的两侧，以便暴露出第一金属材料204的一部分。接着，如图1中的框112所指示的，开口210被第二金属材料212(例如，铜)的沉积和随后的平整化(例如，通过化学机械抛光(CMP))填充。图2-8展示了第二金属材料212的沉积，并且图2-9展示了对第二金属材料212进行CMP到电介质膜208的顶部表面之后的所得结构。因此，图2-9中的第二金属材料212的剩余部分限定了电连接到第一金属材料204的过孔。
再次参考图1，过程100在框114处继续第三金属材料214的沉积，如图2-10所展示的。第三金属材料214可以是与第一金属和第二金属(例如，铜)相同的金属材料。图2-8、图2-9以及图2-10中所展示的次序可以促进金属层形成期望的厚度。图2-8的结果可能是厚度不均的金属层，因此，图2-9以及图2-10中所示出的步骤可以促进实现厚度更均匀的期望值。接着是图1的框116处所指示的以及图2-11和图2-12中所展示的第三金属材料214(在基底200的两侧)的光刻图案化和蚀刻。光刻图案化由图2-11所示出的图案化光刻胶材料216展示，并且暴露金属材料的蚀刻在图2-12中示出。然而，与第一金属材料204的图案化类似，应理解的是，图2-11和图2-12的次序不一定表示可以执行抗蚀图案化和金属蚀刻的特定次序。换言之，第一金属材料214的一侧可以被图案化和蚀刻，接着在相反侧重复。
取决于混合中介件结构的期望应用，还可以执行一个或多个附加的处理操作，比如在基底200的一侧或两侧上图案化电介质层208以构成特别的几何形状。例如，图3展示了完整多层直接镀铜(MLDPC)混合中介件结构300的一个可能的实施例。图3中展示的构型包括电介质膜208的暴露的侧表面。电介质膜208可以被蚀刻以提供暴露的侧表面或边缘。接着，金属罩可以放置成与暴露的侧表面接触，从而形成用于从设备散热的通路。
然而，如以上指示的，设想的是，取决于结构的期望传热能力和信号重新分布能力，可以使用其他金属层图案。通过附加示例，图4展示了完整的MLDPC混合中介件结构400的另一可能的实施例，与图3的结构300相比，该结构可以具有不同金属厚度、电介质厚度、金属连接图案等。在图3和图4的两个实施例中，MLDPC结构可以被认为是4级DPC结构，因为在基底的每一侧上有两个不同的金属互连级。然而，容易理解的是，可以制造不同数量(更多或更少)的金属级，无论是在基底200的一侧、相反侧或两侧上。
现在转到图5和图6，展示了用于MLDPC混合中介件结构的示例性用途，比如图3的结构300。更具体地，图5展示了可以粘结到图3的混合中介件结构的示例性预封装片上超声组件500。在所描绘的示例中，片上超声件502是根据集成扇出(InFO)封装过程预封装的，该过程包括：将铜柱504形成为用于单独切割和模制芯片的信号重新分布结构的一部分；以及使用焊球连接件506。图6展示了使用例如环氧树脂型底部填充材料602将InFO封装的片上超声组件500粘结到MLDPC混合中介件结构300。这种方案可以被称为“InFO优先”过程，因为片上超声件502在与MLDPC混合中介件结构300粘结之前被InFO封装。替代性地，图7展示了图6的结构的替代性实施例，其中，“InFO最后”过程用于执行在混合中介件结构300上实施的片上超声封装。
如以上所指示的，单独封装、或与中介件基底结合，可以使用其他片上超声封装方法作为InFO封装的替代方案。现在参考图8和图9-1至图9-6，分别示出了流程图和一系列截面视图，其中，展示了根据实施例的用于封装片上超声设备的示例性过程流的过程流800。应注意的是，相似附图标记可以用于指示多个不同实施例中的相似元件。这种示例性过程提供了用于片上超声设备的封装和信号重新分布，还可以消除更复杂且昂贵过程(比如铜柱电镀和模制)的需要。
过程流800在图8的框802处开始，使用临时粘结将多层柔性基底附接在载体晶片上。例如，图9-1中展示的载体晶片900的材料可以是比如硅，但是也可以设想其他适合的载体材料。如图9-1中还示出了多层柔性电路基底902，该多层柔性电路基底临时粘结到载体晶片900。多层柔性电路基底902(例如，由比如覆铜聚酰亚胺、PTFE或有机层压件等材料形成)可以具有在其中形成的一级或多级镀覆通孔904。如图8的框804中所指示的以及图9-2所示出的，片上超声设备504使用例如包括焊球906的倒装芯片(C4)技术粘结到柔性基底902。
接着，所得芯片/柔性基底组件可以粘结到陶瓷混合基底908(例如，AlN DPC)，如图8的框806所指示的以及图9-3所示出的。在示例性实施例中，可以通过焊球910的尺寸控制芯片/柔性基低组件粘结到AlN DPC基底908。芯片502与AlN DPC基底908之间的空隙可以进一步由形成在AlN DPC基底908上的镀Cu衬垫912控制。
再次参考图8，过程800在框808处继续，施加底部填充材料914，比如图9-4中展示的基于环氧树脂的材料。垫圈材料916(比如，环氧树脂)可以设置在柔性电路基底902与芯片502之间，以限制底部填充材料914的流动。接着，如图8的框810所指示的以及图9-5中所展示的，图9-4的芯片/柔性基底/AlN DPC基底组件通过例如以焊接连接920为特征的表面安装技术(SMT)粘结到PCB 918。一旦PCB粘结完成，接着，载体晶片900就可以被移除，以限定封装的片上超声设备950，如图8的框812中所指示的以及图9-6中展示的。
将容易理解的是，除了上述实施例之外(例如，安装在MLDPC基底上的InFO芯片，以及安装在DPC中介件/PCB组件上的柔性封装芯片)，两种方法的组合也是可能的。例如，图1和图2-1至图2-12中展示的MLDPC制造方法可以与图8和图9-1至图9-6中展示的柔性基底芯片封装方法结合使用。如图10中展示的，封装的片上超声设备1000包括安装在MLDPC基底300上、提供传热和信号分布功能的柔性基底封装芯片。
上述实施例能够以众多方式中的任一种来实施。例如，可以使用硬件、软件或其组合来实施这些实施例。当在软件中实施时，可以在任何适合的处理器(例如，微处理器)或处理器集合上执行软件代码，无论该处理器或处理器集合是设置在单个计算机设备中还是分布在多个计算机设备中。应当理解的是，执行上述描述的功能的任何部件或部件集合一般可以被视为控制以上讨论的功能的一个或多个控制器。该一个或多个控制器可以用许多方式来实施，比如通过专用硬件或者通过使用微代码或软件进行编程以执行上述功能的通用硬件(例如，一个或多个处理器)。
本发明的多个不同方面可以单独使用、组合使用、或以前文所述的实施例中未确切讨论的各种布置使用，并且因此在其应用中不局限于其在前文描述中所阐述或附图中所展示的部件的细节和布置。例如，一个实施例中描述的方面可以以任何方式与其他实施例中描述的方面组合。
而且，本技术的一些方面可以体现为一种方法，其示例已被提供。作为该方法的一部分而执行的动作可以以任何适合的方式排序。因此，可以构建以下实施例：其中，各个动作以与所示顺序不同的顺序来执行，从而可以包括尽管在说明性实施例中作为顺次动作示出但却是同时执行一些动作。
在权利要求书中使用诸如“第一”、“第二”、“第三”等顺序术语来修改权利要求元素本身并不意味着一个权利要求元素的任何优先权、优先级、或顺序优于另一个权利要求元素或者方法的动作被执行的时间顺序，而是仅用作用于将具有某个名称的一个权利要求元素与具有相同名称(但使用顺序术语)的另一元素进行区分的标签，从而区分这些权利要求元素。
同样，本文所使用的短语和术语是为了描述的目的，而不应视为限制。本文使用的“包括(including)”、“包括(comprising)”或“具有(having)”、“包含(containing)”、“涉及(involving)”及其变化形式旨在涵盖其后所列的项及其等同物以及附加项。
在权利要求书中，以及在以上说明书中，所有过渡性短语，比如“包括(comprising/including)”、“携带”、“具有”、“包含”、“涉及”、“持有”、“由……构成”等应理解为开放性的，即，意思指包括但不限于。只有过渡性短语“由……组成”和“基本上由……组成”应分别是封闭式或半封闭式过渡性短语。

Claims (8)

1.一种形成多层混合中介件结构的方法，该方法包括：
形成穿过基底的多个第一开口，该基底包括传热材料；
在该多个第一开口内以及该基底的顶部表面和底部表面上形成第一金属材料；
在该基底的顶部表面和底部表面上对该第一金属材料进行图案化；
在该基底的顶部表面和底部表面上的图案化的第一金属材料上方形成电介质层；
在该电介质层内形成多个第二开口，以暴露出在该基底的顶部表面和底部表面上的图案化的第一金属材料的部分；
使用第二金属材料填充该多个第二开口，该第二金属材料与该图案化的第一金属材料的暴露部分接触；
在该基底的顶部表面和底部表面上形成第三金属材料，该第三金属材料与该第二金属材料和该电介质层接触；以及
图案化该第三金属材料。
2.如权利要求1所述的方法，其中，该基底包括陶瓷材料。
3.如权利要求2所述的方法，其中，该陶瓷材料包括氮化铝(AlN)。
4.如权利要求1所述的方法，其中，使用该第二金属材料填充该多个第二开口，包括：
在该多个第二开口和该电介质层上沉积该第二金属材料；以及
对该第二金属材料执行化学机械平整化(CMP)直至该电介质层。
5.一种形成用于超声换能设备的封装结构的方法，该方法包括：
将多层柔性基底附接到载体晶片；
将片上超声设备的第一侧粘结到该柔性基底；
将该片上超声设备的第二侧粘结到混合基底的第一侧，该混合基底提供传热和信号分布两者；以及
移除该载体晶片。
6.如权利要求5所述的方法，进一步包括在该片上超声设备的周围、在该多层柔性基底与该混合基底之间施加底部填充材料。
7.如权利要求5所述的方法，其中，该混合基底包括具有在其中形成过孔的陶瓷材料。
8.如权利要求7所述的方法，进一步包括将该混合基底的第二侧粘结到印刷电路板(PCB)。
CN202080011127.7A 2019-01-29 2020-01-28 用于片上超声设备的封装结构和封装方法 Pending CN113366926A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962798446P 2019-01-29 2019-01-29
US62/798,446 2019-01-29
PCT/US2020/015429 WO2020160002A1 (en) 2019-01-29 2020-01-28 Packaging structures and packaging methods for ultrasound-on-chip devices

Publications (1)

Publication Number Publication Date
CN113366926A true CN113366926A (zh) 2021-09-07

Family

ID=71733347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080011127.7A Pending CN113366926A (zh) 2019-01-29 2020-01-28 用于片上超声设备的封装结构和封装方法

Country Status (5)

Country Link
US (2) US20200239299A1 (zh)
EP (1) EP3918886A4 (zh)
CN (1) CN113366926A (zh)
TW (1) TW202040701A (zh)
WO (1) WO2020160002A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202000137A (zh) 2018-05-03 2020-01-01 美商蝴蝶網路公司 互補式金屬氧化物半導體感測器上超音波換能器的壓力口
US11501562B2 (en) 2019-04-30 2022-11-15 Bfly Operations, Inc. Ultrasound face scanning and identification apparatuses and methods
EP4078224A4 (en) * 2019-12-17 2023-12-27 BFLY Operations, Inc. METHODS AND APPARATUS FOR PACKAGING ON-CHIP ULTRASOUND DEVICES
US11988640B2 (en) 2020-03-11 2024-05-21 Bfly Operations, Inc. Bottom electrode material stack for micromachined ultrasonic transducer devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
GB0323462D0 (en) * 2003-10-07 2003-11-05 Fujifilm Electronic Imaging Providing a surface layer or structure on a substrate
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
CA2627927A1 (en) * 2005-11-02 2007-06-14 Visualsonics Inc. Arrayed ultrasonic transducer
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
KR20130051498A (ko) * 2010-10-13 2013-05-20 에이비비 리써치 리미티드 반도체 모듈 및 반도체 모듈을 제조하는 방법
KR20130128427A (ko) * 2010-12-03 2013-11-26 리써치 트라이앵글 인스티튜트 초음파 트랜스듀서의 형성 방법 및 관련 장치
KR101472639B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9786581B2 (en) * 2014-03-10 2017-10-10 Intel Corporation Through-silicon via (TSV)-based devices and associated techniques and configurations
US9975763B2 (en) * 2016-03-23 2018-05-22 Invensense, Inc. Integration of AIN ultrasonic transducer on a CMOS substrate using fusion bonding process
US11121120B2 (en) * 2017-12-13 2021-09-14 QROMIS, Inc. Method and system for electronic devices with polycrystalline substrate structure interposer

Also Published As

Publication number Publication date
US20230034707A1 (en) 2023-02-02
TW202040701A (zh) 2020-11-01
EP3918886A4 (en) 2022-11-02
EP3918886A1 (en) 2021-12-08
US20200239299A1 (en) 2020-07-30
WO2020160002A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US20200239299A1 (en) Packaging structures and packaging methods for ultrasound-on-chip devices
US11389137B2 (en) Methods and apparatuses for packaging an ultrasound-on-a-chip
US11426143B2 (en) Vertical packaging for ultrasound-on-a-chip and related methods
TWI685079B (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
JP5371300B2 (ja) 改良形超音波トランスデューサ、バッキングおよびバッキング作製方法
US6894425B1 (en) Two-dimensional ultrasound phased array transducer
US9601474B2 (en) Electrically stackable semiconductor wafer and chip packages
CN113441379B (zh) 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法
US20210138506A1 (en) Interposer for an Ultrasound Transducer Array
JP2005026363A (ja) 半導体装置とその製造方法
CN114695143A (zh) 板级系统级封装方法及封装结构、电路板
US20130020907A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
WO2022161249A1 (zh) 一种晶圆级封装结构及其制造方法
CN114823384A (zh) 板级系统级封装方法及封装结构
CN114823373A (zh) 板级系统级封装方法及封装结构
CN114823375A (zh) 板级系统级封装方法及封装结构
CN114823493A (zh) 一种晶圆级封装结构及其制造方法
CN114823386A (zh) 板级系统级封装方法及封装结构
CN114823387A (zh) 板级系统级封装方法及封装结构
WO2016089831A1 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
JP2004311723A (ja) 基板の配線構造および配線形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination