CN113345865A - 半导体测试结构及缺陷检测方法 - Google Patents
半导体测试结构及缺陷检测方法 Download PDFInfo
- Publication number
- CN113345865A CN113345865A CN202110594601.XA CN202110594601A CN113345865A CN 113345865 A CN113345865 A CN 113345865A CN 202110594601 A CN202110594601 A CN 202110594601A CN 113345865 A CN113345865 A CN 113345865A
- Authority
- CN
- China
- Prior art keywords
- semiconductor test
- node contact
- word lines
- test structure
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 117
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000001514 detection method Methods 0.000 title claims abstract description 34
- 238000010894 electron beam technology Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 25
- 238000007667 floating Methods 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000007689 inspection Methods 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 abstract description 8
- 230000002950 deficient Effects 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种半导体测试结构及缺陷检测方法，将至少一条字线悬空，剩余的所述字线接地，利用电子束缺陷检测设备检测半导体测试结构即可以判断节点接触结构是否具有电性缺陷并定位电性缺陷的位置，且还可以判定发生的电性缺陷的类型，不需要借助其他的缺陷分析手段；并且，所述半导体测试结构可与正常的器件同步制备而成，因此无需特意设计掩模板等结构，也无需改变正常的器件的制备流程；进一步地，缺陷检测方法可以在形成节点接触结构之后立即进行缺陷检测，在线上作实时的缺陷分析，使得缺陷检测具有实时性，可防止大批量不良品的产生。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体测试结构及缺陷检测方法。
背景技术
电子束缺陷检测设备(Electron-Beam Inspection，EBI设备)利用电子束检测技术对硅片表面进行高分辨率成像，通过智能算法检测出硅片上的电性和物理缺陷，是芯片制造过程中良率提升的关键设备，目前已经被越来越多地应用于先进的IC芯片制造中。EBI设备的检测分辨率高到足以检测微小的物理缺陷，而光学缺陷成像系统无法胜任，因此可以进行电性缺陷(Electrical defects)检测(如开路缺陷、短路缺陷或漏电缺陷等)或形状缺陷(Physical defects)检测。
EBI设备在进行电性缺陷检测时，可以通过检测由于电荷引起的灰度变化而导致的电压对比度变化，并以暗场(dark field)和明场(bright field)的方式体现在输出的电压对比度图像中。
对于动态随机存取存储器(DRAM)来说，随着器件尺寸的微缩，存储节点接触结构的电性缺陷的检测变得越来越困难。
发明内容
本发明的目的在于提供一种半导体测试结构及缺陷检测方法，用于检测动态随机存取存储器的存储节点接触结构的电性缺陷。
为了达到上述目的，本发明提供了一种半导体测试结构，包括：
衬底，所述衬底内具有多个阵列分布的有源区；
多条沿第一方向排布的字线，所述字线位于所述衬底内，沿第二方向延伸并穿过对应的有源区，至少一条所述字线悬空，剩余的所述字线接地；
多条沿所述第二方向排布的位线，所述位线的至少部分位于所述衬底上，沿第一方向延伸以与所述字线相交，相交的所述字线和位线界定出多个节点接触窗；以及，
多个节点接触结构，填充在所述节点接触窗中并和对应的所述有源区电性连接。
可选的，悬空的所述字线沿所述第一方向规则排布。
可选的，相邻的两个悬空的字线之间相隔至少一个接地的字线。
可选的，相邻的至少两个字线悬空并构成第一组字线，相邻的至少两个字线接地并构成第二组字线，所述第一组字线与所述第二组字线沿所述第一方向间隔排布。
可选的，接地的所述字线的一端连接有金属层并通过对应的所述金属层接地。
可选的，所述金属层分布在所述衬底的两侧，所述衬底每一侧上的所述金属层沿所述第一方向规则排布，且所述衬底的两侧上的所述金属层错位排布。
可选的，所有的所述字线均悬空。
可选的，所述节点接触结构呈行列分布，或者，所述节点接触结构呈蜂巢状分布。
本发明还提供了一种缺陷检测方法，包括：
提供所述半导体测试结构；
利用电子束缺陷检测设备检测所述半导体测试结构，以判断所述半导体测试结构的节点接触结构是否具有电性缺陷。
可选的，所述电子束缺陷检测设备检测所述半导体测试结构后得到电压对比度图像，将所述电压对比度图像与一预设标准图像进行比对，以判断所述节点接触结构是否具有电性缺陷、定位所述电性缺陷的位置以及判断所述电性缺陷的类别。
可选的，所述节点接触结构的电性缺陷的类别包括开路缺陷及短路缺陷。
可选的，通过比对所述电压对比度图像与所述预设标准图像中的明场/暗场的分布判断所述节点接触结构是否具有电性缺陷、定位所述电性缺陷的位置以及判断所述电性缺陷的类别。
可选的，当所述电压对比度图像与所述预设标准图像中的明场/暗场的分布相同时，所述节点接触结构没有缺陷；当所述电压对比度图像与所述预设标准图像中的明场/暗场的分布不同时，所述电压对比度图像中与所述预设标准图像不同的明场/暗场对应的所述节点接触结构具有电性缺陷。
在本发明提供的半导体测试结构及缺陷检测方法中，将至少一条字线悬空，剩余的所述字线接地，利用电子束缺陷检测设备检测半导体测试结构即可以判断节点接触结构是否具有电性缺陷并定位电性缺陷的位置，且还可以判定发生的电性缺陷的类型，不需要借助其他的缺陷分析手段；并且，所述半导体测试结构可与正常的器件同步制备而成，因此无需特意设计掩模板等结构，也无需改变正常的器件的制备流程；进一步地，缺陷检测方法可以在形成节点接触结构之后立即进行缺陷检测，在线上作实时的缺陷分析，使得缺陷检测具有实时性，可防止大批量不良品的产生。
附图说明
图1a为本发明实施例一提供的半导体测试结构的平面示意图；
图1b为本发明实施例一提供的图1a中的半导体测试结构的预设标准图像的示意图；
图1c为本发明实施例一提供的图1a中的半导体测试结构实际检测到的电压对比度图像的示意图；
图2为本发明实施例一提供的缺陷检测方法的流程图；
图3a和图3b为本发明实施例一提供的电压对比度图像上明场/暗场的分布的原理图；
图4a为本发明实施例二提供的第一种半导体测试结构的平面示意图；
图4b为本发明实施例二提供图4a中的半导体测试结构的预设标准图像的示意图；
图5a为本发明实施例二提供的第二种半导体测试结构的平面示意图；
图5b为本发明实施例二提供图5a中的半导体测试结构的预设标准图像的示意图；
图6a为本发明实施例三提供的半导体测试结构的平面示意图；
图6b为本发明实施例提供图6a中的半导体测试结构的预设标准图像的示意图；
图7a为本发明实施例四提供的半导体测试结构的平面示意图；
图7b为本发明实施例提供图7a中的半导体测试结构的预设标准图像的示意图；
图8a为本发明实施例五提供的半导体测试结构的平面示意图；
图8b为本发明实施例提供图8a中的半导体测试结构的预设标准图像的示意图；
其中，附图标记为：
AA-有源区；WL-字线；BL-位线；a、b、c、d、SC-节点接触结构；D1-第一方向；D2-第二方向；D3-第三方向；M-金属层；Q1-Q1位置；Q2-Q2位置；Q3-Q3位置。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1a为本实施例提供的半导体测试结构的平面示意图。如图1a所示，所述半导体测试结构包括衬底、多条字线WL、多条位线BL及多个节点接触结构。
具体而言，所述衬底内具有多个阵列分布的有源区AA，具体的，所述衬底中形成有多个沟槽隔离结构，通过所述沟槽隔离结构界定出多个所述有源区AA。所述有源区AA在平面示意图中呈条形形状并具有沿第三方向D3延伸的长轴，多个所述有源区AA在以交错排列的方式均匀地设置。
进一步地，每个所述有源区AA均通过离子注入工艺形成了第一源/漏区和第二源/漏区。所述第一源/漏区和第二源/漏区的底表面可以定位在自所述有源区AA的顶表面往下的预定深度处，并且所述第一源/漏区位于所述有源区AA的中间，所述第二源/漏区位于所述有源区AA的两端。
请继续参阅图1a，多条所述字线WL均位于所述衬底内，且所述字线WL沿第一方向D1排布且沿第二方向D2延伸并穿过对应的有源区AA。本实施例中，每个所述有源区AA在所述第二方向D2上同时被两个所述字线WL穿过，而一条所述字线WL在所述第二方向D2上穿过多个所述有源区AA。
并且，所述有源区AA中的所述第一源/漏区位于穿过该有源区AA的两条所述字线WL之间，所述第二源/漏区排布在所述穿过该有源区AA的两条所述字线WL的外侧。
进一步地，多条所述位线BL的至少部分位于所述衬底上，且所述位线BL沿所述第二方向D2排布且沿所述第一方向D1延伸并与所述字线WL相交。本实施例中，一部分所述位线BL完全位于所述衬底上，另一部分所述位线BL的底部从所述衬底上延伸至所述衬底内。
应理解，本实施例中描述的所述位线BL与所述字线WL相交并非是指两者的物理结构真实相交，而是指所述位线BL与所述字线WL的轴线相交，或者也可以理解为，所述位线BL与所述字线WL的延伸方向不平行(所述第一方向D1与所述第二方向D2不平行)。
每个所述有源区AA在所述第一方向D1上一条所述位线BL横跨，而一条所述位线BL在所述第一方向D1上横跨多个所述有源区AA。所述位线BL与其横跨的所述有源区AA电性连接，具体来说，所述位线BL与其横跨的所述有源区AA的第一源/漏区电性连接，如此一来，通过所述位线BL可以向对应的所述有源区AA的所述第一源/漏区施加电压。
本实施例中，所述第一方向D1为行方向，所述第二方向D2为列方向，所述第二方向D2与所述第一方向D1垂直，但不应以此为限。
请继续参阅图1a，相交的所述字线WL和所述位线BL界定出多个节点接触窗，多个所述节点接触结构对应填充于多个所述节点接触窗中。也即是说，多条所述位线BL的轴线与多条所述字线WL的轴线相交，相邻的两条所述位线BL的轴线与相邻的两条所述字线WL的轴线即可限定出所述节点接触窗的区域，从图1a中可见，所述节点接触结构呈行列分布。
每个所述有源区AA对应两个所述节点接触结构，多个所述节点接触结构与对应的所述有源区AA电性连接。具体来说，两个所述节点接触结构分别对应的所述有源区AA的两端的第二源/漏区电性连接，如此一来，通过所述节点接触结构可以向对应的所述有源区AA的所述第二源/漏区施加电压。
应理解，所述衬底上还可以形成绝缘层，所述节点接触结构均位于所述绝缘层中，且相邻的所述节点接触结构被所述绝缘层隔离开而实现电性绝缘。
进一步地，至少一条所述字线WL悬空不接，剩余的所述字线WL接地。如图1a所示，本实施例中，悬空的所述字线WL沿所述第一方向D1规则排布，且相邻的两个悬空的字线WL之间相隔三个接地的字线WL。
应理解，作为可选实施例，相邻的两个悬空的字线WL之间不限于相隔三个接地的字线WL，只要相隔至少一个接地的字线WL即可。
本实施例中，接地的所述字线WL的一端连接有金属层M，接地的所述字线WL可以通过对应的所述金属层M接地。
如图1a所示，所述金属层M分布在所述衬底的两侧，所述衬底每一侧上的所述金属层M沿所述第一方向D1规则排布，且所述衬底的两侧上的所述金属层M错位排布，使得整个测试结构对称、美观、可靠性好。
当然，作为可选实施例，所述金属层M也可以仅分布在所述衬底的一侧，或者，所述金属层M分布在所述衬底的两侧，所述衬底每一侧上的所述金属层M也可以沿所述第一方向D1不规则排布，本发明不做限制。
应理解，由于所述节点接触结构可能是多个膜层组合而成的符合结构，并且制备过程中需要使用到光刻、沉积、研磨等工艺，所述节点接触结构可能会产生电性缺陷，例如所述节点接触结构发生开路，或者相邻的两个所述节点接触结构之间发生短路等。
基于此，本实施例还提供了一种缺陷检测方法，图2为本实施例提供的缺陷检测方法的流程图，如图2所示，所述缺陷检测方法包括：
步骤S100：提供所述半导体测试结构；
步骤S200：利用电子束缺陷检测设备检测所述半导体测试结构，以判断所述半导体测试结构的节点接触结构是否具有电性缺陷。
具体而言，首先执行步骤S100，提供所述半导体测试结构，本实施例将以图1a中的所述半导体测试结构为例进行说明。
进一步地，执行步骤S200，利用电子束缺陷检测设备(EBI)检测所述半导体测试结构，以判断所述节点接触结构是否具有电性缺陷。本实施例中，所述节点接触结构的电性缺陷包括开路缺陷和/或短路缺陷。
应理解，在所述电子束缺陷检测设备在检测过程中，是利用低能量的电子束作为检测的入射源，当电子束撞击所述半导体测试结构的表面时，会激发出二次电子、背射电子以及穿透电子，并通过影像处理系统呈现所收集到的影像，这个影像即为电压对比度图像。在所述电压对比度图像中，二次电子量较多的区域可以观察到明场(bright field)，而二次电子量较少的区域可以观察到暗场(dark field)。如此一来，可以通过明场/暗场的分布可作为缺陷检测的判断依据。
进一步地，将所述电子束缺陷检测设备检测所述半导体测试结构的所述电压对比度图像与一预设标准图像进行比对，即可判断出所述节点接触结构是否具有电性缺陷以及定位所述电性缺陷的位置。具体来说是通过比对所述电压对比度图像与所述预设标准图像中的明场/暗场的分布来判断所述节点接触结构是否具有电性缺陷以及定位所述电性缺陷的位置的，当所述电压对比度图像与所述预设标准图像中的明场/暗场的分布相同时，所述节点接触结构没有缺陷；当所述电压对比度图像与所述预设标准图像中的明场/暗场的分布不同时，所述电压对比度图像中与所述预设标准图像不同的明场/暗场对应的所述节点接触结构具有电性缺陷。
图1b为本实施例提供的图1a中的半导体测试结构的预设标准图像的示意图，图1c为本实施例提供的图1a中的半导体测试结构实际检测到的电压对比度图像的示意图。通过对比图1b和图1c可见，所述电压对比度图像与所述预设标准图像在Q1位置、Q2位置和Q3位置的明场/暗场不同，说明Q1位置、Q2位置和Q3位置对应的所述节点接触结构具有电性缺陷。
图3a和图3b为本实施例提供的电压对比度图像上明场/暗场的分布的原理图。如图3a所示，将所述半导体测试结构的衬底中器件结构等效为一个个MOS管，对于字线WL接地Vss的MOS管来说，当所述电子束缺陷检测设备发射电子束到其对应的节点接触结构上时，所述节点接触结构中的电荷会通过所述字线WL转移到地Vss，整个MOS管相当于处于关断状态(OFF)，所述节点接触结构中的电荷较少，二次电子量也会较少，所以会在所述预设标准图像的对应位置上呈现暗场。如图3b所示，对于字线WL悬空的MOS管来说，当所述电子束缺陷检测设备发射电子束到其对应的节点接触结构上时，所述节点接触结构中的电荷无法转移，整个MOS管相当于处于导通状态(ON)，所述节点接触结构中的电荷较多，二次电子量也会较多，所以会在所述预设标准图像的对应位置上呈现明场。
请参阅图1a及图1b，以4个所述节点接触结构a、b、c、d为例，所述节点接触结构a、b对应的字线WL是接地的，所述节点接触结构a、b在所述预设标准图像的对应位置上应该呈现暗场；所述节点接触结构c、d对应的字线WL是悬空的，理想情况下，所述节点接触结构c、d在所述预设标准图像的对应位置上应该呈现明场。
请参阅图1b及图1c，Q1位置在所述预设标准图像上是暗场，而在所述电压对比度图像上是明场，说明Q1位置对应的所述节点接触结构发生了短路缺陷，且是与其左方相邻的(参照的是图1b和图1c中的方位)的所述节点接触结构发生了短路；Q2位置在所述预设标准图像上是暗场，而在所述电压对比度图像上是明场，说明Q2位置对应的所述节点接触结构发生了短路缺陷，且是与其上方相邻的或下方相邻的(参照的是图1b和图1c中的方位)的所述节点接触结构发生了短路；Q3位置在所述预设标准图像上是明场，而在所述电压对比度图像上是暗场，说明Q3位置对应的所述节点接触结构发生了开路缺陷。
可见，本实施例不仅可以检测到所述节点接触结构是否发生了电性缺陷，还可以定位电性缺陷的位置，且还可以判定发生的电性缺陷的类型(开路或短路)，不需要借助其他的缺陷分析手段。
所述半导体测试结构也可以配置在晶圆内，且与正常的器件同步制备而成，因此无需特意设计掩模板等结构，也无需改变器件的制备流程。
特别说明的是，本实施例可以在形成所述节点接触结构之后立即进行缺陷检测，在线上作实时的缺陷分析，使得缺陷检测具有实时性，可防止大批量不良品的产生。
实施例二
与实施例一的区别在于，本实施例中，悬空的所述字线WL沿所述第一方向D1规则排布，且相邻的两个悬空的字线WL之间不是相隔三个接地的字线WL。通过改变悬空的所述字线WL的位置实际上可以改变能够检测电性缺陷的节点接触结构的位置和数量。
图4a为本实施例提供的第一种半导体测试结构的平面示意图，如图4a所示，相邻的两个悬空的字线WL之间相隔一个接地的字线WL，并且，接地的所述字线WL连接的金属层M全部位于所述衬底的一侧。图5a为本实施例提供的第二种半导体测试结构的平面示意图，如图5a所示，相邻的两个悬空的字线WL之间相隔两个接地的字线WL，并且，接地的所述字线WL连接的金属层M分布于所述衬底的两侧，且所述衬底的每一侧的所述金属层M规则分布。
图4b为本实施例提供图4a中的半导体测试结构的预设标准图像的示意图，图5b为本实施例提供图5a中的半导体测试结构的预设标准图像的示意图，图4b及图5b中的预设标准图像可根据图3a及图3b示出的原理推断可得，此处不再一一举例说明。
实施例三
图6a为本实施例提供的半导体测试结构的平面示意图，如图6a所示，与实施例一和实施例二的区别在于，本实施例中，相邻的两个字线WL悬空并构成第一组字线WL，相邻的两个字线WL接地并构成第二组字线WL，所述第一组字线WL与所述第二组字线WL沿所述第一方向D1间隔排布，并且，接地的所述字线WL连接的金属层M分布于所述衬底的两侧，且所述衬底的每一侧的所述金属层M规则分布。
应理解，所述第一组字线WL可以由相邻的至少两个字线WL悬空而构成，所述第二组字线WL可以由相邻的至少两个字线WL接地而构成，也即是说，可以使至少两个悬空的字线WL紧靠，至少两个接地的字线WL紧靠，但是悬空的所述字线WL仍然是沿所述第一方向D1规则排布的，但不应以此为限。
图6b为本实施例提供图6a中的半导体测试结构的预设标准图像的示意图，图6b中的预设标准图像可根据图3a及图3b示出的原理推断可得，此处不再一一举例说明。
实施例四
图7a为本实施例提供的半导体测试结构的平面示意图，如图7a所示，与实施例一、实施例二和实施例三的区别在于，本实施例中，所有的所述字线WL均悬空，没有接地的字线WL，也没有金属层M。
图7b为本实施例提供图7a中的半导体测试结构的预设标准图像的示意图，图7b中的预设标准图像可根据图3a及图3b示出的原理推断可得，此处不再一一举例说明。
需要说明的是，这种半导体测试结构只能测试所述节点接触结构的开路缺陷，而无法测试短路缺陷，只要所述电压对比度图像上出现暗场，即可判定暗场对应的所述节点接触结构发生了开路缺陷。
实施例五
图8a为本实施例提供的半导体测试结构的平面示意图，如图8a所示，与实施例一的区别在于，本实施例中，所述节点接触结构呈蜂巢状分布，但不应以此为限。也即是说，所述节点接触结构的分布方式不会影响本发明的实施。
图8b为本实施例提供图8a中的半导体测试结构的预设标准图像的示意图，图8b中的预设标准图像可根据图3a及图3b示出的原理推断可得，此处不再一一举例说明。
综上，在本发明实施例提供的半导体测试结构及缺陷检测方法中，将至少一条字线悬空，剩余的所述字线接地，利用电子束缺陷检测设备检测半导体测试结构即可以判断节点接触结构是否具有电性缺陷并定位电性缺陷的位置，且还可以判定发生的电性缺陷的类型，不需要借助其他的缺陷分析手段；并且，所述半导体测试结构可与正常的器件同步制备而成，因此无需特意设计掩模板等结构，也无需改变正常的器件的制备流程；进一步地，缺陷检测方法可以在形成节点接触结构之后立即进行缺陷检测，在线上作实时的缺陷分析，使得缺陷检测具有实时性，可防止大批量不良品的产生。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (13)
1.一种半导体测试结构，其特征在于，包括：
衬底，所述衬底内具有多个阵列分布的有源区；
多条沿第一方向排布的字线，所述字线位于所述衬底内，沿第二方向延伸并穿过对应的有源区，至少一条所述字线悬空，剩余的所述字线接地；
多条沿所述第二方向排布的位线，所述位线的至少部分位于所述衬底上，沿第一方向延伸以与所述字线相交，相交的所述字线和位线界定出多个节点接触窗；以及，
多个节点接触结构，填充在所述节点接触窗中并和对应的所述有源区电性连接。
2.如权利要求1所述的半导体测试结构，其特征在于，悬空的所述字线沿所述第一方向规则排布。
3.如权利要求2所述的半导体测试结构，其特征在于，相邻的两个悬空的字线之间相隔至少一个接地的字线。
4.如权利要求2所述的半导体测试结构，其特征在于，相邻的至少两个字线悬空并构成第一组字线，相邻的至少两个字线接地并构成第二组字线，所述第一组字线与所述第二组字线沿所述第一方向间隔排布。
5.如权利要求1～4中任一项所述的半导体测试结构，其特征在于，接地的所述字线的一端连接有金属层并通过对应的所述金属层接地。
6.如权利要求5所述的半导体测试结构，其特征在于，所述金属层分布在所述衬底的两侧，所述衬底每一侧上的所述金属层沿所述第一方向规则排布，且所述衬底的两侧上的所述金属层错位排布。
7.如权利要求1所述的半导体测试结构，其特征在于，所有的所述字线均悬空。
8.如权利要求1所述的半导体测试结构，其特征在于，所述节点接触结构呈行列分布，或者，所述节点接触结构呈蜂巢状分布。
9.一种缺陷检测方法，其特征在于，包括：
提供如权利要求1～8中任一项所述的半导体测试结构；
利用电子束缺陷检测设备检测所述半导体测试结构，以判断所述半导体测试结构的节点接触结构是否具有电性缺陷。
10.如权利要求9所述的缺陷检测方法，其特征在于，所述电子束缺陷检测设备检测所述半导体测试结构后得到电压对比度图像，将所述电压对比度图像与一预设标准图像进行比对，以判断所述节点接触结构是否具有电性缺陷、定位所述电性缺陷的位置以及判断所述电性缺陷的类别。
11.如权利要求10所述的缺陷检测方法，其特征在于，所述节点接触结构的电性缺陷的类别包括开路缺陷及短路缺陷。
12.如权利要求10或11所述的缺陷检测方法，其特征在于，通过比对所述电压对比度图像与所述预设标准图像中的明场/暗场的分布判断所述节点接触结构是否具有电性缺陷、定位所述电性缺陷的位置以及判断所述电性缺陷的类别。
13.如权利要求12所述的缺陷检测方法，其特征在于，当所述电压对比度图像与所述预设标准图像中的明场/暗场的分布相同时，所述节点接触结构没有缺陷；当所述电压对比度图像与所述预设标准图像中的明场/暗场的分布不同时，所述电压对比度图像中与所述预设标准图像不同的明场/暗场对应的所述节点接触结构具有电性缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110594601.XA CN113345865B (zh) | 2021-05-28 | 2021-05-28 | 半导体测试结构及缺陷检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110594601.XA CN113345865B (zh) | 2021-05-28 | 2021-05-28 | 半导体测试结构及缺陷检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113345865A true CN113345865A (zh) | 2021-09-03 |
| CN113345865B CN113345865B (zh) | 2022-09-09 |
Family
ID=77472033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110594601.XA Active CN113345865B (zh) | 2021-05-28 | 2021-05-28 | 半导体测试结构及缺陷检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113345865B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030003611A1 (en) * | 2001-06-29 | 2003-01-02 | Kla-Tencor Corporation | Apparatus and methods for monitoring self-aligned contact arrays |
| JP2005303210A (ja) * | 2004-04-15 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007080987A (ja) * | 2005-09-13 | 2007-03-29 | Ebara Corp | 半導体装置及びその検査方法 |
| KR20080000842A (ko) * | 2006-06-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 불량 검출 회로 |
| US20090152595A1 (en) * | 2005-09-13 | 2009-06-18 | Ebara Corporation | Semiconductor devices and method of testing same |
| US20110235389A1 (en) * | 2010-03-25 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9601392B1 (en) * | 2015-10-30 | 2017-03-21 | Globalfoundries Inc. | Device characterization by time dependent charging dynamics |
| US20170192050A1 (en) * | 2016-01-06 | 2017-07-06 | Globalfoundries Inc. | Methodology for early detection of ts to pc short issue |
| CN111463205A (zh) * | 2020-04-08 | 2020-07-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN111584488A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN212010971U (zh) * | 2020-06-11 | 2020-11-24 | 福建省晋华集成电路有限公司 | 半导体存储装置 |
| CN214624978U (zh) * | 2021-05-28 | 2021-11-05 | 福建省晋华集成电路有限公司 | 半导体测试结构 |
-
2021
- 2021-05-28 CN CN202110594601.XA patent/CN113345865B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030003611A1 (en) * | 2001-06-29 | 2003-01-02 | Kla-Tencor Corporation | Apparatus and methods for monitoring self-aligned contact arrays |
| JP2005303210A (ja) * | 2004-04-15 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007080987A (ja) * | 2005-09-13 | 2007-03-29 | Ebara Corp | 半導体装置及びその検査方法 |
| US20090152595A1 (en) * | 2005-09-13 | 2009-06-18 | Ebara Corporation | Semiconductor devices and method of testing same |
| KR20080000842A (ko) * | 2006-06-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 불량 검출 회로 |
| US20110235389A1 (en) * | 2010-03-25 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9601392B1 (en) * | 2015-10-30 | 2017-03-21 | Globalfoundries Inc. | Device characterization by time dependent charging dynamics |
| US20170192050A1 (en) * | 2016-01-06 | 2017-07-06 | Globalfoundries Inc. | Methodology for early detection of ts to pc short issue |
| CN111463205A (zh) * | 2020-04-08 | 2020-07-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN111584488A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN212010971U (zh) * | 2020-06-11 | 2020-11-24 | 福建省晋华集成电路有限公司 | 半导体存储装置 |
| CN214624978U (zh) * | 2021-05-28 | 2021-11-05 | 福建省晋华集成电路有限公司 | 半导体测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113345865B (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6504393B1 (en) | Methods and apparatus for testing semiconductor and integrated circuit structures | |
| TWI433160B (zh) | 積體電路製程中判定缺陷的結構與方法 | |
| US5872018A (en) | Testchip design for process analysis in sub-micron DRAM fabrication | |
| US6855568B2 (en) | Apparatus and methods for monitoring self-aligned contact arrays using voltage contrast inspection | |
| KR100544222B1 (ko) | 웨이퍼의 결함을 검출하는 방법 및 장치 | |
| CN103354212B (zh) | 测算接触孔与多晶硅栅极对准偏差值的方法 | |
| US8987013B2 (en) | Method of inspecting misalignment of polysilicon gate | |
| CN103354211B (zh) | 测算接触孔与多晶硅栅极对准偏差值的方法 | |
| JPS63269542A (ja) | 半導体加工欠陥モニタ回路 | |
| US20090196490A1 (en) | Defect inspection method and defect inspection apparatus | |
| US5874309A (en) | Method for monitoring metal corrosion on integrated circuit wafers | |
| US20170154687A1 (en) | Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler | |
| CN214624978U (zh) | 半导体测试结构 | |
| CN113345865B (zh) | 半导体测试结构及缺陷检测方法 | |
| JP3496523B2 (ja) | 半導体装置及びその評価方法と半導体素子の製造方法 | |
| JP4750489B2 (ja) | 半導体装置の製造方法 | |
| Guldi et al. | Analysis and modeling of systematic and defect related yield issues during early development of a new technology | |
| Patterson et al. | Real Time Fault Site Isolation of Front-End Defects in ULSI-ESRAM Utilizing In-Line Passive Voltage Contrast Inspection | |
| EP0237406A2 (en) | Electron beam testing of semiconductor wafers | |
| US20060273371A1 (en) | Evaluation semiconductor device | |
| Chen et al. | Detection of Electrical Defects by Distinguish Methodology Using an Advanced E-Beam Inspection System | |
| Moreau et al. | Early detection of crystal defects in the device process flow by electron beam inspection | |
| Herschbein et al. | Semi-Automated Full Wafer In-line SRAM Failure Analysis by Dual Beam Focused Ion Beam (FIB) | |
| CN106098583A (zh) | 针对多晶硅氧化物栅极缺失的电子束扫描检测方法 | |
| EP1056127A2 (en) | Method and apparatus for correlating data from a semiconductor wafer process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |