CN113345355B - 显示面板的Mura检测方法、装置及介质 - Google Patents
显示面板的Mura检测方法、装置及介质 Download PDFInfo
- Publication number
- CN113345355B CN113345355B CN202110645885.0A CN202110645885A CN113345355B CN 113345355 B CN113345355 B CN 113345355B CN 202110645885 A CN202110645885 A CN 202110645885A CN 113345355 B CN113345355 B CN 113345355B
- Authority
- CN
- China
- Prior art keywords
- transistor
- target
- display panel
- voltage
- tests
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
本申请公开了一种显示面板的Mura检测方法、装置及介质,属于显示技术领域。该方法包括:对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,N次测试中用于控制目标晶体管通断的控制信号中生效脉冲的电压逐次升高或降低,N为大于1的整数;获取每次测试中每个目标晶体管的电流量参数,并利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到每个目标晶体管的阈值电压;在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象。根据本申请实施例能够提高Mura现象检测的效率。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种显示面板的Mura检测方法、装置及介质。
背景技术
随着显示技术的发展,显示面板的应用越来越广泛,对显示面板的显示效果的要求也越来越高。在显示面板生产过程中,由于生产工艺等原因,显示面板会产生Mura现象。Mura现象是指显示面板显示的亮度不均匀,造成各种痕迹的现象。Mura现象会降低显示面板的显示效果。
现阶段对显示面板中的Mura现象的检测准确率较低,难以准确地检测出显示面板的Mura现象。
发明内容
本申请实施例提供一种显示面板的Mura检测方法、装置及介质,能够提高Mura现象检测的准确率。
第一方面,本申请实施例提供一种显示面板的Mura检测方法,包括:对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,N次测试中用于控制目标晶体管通断的控制信号中生效脉冲的电压逐次升高或降低,N为大于1的整数;获取每次测试中每个目标晶体管的电流量参数,并利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到每个目标晶体管的阈值电压;在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象。
在一些可能的实施例中,目标晶体管包括开关晶体管,开关晶体管位于数据信号端与第一信号端之间,且数据信号端、开关晶体管和第一信号端之间形成第一通路,对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:在N次测试的每次测试中,向第一通路输入控制信号,至少控制开关晶体管导通,以使第一通路导通。
在一些可能的实施例中,控制信号包括第一扫描信号和发光控制信号;第一信号端包括电源信号端,第一通路包括数据信号端、开关晶体管、第一晶体管和电源信号端,开关晶体管通过第一晶体管与电源信号端电连接,对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:在N次测试的每次测试中,向开关晶体管的控制端输入第一扫描信号,并向第一晶体管的控制端输入发光控制信号,第一扫描信号中生效脉冲与发光控制信号中生效脉冲同步且电压相等。
在一些可能的实施例中,目标晶体管包括驱动晶体管,驱动晶体管位于数据信号端与第二信号端之间,且数据信号端、驱动晶体管和第二信号端之间形成第二通路,对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:在N次测试的每次测试中,向第二通路输入控制信号,至少控制驱动晶体管导通,以使第二通路导通。
在一些可能的实施例中,控制信号包括基准信号;第二信号端包括与驱动晶体管的控制端电连接的存储电容,第二通路包括数据信号端、开关晶体管、驱动晶体管、第一晶体管组和存储电容,驱动晶体管的第一端通过开关晶体管与数据信号端电连接,驱动晶体管的控制端和第二端通过第一晶体管组电连接,存储电容通过第二晶体管组与基准信号端连接,对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:在N次测试的每次测试中,向第二晶体管组的控制端输入第二扫描信号,使第二晶体管组导通,通过基准信号端输出的基准信号对存储电容充电,控制信号包括基准信号;向开关晶体管的控制端与第一晶体管组的控制端输入第一扫描信号,使开关晶体管和第一晶体管组导通,使存储电容释放的电信号通过驱动晶体管。
在一些可能的实施例中,利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到每个目标晶体管的阈值电压,包括:对于一次测试中的一个目标晶体管,计算目标晶体管的电流量参数与目标电压差值的增量比值,目标电压差值为相邻两次测试中控制信号的生效脉冲的电压的差值;将一个目标晶体管N次测试中计算得到的最大的增量比值确定为目标晶体管的目标比值;将目标比值对应的目标晶体管的控制端电压确定为目标晶体管的阈值电压。
在一些可能的实施例中,获取每次测试中每个目标晶体管的电流量参数,包括:从数据信号端获取每次测试中每个目标晶体管的电流量参数。
在一些可能的实施例中,电流量参数包括流过目标晶体管的电流或电荷量。
在一些可能的实施例中,在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象,包括:利用显示面板中目标晶体管的阈值电压,生成灰阶map图,灰阶map图包括与显示面板中像素驱动电路一一对应的灰阶块,灰阶块的灰阶值用于表征像素驱动电路中目标晶体管的阈值电压;在灰阶map图中至少一个区域中灰阶块的灰阶值与其他灰阶块的灰阶值的差异度高于预设的差异度阈值的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
在一些可能的实施例中,在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象,包括:统计异常候选晶体管的数量,异常候选晶体管包括阈值电压超出预设偏离阈值的目标晶体管,预设偏离阈值与用于表征目标晶体管的阈值电压的离散情况的分布偏离参数相关;在异常候选晶体管的数量大于预设数量阈值,且异常候选晶体管所在的像素驱动电路在显示面板中的排列位置连续的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
在一些可能的实施例中,该显示面板的Mura检测方法还包括:利用晶体管特性测试装置对目标晶体管进行测试,得到目标晶体管的阈值电压范围;根据阈值电压范围设置第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压,第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压所限定的电压范围包括阈值电压范围。
第二方面,本申请实施例提供一种显示面板的Mura检测装置,包括:测试模块,用于对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,N次测试中用于控制目标晶体管通断的控制信号中生效脉冲的电压逐次升高或降低,N为大于1的整数;计算模块,用于获取每次测试中每个目标晶体管的电流量参数,并利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到每个目标晶体管的阈值电压;确定模块,用于在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象。
在一些可能的实施例中,目标晶体管包括开关晶体管,开关晶体管位于数据信号端与第一信号端之间,且数据信号端、开关晶体管和第一信号端之间形成第一通路,测试模块用于:在N次测试的每次测试中,向第一通路输入控制信号,至少控制开关晶体管导通,以使第一通路导通。
在一些可能的实施例中,控制信号包括第一扫描信号和发光控制信号;第一信号端包括电源信号端,第一通路包括数据信号端、开关晶体管、第一晶体管和电源信号端,开关晶体管通过第一晶体管与电源信号端电连接,测试模块用于:在N次测试的每次测试中,向开关晶体管的控制端输入第一扫描信号,并向第一晶体管的控制端输入发光控制信号,第一扫描信号中生效脉冲与发光控制信号中生效脉冲同步且电压相等。
在一些可能的实施例中,目标晶体管包括驱动晶体管,驱动晶体管位于数据信号端与第二信号端之间,且数据信号端、驱动晶体管和第二信号端之间形成第二通路,测试模块用于:在N次测试的每次测试中,向第二通路输入控制信号,至少控制驱动晶体管导通,以使第二通路导通。
在一些可能的实施例中,控制信号包括基准信号;第二信号端包括与驱动晶体管的控制端电连接的存储电容,第二通路包括数据信号端、开关晶体管、驱动晶体管、第一晶体管组和存储电容,驱动晶体管的第一端通过开关晶体管与数据信号端电连接,驱动晶体管的控制端和第二端通过第一晶体管组电连接,存储电容通过第二晶体管组与基准信号端连接,测试模块用于:在N次测试的每次测试中,向第二晶体管组的控制端输入第二扫描信号,使第二晶体管组导通,通过基准信号端输出的基准信号对存储电容充电,控制信号包括基准信号;向开关晶体管的控制端与第一晶体管组的控制端输入第一扫描信号,使开关晶体管和第一晶体管组导通,使存储电容释放的电信号通过驱动晶体管。
在一些可能的实施例中,计算模块用于:对于一次测试中的一个目标晶体管,计算目标晶体管的电流量参数与目标电压差值的增量比值,目标电压差值为相邻两次测试中控制信号的生效脉冲的电压的差值;将一个目标晶体管N次测试中计算得到的最大的增量比值确定为目标晶体管的目标比值;将目标比值对应的目标晶体管的控制端电压确定为目标晶体管的阈值电压。
在一些可能的实施例中,计算模块用于:从数据信号端获取每次测试中每个目标晶体管的电流量参数。
在一些可能的实施例中,电流量参数包括流过目标晶体管的电流或电荷量。
在一些可能的实施例中,确定模块用于:利用显示面板中目标晶体管的阈值电压,生成灰阶map图,灰阶map图包括与显示面板中像素驱动电路一一对应的灰阶块,灰阶块的灰阶值用于表征像素驱动电路中目标晶体管的阈值电压;在灰阶map图中至少一个区域中灰阶块的灰阶值与其他灰阶块的灰阶值的差异度高于预设的差异度阈值的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
在一些可能的实施例中,确定模块用于:统计异常候选晶体管的数量,异常候选晶体管包括阈值电压超出预设偏离阈值的目标晶体管,预设偏离阈值与用于表征目标晶体管的阈值电压的离散情况的分布偏离参数相关;在异常候选晶体管的数量大于预设数量阈值,且异常候选晶体管所在的像素驱动电路在显示面板中的排列位置连续的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
在一些可能的实施例中,该显示面板的Mura检测装置还包括:电压设置模块,用于利用晶体管特性测试装置对目标晶体管进行测试,得到目标晶体管的阈值电压范围;根据阈值电压范围设置第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压,第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压所限定的电压范围包括阈值电压范围。
第三方面,本申请实施例提供一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序指令,计算机程序指令被处理器执行时实现第一方面中的显示面板的Mura检测方法。
本申请提供一种显示面板的Mura检测方法、装置及介质,对目标晶体管进行N次控制信号的生效脉冲电压逐次升高或降低的测试,获取每次测试中显示面板中每个目标晶体管的点流量参数。利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到目标晶体管的阈值电压。目标晶体管的阈值电压能够体现目标晶体管的性能,目标晶体管的性能与该目标晶体管所在像素驱动电路驱动的发光元件的亮度相关,通过目标晶体管的阈值的分布的均匀性能够体现显示面板显示的均匀性。目标晶体管的阈值的分布的均匀性异常,表示显示面板显示的均匀性异常。通过目标晶体管的阈值电压的分布的均匀性异常来确定显示面板存在Mura现象,提高了Mura现象检测的准确率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单的介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的显示面板的一示例的示意图;
图2为本申请提供的显示面板的Mura检测方法的一实施例的流程图;
图3为本申请实施例提供的控制信号的生效脉冲的电压变化的一示例的示意图;
图4为本申请实施例提供的控制信号的生效脉冲的电压变化的另一示例的示意图;
图5为本申请实施例提供的像素驱动电路的一示例的结构示意图;
图6为图5所示的像素驱动电路对应的控制信号及对应的电流量参数的一示例的示意图;
图7为图5所示的像素驱动电路对应的控制信号、相关信号及对应的电流量参数的一示例的示意图;
图8为本申请实施例提供的流过目标晶体管的电流与栅极电压的一示例的关系曲线图;
图9为本申请提供的显示面板的Mura检测方法的另一实施例的流程图;
图10为本申请提供的显示面板的Mura检测方法的又一实施例的流程图;
图11为本申请提供的显示面板的Mura检测装置的一实施例的结构示意图;
图12为本申请提供的显示面板的Mura检测设备的一实施例的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例,为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本申请进行进一步详细描述。应理解,此处所描述的具体实施例仅意在解释本申请,而不是限定本申请。对于本领域技术人员来说,本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
Mura现象是指显示面板显示的亮度不均匀,造成各种痕迹的现象。显示面板出现Mura现象,会影响显示面板的显示效果。因此,需要在显示面板出厂前对显示面板进行检测,确定显示面板是否存在Mura现象,以便于采取相应措施。比如,可在暗室中将显示面板切换到黑色画面以及其他低灰阶画面,检测人员从各种不同的角度观察,确定显示面板是否存在Mura现象,但该方法效率较低。
本申请提供了一种显示面板的Mura检测方法、装置及介质,通过多次测试得到显示面板中每个像素驱动电路中目标晶体管的阈值电压,并根据目标晶体管的阈值电压的分布,来确定显示面板是否存在Mura现象,不需人工不同角度对显示面板进行观察,提高了检测Mura现象的效率。
显示面板可包括多个像素单元。像素单元对应配置有用于驱动该像素单元的像素驱动电路。像素驱动电路可在显示面板中呈行列分布。通过输入到像素驱动电路的扫描信号,可对像素驱动电路逐行扫描。例如,图1为本申请实施例提供的显示面板的一示例的示意图。如图1所示,显示面板10中包括呈行列分布的像素驱动电路11,像素驱动电路11与发光元件12连接,用于驱动该发光元件12发光。
图2为本申请提供的显示面板的Mura检测方法的一实施例的流程图。如图2所示,该显示面板的Mura检测方法可包括步骤S201至步骤S203。
在步骤S201中,对显示面板中每个像素驱动电路中的目标晶体管进行N次测试。
在本申请实施例中并不限定像素驱动电路的电路结构。例如,像素驱动电路可包括2T1C电路、7T1C电路、7T2C电路或9T1C电路等。其中,“2T1C电路”指像素电路中包括2个薄膜晶体管(T)和1个电容(C)的像素电路,其它“7T1C电路”、“7T2C电路”、“9T1C电路”等依次类推。
目标晶体管指在像素驱动电路中起到关键作用的晶体管,例如,目标晶体管可包括开关晶体管和/或驱动晶体管。开关晶体管是受扫描信号控制导通或关断,从而可将数据信号写入存储电容的晶体管。驱动晶体管是受存储电容释放的电信号控制导通或关断,从而可将电源信号向发光元件传输以驱动发光元件发光的晶体管。
N次测试中用于控制目标晶体管通断的控制信号的生效脉冲的电压逐次升高或降低,N为大于1的整数。具体地,N次测试中用于控制目标晶体管通断的控制信号的生效脉冲的电压可逐次均匀升高或均匀降低。生效脉冲即为能够控制目标晶体管的状态的脉冲,具体可根据目标晶体管的类型设定。在一些示例中,任意相邻两次测试中控制信号的生效脉冲的电压的电压差可相同,可预先设定该电压差,具体值并不限定,例如,可设为0.2伏特(V)。在另一些示例中,任意相邻两次测试中控制信号的生效脉冲的电压的电压差可不同,具体值并不限定。
例如,在目标晶体管包括P型晶体管的情况下,该P型晶体管对应的生效脉冲为低电平脉冲。控制信号的生效脉冲的电压随着测试次数可逐渐升高或降低,在此并不限定。图3为本申请实施例提供的控制信号的生效脉冲的电压变化的一示例的示意图。如图3所示,每一次测试会对像素驱动电路逐行输入控制信号。第i次测试中控制信号的生效脉冲的电压可低于第i-1次测试中控制信号的生效脉冲的电压,i为大于1的整数。
又例如,在目标晶体管包括N型晶体管的情况下,该N型晶体管对应的生效脉冲为高电平脉冲。控制信号的生效脉冲的电压随着测试次数可逐渐升高或降低,在此并不限定。图4为本申请实施例提供的控制信号的生效脉冲的电压变化的另一示例的示意图。如图4所示,每一次测试会对像素驱动电路逐行输入控制信号。第i次测试中控制信号的生效脉冲的电压可高于第i-1次测试中控制信号的生效脉冲的电压,i为大于1的整数。
在步骤S202中,获取每次测试中每个目标晶体管的电流量参数,并利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到每个目标晶体管的阈值电压。
在每次测试的过程中,均有电流流过目标晶体管。每次测试中每个目标晶体管的电流量参数即为测试过程中与流过目标晶体管的电流相关的参数。在一些示例中,电流量参数可包括流过目标晶体管的电流或电荷量,在此并不限定。在电流量参数包括流过晶体管的电流的情况下,可选取每次测试中固定时间下流过晶体管的电流作为电流量参数,也可选取每次测试的时长中流过晶体管的电流的平均值,在此并不限定。在电流量参数包括流过晶体管的电荷量的情况下,每次测试中生效脉冲所占用的时长可相等,以便于得到准确的电荷量。
目标晶体管的阈值电压与目标晶体管的电流量参数随控制信号的变化的生效脉冲的变化量相关。目标晶体管的阈值电压为目标晶体管瞬间开启时的控制端电压如栅极电压,可根据目标晶体管的流经电流和控制端电压的关系曲线确定。因此可根据目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到目标晶体管的阈值电压。
在步骤S203中,在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象。
目标晶体管的阈值电压可体现目标晶体管的性能,通过显示面板中目标晶体管的阈值电压的分布的均匀性,可确定显示面板中目标晶体管的性能的均匀性。目标晶体管的阈值电压的分布的均匀性异常,表示在目标晶体管工作,像素驱动电路驱动发光元件的情况下,会造成显示面板显示的亮度不均匀的问题,即出现Mura现象。本申请实施例利用目标晶体管的阈值电压的分布的均匀性,实现对Mura现象的检测。
在本申请实施例中,对目标晶体管进行N次控制信号的生效脉冲电压逐次升高或降低的测试,获取每次测试中显示面板中每个目标晶体管的电流量参数。利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到目标晶体管的阈值电压。目标晶体管的阈值电压能够体现目标晶体管的性能,目标晶体管的性能与该目标晶体管所在像素驱动电路驱动的发光元件的亮度相关,通过目标晶体管的阈值电压的分布的均匀性能够体现显示面板显示的均匀性。目标晶体管的阈值电压的分布的均匀性异常,表示显示面板显示的均匀性异常。通过目标晶体管的阈值电压的分布的均匀性异常来确定显示面板存在Mura现象,提高了Mura现象检测的准确率,还能够提高Mura现象检测的效率。
在一些实施例中,目标晶体管可包括开关晶体管。开关晶体管位于数据信号端与第一信号端之间,且数据信号端、开关晶体管和第一信号端之间可形成第一通路。第一通路还可包括除数据信号端、开关晶体管和第一信号端之外的其他结构,在此并不限定。数据信号端的电压与第一信号端的电压具有电压差,能够使数据信号端、开关晶体管和第一信号端之间形成通路。数据信号端可用于提供数据信号。第一信号端可根据像素驱动电路结构设定,在此并不限定。例如,第一信号端可直接复用像素驱动电路中已有的结构,如电源信号端、发光控制信号端、扫描信号端等。又例如,第一信号端可为专门设置的测试信号端。
对显示面板中每个像素驱动电路中的开关晶体管进行N次测试,具体可在N次测试的每次测试中,向第一通路输入控制信号,至少控制开关晶体管导通,以使第一通路导通。像素驱动电路结构不同,像素驱动电路对应的第一通路的具体结构也不同。要使第一通路导通,需要第一通路中的各个结构均处于导通状态,在第一通路导通的情况下,开关晶体管也是导通的,有电流流过开关晶体管。
在一些示例中,控制信号可包括第一扫描信号和发光控制信号。第一信号端包括电源信号端。电源信号端用于提供电源信号。第一通路包括数据信号端、开关晶体管、第一晶体管和电源信号端。开关晶体管位于数据信号端与电源信号端之间,开关晶体管通过第一晶体管与电源信号端电连接。开关晶体管受第一扫描信号控制导通或断开。具体地,开关晶体管的控制端与第一扫描信号端电连接。第一扫描信号端用于提供第一扫描信号。第一晶体管受发光控制信号控制导通或断开。具体地,第一晶体管的控制端与发光控制信号端电连接。发光控制信号端用于提供发光控制信号。为了在测试的过程中有电流流过开关晶体管,在对开关晶体管测试的情况下,需要第一晶体管的状态与开关晶体管的状态同步。
在目标晶体管包括开关晶体管的情况下,控制信号可包括第一扫描信号和发光控制信号。在N次测试的每次测试中,可向开关晶体管的控制端输入第一扫描信号,并向第一晶体管的控制端输入发光控制信号。开关晶体管与第一晶体管可等效为一个晶体管。即开关晶体管的控制端和第一晶体管的控制端可视为等效出的晶体管的控制端,开关晶体管与数据信号端电连接的一端可视为等效出的晶体管的第一端,第一晶体管与数据信号端电连接的一端可视为等效出的晶体管的第二端。第一扫描信号中生效脉冲与发光控制信号中生效脉冲同步且电压相等,即保证开关晶体管与第一晶体管在相同的条件下工作。
在一些实施例中,目标晶体管可包括驱动晶体管。驱动晶体管位于数据信号端与第二信号端之间,且数据信号端、驱动晶体管和第二信号端之间形成第二通路。第二通路还可包括除数据信号端、驱动晶体管和第二信号端之外的其他结构,在此并不限定。数据信号端的电压与第二信号端的电压具有电压差,能够使数据信号端、驱动晶体管和第二信号端之间形成通路。第二信号端可根据像素驱动电路结构设定,在此并不限定。例如,第二信号端可直接复用像素驱动电路中已有的结构,如像素驱动电路中的信号端或像素驱动电路中的存储电容等。又例如,第二信号端可为专门设置的测试信号端。
对显示面板中每个像素驱动电路中的驱动晶体管进行N次测试,具体可在N次测试的每次测试中,向第二通路输入控制信号,至少控制驱动晶体管导通,以使第二通路导通。像素驱动电路结构不同,像素驱动电路对应的第二通路的具体结构也不同。要使第二通路导通,需要第二通路中的各个结构均处于导通状态,在第二通路导通的情况下,驱动晶体管也是导通的,有电流流过驱动晶体管。
在一些示例中,控制信号包括基准信号。第二信号端包括与驱动晶体管的控制端电连接的存储电容。第二通路包括数据信号端、开关晶体管、驱动晶体管、第一晶体管组和存储电容。驱动晶体管的第一端通过开关晶体管与数据信号端电连接。驱动晶体管的控制端与存储电容电连接。驱动晶体管的控制端和第二端通过第一晶体管组电连接。存储电容通过第二晶体管组与基准信号端连接。驱动晶体管受存储电容释放的电信号控制导通或关断。在对驱动晶体管进行测试的过程中,需要先对存储电容充电,即需使第二晶体管组导通,以利用基准信号端提供的基准信号对存储电容充电。第二晶体管组可包括一个以上的晶体管,在此并不限定。第二晶体管组中的晶体管由同一信号控制导通或关断。具体地,第二晶体管组可受第二扫描信号控制导通或关断。即第二晶体管组的控制端与第二扫描信号端电连接。第二扫描信号端用于提供第二扫描信号。充电结束后,需使第一晶体管组和开关晶体管导通,使存储电容对驱动晶体管的控制端放电,控制驱动晶体管,使有电流流过驱动晶体管。第一晶体管组可包括一个以上的晶体管,在此并不限定。第一晶体管组中的晶体管由同一信号控制导通或关断。具体地,第一晶体管组和开关晶体管可受第一扫描信号控制导通或关断。即第一晶体管组的控制端和开关晶体管的控制端均与第一扫描信号端电连接。
在目标晶体管包括驱动晶体管的情况下,控制信号可包括基准信号。在N次测试的每次测试中,向第二晶体管组的控制端输入第二扫描信号,使第二晶体管组导通,通过基准信号端输出的基准信号对存储电容充电。向开关晶体管的控制端与第一晶体管组的控制端输入第一扫描信号,使开关晶体管和第一晶体管组导通,使存储电容释放的电信号通过驱动晶体管。可将开关晶体管、驱动晶体管和第一晶体管组等效为一个晶体管。即驱动晶体管的控制端可视为等效出的晶体管的控制端,开关晶体管与数据信号端电连接的一端可视为等效出的晶体管的第一端,第一晶体管组与存储电容电连接的一端可视为等效出的晶体管的第二端。其中,第一扫描信号的生效脉冲和第二扫描信号的生效脉冲在时序上存在移位,第二扫描信号的生效脉冲结束后第一扫描信号的生效脉冲出现。第一扫描信号的生效脉冲的电压可与第二扫描信号的生效脉冲的电压相等。
具体地,可利用阵列测试(Array Test,AT)设备通过与数据信号端连接的测试端即AT pad读取数据信号端传输来的信号,以从数据信号端获取每次测试中每个目标晶体管的电流量参数。
为了便于说明,下面以“9T1C电路”的电路结构的像素驱动电路为例进行说明。图5为本申请实施例提供的像素驱动电路的一示例的结构示意图。如图5所示,该像素驱动电路包括晶体管T1至T9以及存储电容C1。晶体管T1至T9以及存储电容C1之间的连接关系如图5所示,在此不再赘述。其中,开关晶体管为晶体管T1,驱动晶体管为晶体管T3。开关晶体管T1的控制端与第一扫描信号端Scan1连接,开关晶体管T1的第一端与数据信号端Vdata电连接,以接收数据信号端发送的数据信号。晶体管T2为上述实施例中的第一晶体管。晶体管T2的控制端与发光控制信号端EM电连接,发光控制信号端EM用于提供发光控制信号。开关晶体管T1和晶体管T2位于数据信号端Vdata和电源信号端Vdd之间。驱动晶体管T3的控制端与存储电容C1连接,以接收存储电容C1释放的电信号。驱动晶体管T3的第一端通过开关晶体管T1与数据信号端Vdata电连接。晶体管T4和T6可视为上述实施例中的第一晶体管组。晶体管T4的控制端与T6的控制端均与第一扫描信号端Scan1电连接。驱动晶体管T3的第二端与晶体管T6电连接。晶体管T7和T8可视为上述实施例中的第二晶体管组。晶体管T7的控制端与T8的控制端均与第二扫描信号端Scan2电连接。体管T7和T8位于存储电容C1与基准信号端Vref之间。
图6为图5所示的像素驱动电路对应的控制信号及对应的电流量参数的一示例的示意图。图6所示的控制信号是针对开关晶体管T1的控制信号。I表示电流,t表示时间,Q1、Q2、Q3、Q4分别表示第1次测试至第4次测试中流过开关晶体管T1的电荷量。电源信号端提供的电源信号与数据信号端提供的数据信号具有电压差,在此并不对该电压差进行限定。例如,电源信号端提供的电源信号与数据信号端提供的数据信号之间的电压差可设为0.5V。基准信号端提供的基准信号的电压可设为一固定电压,例如可设置为7V,避免基准信号电压过低对电源信号端至数据信号端之间的电流产生影响。
如图6所示,随着测试次数增加,第一扫描信号的生效脉冲的电压和发光控制信号的生效脉冲的电压逐渐降低。对应地,N次测试中流过开关晶体管的电荷量逐渐增加。例如,第一扫描信号的生效脉冲的电压和发光控制信号的生效脉冲的电压可从0V,以步长为0.2V随测试次数逐次下降,直至第一扫描信号的生效脉冲的电压和发光控制信号的生效脉冲的电压降至-10V。
图7为图5所示的像素驱动电路对应的控制信号、相关信号及对应的电流量参数的一示例的示意图。图7所示的控制信号是针对驱动晶体管T3的控制信号。I表示电流,t表示时间,Q1、Q2、Q3、Q4分别表示第1次测试至第4次测试中流过驱动晶体管T3的电荷量。相关信号可包括第一扫描信号和第二扫描信号。在利用基准信号对存储电容C1充电的情况下,第二扫描信号的电压要保证使第二晶体管组完全导通。在存储电容C1对驱动晶体管T3放电的情况下,第一扫描信号的电压要保证使第一晶体管组和开关晶体管T1完全导通。
如图7所示,随着测试次数增加,基准信号的生效脉冲的电压逐渐降低。对应地,N次测试中流过驱动晶体管的电荷量逐渐增加。例如,基准信号的生效脉冲的电压可从0V,以步长为0.2V随测试次数逐次下降,直至基准信号的生效脉冲的电压降至-10V。
在上述实施例中,对于一次测试中的一个目标晶体管,可计算目标晶体管的电流量参数与目标电压差值的增量比值。目标电压差值为相邻两次测试中控制信号的生效脉冲的电压的差值。将一个目标晶体管N次测试中计算得到的最大的增量比值确定为目标晶体管的目标比值。将目标比值对应的目标晶体管的控制端电压确定为目标晶体管的阈值电压。
例如,图8为本申请实施例提供的流过目标晶体管的电流与栅极电压的一示例的关系曲线图。其中,Id表示流过目标晶体管的电流,单位为安培(A);Vg为目标晶体管的控制端的电压,单位为伏特(V)。电压阈值Vth=max(ΔId/ΔVg)。其中,ΔId为流过目标晶体管的电流的增量,即相邻两次测试流过目标晶体管的电流的差值。ΔVg为目标晶体管的控制端电压的增量,即相邻两次测试控制信号的生效脉冲的电压的差值。N次测试得到的值最大的增量比值即为图7所示曲线的最大斜率,图8所示曲线的最大斜率对应的目标晶体管的控制端电压即为该目标晶体管的阈值电压。如对目标晶体管进行51次测试,对应可计算得到50个增量比值,在50个增量比值中选取最大值,将最大值对应的目标晶体管的控制端电压确定为目标晶体管的阈值电压。
图9为本申请提供的显示面板的Mura检测方法的另一实施例的流程图。图9与图2的不同之处在于,图2中的步骤S203可细化为图9中的步骤S2031和步骤S2032。
在步骤S2031中,利用显示面板中目标晶体管的阈值电压,生成灰阶map图。
灰阶map图包括与显示面板中像素驱动电路一一对应的灰阶块。灰阶块在灰阶map图中的排列位置与像素驱动电路在显示面板中的排列位置一致。灰阶块的灰阶值用于表征像素驱动电路中目标晶体管的阈值电压。具体地,灰阶块的灰阶值与目标晶体管的阈值电压呈正相关或负相关,在此并不限定。
由于不同目标晶体管的阈值电压之间的差异较小,为了灰阶map图更加直观、更易于分辨,可对得到的目标晶体管的阈值电压进行放大处理,进一步利用放大处理后的阈值电压生成灰阶map图。放大处理可包括将目标晶体管的阈值电压均乘以大于1的系数或其他处理算法,在此并不限定放大处理的具体方式。
在步骤S2032中,在灰阶map图中至少一个区域中灰阶块的灰阶值与其他灰阶块的灰阶值的差异度高于预设的差异度阈值的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
灰阶map图中的灰阶块的灰阶值的均匀性可表示显示面板显示的均匀性。灰阶map图中存在灰阶值与其他灰阶块的灰阶值差异度高于差异度阈值的区域,表示该区域为显示异常的区域,即该区域为发生Mura现象的区域。差异度用于体现灰阶值之间的差距。差异度越大,表示灰阶值之间的差距越大。差异度可包括灰阶值之间的差值或者其他计算值,在此并不限定。差异度阈值可根据具体场景和需求设定,在此并不限定。
图10为本申请提供的显示面板的Mura检测方法的又一实施例的流程图。图10与图2的不同之处在于,图2所示的步骤S203可细化为图10中的步骤S2033和步骤S2034。
在步骤S2033中,统计异常候选晶体管的数量。
异常候选晶体管包括阈值电压超出预设偏离阈值的目标晶体管。预设偏离阈值与用于表征目标晶体管的阈值电压的离散情况的分布偏离参数相关。例如,分布偏离参数可为阈值电压的方差、标准差等,在此并不限定。目标晶体管的阈值电压分布越离散,则显示面板中像素单元的亮度的分布也越离散。阈值电压超出预设偏离阈值,表示显示面板中该目标晶体管对应的像素驱动电路驱动的像素单元的亮度与其他像素单元的亮度差距较大。异常候选晶体管所对应的像素单元有可能处于显示异常区域。预设偏离阈值可根据具体场景和需求设定,在此并不限定。例如,预设偏离阈值可为x倍的标准差,x为常数系数,具体数值可根据具体场景和需求设定。
在步骤S2034中,在异常候选晶体管的数量大于预设数量阈值,且异常候选晶体管所在的像素驱动电路在显示面板中的排列位置连续的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
异常候选晶体管的数量大于预设数量阈值,且异常候选晶体管所在像素驱动电路在显示面板中的排列位置连续,表示较多且连续的像素单元的亮度与显示面板中其他像素的亮度差异较大,形成了显示异常的区域,即显示面板存在Mura现象。
为了进一步节省Mura检测花费的时间,提高Mura检测的效率,以及提高Mura检测的准确性,还可预先设置范围合理的第1次测试的控制信号的生效脉冲的电压至第N次测试的控制信号的生效脉冲的电压。
具体地,可利用晶体管特性测试装置对目标晶体管进行测试,得到目标晶体管的阈值电压范围。根据阈值电压范围设置第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压。第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压所限定的电压范围包括阈值电压范围。
晶体管特性测试装置如测试元件组(Test Element Group,TEG)设备可对目标晶体管进行检测,得到目标晶体管的阈值电压范围,但无法得到目标晶体管准确具体的阈值电压。但可利用该阈值电压范围,来确定进行N次测试中控制信号的生效脉冲的电压范围。N次测试中控制信号的生效脉冲的电压范围可由第1次测试中控制信号的生效脉冲的电压和第N次测试中控制信号的生效脉冲的电压限定。例如,晶体管特性测试装置测得目标晶体管的阈值电压范围为-1.8V至-3V,对应地,可设置第1次测试中控制信号的生效脉冲的电压为-1.6V,第N次测试中生效脉冲的电压为-4V。
N次测试中控制信号的生效脉冲的电压范围包括阈值电压范围,可避免发生由于控制信号的生效脉冲的电压选取不当导致重新设定控制信号的生效脉冲的电压的情况,节省了Mura检测的时间;还可避免在测试过程中发生由于控制信号的生效脉冲的电压选取不当导致的阈值电压计算错误的情况,提高了Mura检测的准确度。
在一些示例中,第1次测试中控制信号的生效脉冲的电压至第N次测试中控制信号的生效脉冲的电压可自由设定,在此并不限定。
本申请还提供一种显示面板的Mura检测装置。图11为本申请提供的显示面板的Mura检测装置的一实施例的结构示意图。如图11所示,该显示面板的Mura检测装置300可包括测试模块301、计算模块302和确定模块303。
测试模块301可用于对显示面板中每个像素驱动电路中的目标晶体管进行N次测试。
N次测试中用于控制目标晶体管通断的控制信号中生效脉冲的电压逐次升高或降低,N为大于1的整数。
计算模块302可用于获取每次测试中每个目标晶体管的电流量参数,并利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到每个目标晶体管的阈值电压。
确定模块303可用于在显示面板中目标晶体管的阈值电压的分布的均匀性异常的情况下,确定显示面板存在Mura现象。
在本申请实施例中,对目标晶体管进行N次控制信号的生效脉冲电压逐次升高或降低的测试,获取每次测试中显示面板中每个目标晶体管的点流量参数。利用N次测试中每个目标晶体管的电流量参数和控制信号的生效脉冲的电压,得到目标晶体管的阈值电压。目标晶体管的阈值电压能够体现目标晶体管的性能,目标晶体管的性能与该目标晶体管所在像素驱动电路驱动的发光元件的亮度相关,通过目标晶体管的阈值的分布的均匀性能够体现显示面板显示的均匀性。目标晶体管的阈值的分布的均匀性异常,表示显示面板显示的均匀性异常。通过目标晶体管的阈值电压的分布的均匀性异常来确定显示面板存在Mura现象,提高了Mura现象检测的准确率,还能够提高Mura现象检测的效率。
在一些实施例中,目标晶体管包括开关晶体管。开关晶体管位于数据信号端与第一信号端之间,且数据信号端、开关晶体管和第一信号端之间形成第一通路。测试模块301可用于在N次测试的每次测试中,向第一通路输入控制信号,至少控制开关晶体管导通,以使第一通路导通。
在一些示例中,控制信号包括第一扫描信号和发光控制信号。第一信号端包括电源信号端。第一通路包括数据信号端、开关晶体管、第一晶体管和电源信号端。开关晶体管通过第一晶体管与电源信号端电连接。
测试模块301可用于:在N次测试的每次测试中,向开关晶体管的控制端输入第一扫描信号,并向第一晶体管的控制端输入发光控制信号。第一扫描信号中生效脉冲与发光控制信号中生效脉冲同步且电压相等。
在一些实施例中,目标晶体管包括驱动晶体管。驱动晶体管位于数据信号端与第二信号端之间,且数据信号端、驱动晶体管和第二信号端之间形成第二通路。测试模块301可用于在N次测试的每次测试中,向第二通路输入控制信号,至少控制驱动晶体管导通,以使第二通路导通。
在一些示例中,控制信号包括基准信号。第二信号端包括与驱动晶体管的控制端电连接的存储电容。第二通路包括数据信号端、开关晶体管、驱动晶体管、第一晶体管组和存储电容。驱动晶体管的第一端通过开关晶体管与数据信号端电连接,驱动晶体管的控制端和第二端通过第一晶体管组电连接。存储电容通过第二晶体管组与基准信号端连接。
测试模块301可用于:在N次测试的每次测试中,向第二晶体管组的控制端输入第二扫描信号,使第二晶体管组导通,通过基准信号端输出的基准信号对存储电容充电;向开关晶体管的控制端与第一晶体管组的控制端输入第一扫描信号,使开关晶体管和第一晶体管组导通,使存储电容释放的电信号通过驱动晶体管。
在一些示例中,计算模块302可用于:对于一次测试中的一个目标晶体管,计算目标晶体管的电流量参数与目标电压差值的增量比值,目标电压差值为相邻两次测试中控制信号的生效脉冲的电压的差值;将一个目标晶体管N次测试中计算得到的最大的增量比值确定为目标晶体管的目标比值;将目标比值对应的目标晶体管的控制端电压确定为目标晶体管的阈值电压。
在一些示例中,计算模块302可用于从数据信号端获取每次测试中每个目标晶体管的电流量参数。
在一些示例中,电流量参数包括流过目标晶体管的电流或电荷量。
在一些示例中,确定模块303可用于:利用显示面板中目标晶体管的阈值电压,生成灰阶map图,灰阶map图包括与显示面板中像素驱动电路一一对应的灰阶块,灰阶块的灰阶值用于表征像素驱动电路中目标晶体管的阈值电压;在灰阶map图中至少一个区域中灰阶块的灰阶值与其他灰阶块的灰阶值的差异度高于预设的差异度阈值的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
在一些示例中,确定模块303可用于:统计异常候选晶体管的数量,异常候选晶体管包括阈值电压超出预设偏离阈值的目标晶体管,预设偏离阈值与用于表征目标晶体管的阈值电压的离散情况的分布偏离参数相关;在异常候选晶体管的数量大于预设数量阈值,且异常候选晶体管所在的像素驱动电路在显示面板中的排列位置连续的情况下,确定显示面板中目标晶体管的阈值电压的分布的均匀性异常,显示面板存在Mura现象。
在一些示例中,上述显示面板的Mura检测装置还可包括电压设置模块。该电压设置模块可用于控制晶体管特性测试装置对目标晶体管进行测试,得到目标晶体管的阈值电压范围;根据阈值电压范围设置第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压,第1次测试的控制信号的生效脉冲的电压和第N次测试的控制信号的生效脉冲的电压所限定的电压范围包括阈值电压范围。
本申请实施例还提供了一种分布式系统中模型发布设备。图12为本申请提供的显示面板的Mura检测设备的一实施例的结构示意图。如图12所示,显示面板的Mura检测设备400包括存储器401、处理器402及存储在存储器401上并可在处理器402上运行的计算机程序。
在一个示例中,上述处理器402可以包括中央处理器(CPU),或者特定集成电路(Application Specific Integrated Circuit,ASIC),或者可以被配置成实施本申请实施例的一个或多个集成电路。
存储器401可包括只读存储器(Read-Only Memory,ROM),随机存取存储器(RandomAccess Memory,RAM),磁盘存储介质设备,光存储介质设备,闪存设备,电气、光学或其他物理/有形的存储器存储设备。因此,通常,存储器包括一个或多个编码有包括计算机可执行指令的软件的有形(非暂态)计算机可读存储介质(例如,存储器设备),并且当该软件被执行(例如,由一个或多个处理器)时,其可操作来执行参考根据本申请显示面板的Mura检测方法所描述的操作。
处理器402通过读取存储器401中存储的可执行程序代码来运行与可执行程序代码对应的计算机程序,以用于实现上述实施例中显示面板的Mura检测方法。
在一个示例中,显示面板的Mura检测设备400还可包括通信接口403和总线404。其中,如图12所示,存储器401、处理器402、通信接口403通过总线404连接并完成相互间的通信。
通信接口403,主要用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。也可通过通信接口403接入输入设备和/或输出设备。
总线404包括硬件、软件或两者,将显示面板的Mura检测设备400的部件彼此耦接在一起。举例来说而非限制,总线404可包括加速图形端口(Accelerated Graphics Port,AGP)或其他图形总线、增强工业标准架构(Enhanced Industry Standard Architecture,EISA)总线、前端总线(Front Side Bus,FSB)、超传输(Hyper Transport,HT)互连、工业标准架构(Industrial Standard Architecture,ISA)总线、无限带宽互连、低引脚数(Lowpin count,LPC)总线、存储器总线、微信道架构(Micro Channel Architecture,MCA)总线、外围组件互连(Peripheral Component Interconnect,PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(Serial Advanced Technology Attachment,SATA)总线、视频电子标准协会局部(Video Electronics Standards Association Local Bus,VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下,总线404可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线,但本申请考虑任何合适的总线或互连。
本申请实施例还提供一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序指令,该计算机程序指令被处理器执行时可实现上述实施例中的显示面板的Mura检测方法,且能达到相同的技术效果,为避免重复,这里不再赘述。其中,上述计算机可读存储介质可包括非暂态计算机可读存储介质,如只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等,在此并不限定。
需要明确的是,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同或相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。对于装置实施例、设备实施例、计算机可读存储介质实施例而言,相关之处可以参见方法实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定步骤和结构。本领域的技术人员可以在领会本申请的精神之后,作出各种改变、修改和添加,或者改变步骤之间的顺序。并且,为了简明起见,这里省略对已知方法技术的详细描述。
上面参考根据本申请的实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本申请的各方面。应当理解,流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器,以产生一种机器,使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解,框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合,也可以由执行指定的功能或动作的专用硬件来实现,或可由专用硬件和计算机指令的组合来实现。
本领域技术人员应能理解,上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合,以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上,应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中,术语“包括”并不排除其他装置或步骤;数量词“一个”不排除多个;术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。权利要求中出现的多个部分的功能可以由一个单独的硬件或软件模块来实现。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。
Claims (12)
1.一种显示面板的Mura检测方法,其特征在于,包括:
对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,N次测试中用于控制所述目标晶体管通断的控制信号中生效脉冲的电压逐次升高或降低,N为大于1的整数;
获取每次测试中每个所述目标晶体管的电流量参数,并利用N次测试中每个所述目标晶体管的所述电流量参数和所述控制信号的生效脉冲的电压,得到每个所述目标晶体管的阈值电压;
在所述显示面板中所述目标晶体管的阈值电压的分布的均匀性异常的情况下,确定所述显示面板存在Mura现象;
所述利用N次测试中每个所述目标晶体管的所述电流量参数和所述控制信号的生效脉冲的电压,得到每个所述目标晶体管的阈值电压,包括:
对于一次测试中的一个所述目标晶体管,计算所述目标晶体管的所述电流量参数与目标电压差值的增量比值,所述目标电压差值为相邻两次测试中所述控制信号的生效脉冲的电压的差值;
将一个所述目标晶体管N次测试中计算得到的最大的所述增量比值确定为所述目标晶体管的目标比值;
将所述目标比值对应的所述目标晶体管的控制端电压确定为所述目标晶体管的所述阈值电压。
2.根据权利要求1所述的方法,其特征在于,所述目标晶体管包括开关晶体管,所述开关晶体管位于数据信号端与第一信号端之间,且所述数据信号端、所述开关晶体管和所述第一信号端之间形成第一通路,
所述对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:
在N次测试的每次测试中,向所述第一通路输入所述控制信号,至少控制所述开关晶体管导通,以使所述第一通路导通。
3.根据权利要求2所述的方法,其特征在于,所述控制信号包括第一扫描信号和发光控制信号;所述第一信号端包括电源信号端,所述第一通路包括所述数据信号端、所述开关晶体管、第一晶体管和所述电源信号端,所述开关晶体管通过所述第一晶体管与所述电源信号端电连接,
所述对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:
在N次测试的每次测试中,向所述开关晶体管的控制端输入第一扫描信号,并向所述第一晶体管的控制端输入发光控制信号,所述第一扫描信号中生效脉冲与所述发光控制信号中生效脉冲同步且电压相等。
4.根据权利要求1所述的方法,其特征在于,所述目标晶体管包括驱动晶体管,所述驱动晶体管位于数据信号端与第二信号端之间,且所述数据信号端、所述驱动晶体管和所述第二信号端之间形成第二通路,
所述对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:
在N次测试的每次测试中,向所述第二通路输入所述控制信号,至少控制所述驱动晶体管导通,以使所述第二通路导通。
5.根据权利要求4所述的方法,其特征在于,所述控制信号包括基准信号;所述第二信号端包括与所述驱动晶体管的控制端电连接的存储电容,所述第二通路包括所述数据信号端、开关晶体管、所述驱动晶体管、第一晶体管组和所述存储电容,所述驱动晶体管的第一端通过所述开关晶体管与所述数据信号端电连接,所述驱动晶体管的控制端和第二端通过所述第一晶体管组电连接,所述存储电容通过第二晶体管组与基准信号端连接,
所述对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,包括:
在N次测试的每次测试中,向所述第二晶体管组的控制端输入第二扫描信号,使所述第二晶体管组导通,通过所述基准信号端输出的基准信号对所述存储电容充电,所述控制信号包括所述基准信号;
向所述开关晶体管的控制端与所述第一晶体管组的控制端输入第一扫描信号,使所述开关晶体管和所述第一晶体管组导通,使所述存储电容释放的电信号通过所述驱动晶体管。
6.根据权利要求2或4所述的方法,其特征在于,所述获取每次测试中每个所述目标晶体管的电流量参数,包括:
从所述数据信号端获取每次测试中每个所述目标晶体管的所述电流量参数。
7.根据权利要求6所述的方法,其特征在于,所述电流量参数包括流过所述目标晶体管的电流或电荷量。
8.根据权利要求1所述的方法,其特征在于,所述在所述显示面板中所述目标晶体管的阈值电压的分布的均匀性异常的情况下,确定所述显示面板存在Mura现象,包括:
利用所述显示面板中所述目标晶体管的所述阈值电压,生成灰阶map图,所述灰阶map图包括与所述显示面板中所述像素驱动电路一一对应的灰阶块,所述灰阶块的灰阶值用于表征所述像素驱动电路中所述目标晶体管的所述阈值电压;
在所述灰阶map图中至少一个区域中灰阶块的灰阶值与其他灰阶块的灰阶值的差异度高于预设的差异度阈值的情况下,确定所述显示面板中所述目标晶体管的阈值电压的分布的均匀性异常,所述显示面板存在Mura现象。
9.根据权利要求1所述的方法,其特征在于,所述在所述显示面板中所述目标晶体管的阈值电压的分布的均匀性异常的情况下,确定所述显示面板存在Mura现象,包括:
统计异常候选晶体管的数量,所述异常候选晶体管包括所述阈值电压超出预设偏离阈值的所述目标晶体管,所述预设偏离阈值与用于表征所述目标晶体管的所述阈值电压的离散情况的分布偏离参数相关;
在所述异常候选晶体管的数量大于预设数量阈值,且所述异常候选晶体管所在的所述像素驱动电路在所述显示面板中的排列位置连续的情况下,确定所述显示面板中所述目标晶体管的阈值电压的分布的均匀性异常,所述显示面板存在Mura现象。
10.根据权利要求1所述的方法,其特征在于,还包括:
利用晶体管特性测试装置对所述目标晶体管进行测试,得到所述目标晶体管的阈值电压范围;
根据所述阈值电压范围设置第1次测试的所述控制信号的生效脉冲的电压和第N次测试的所述控制信号的生效脉冲的电压,所述第1次测试的所述控制信号的生效脉冲的电压和第N次测试的所述控制信号的生效脉冲的电压所限定的电压范围包括所述阈值电压范围。
11.一种显示面板的Mura检测装置,其特征在于,包括:
测试模块,用于对显示面板中每个像素驱动电路中的目标晶体管进行N次测试,N次测试中用于控制所述目标晶体管通断的控制信号中生效脉冲的电压逐次升高或降低,N为大于1的整数;
计算模块,用于获取每次测试中每个所述目标晶体管的电流量参数,并利用N次测试中每个所述目标晶体管的所述电流量参数和所述控制信号的生效脉冲的电压,得到每个所述目标晶体管的阈值电压;
确定模块,用于在所述显示面板中所述目标晶体管的阈值电压的分布的均匀性异常的情况下,确定所述显示面板存在Mura现象;
所述计算模块用于:对于一次测试中的一个所述目标晶体管,计算所述目标晶体管的所述电流量参数与目标电压差值的增量比值,所述目标电压差值为相邻两次测试中所述控制信号的生效脉冲的电压的差值;将一个所述目标晶体管N次测试中计算得到的最大的所述增量比值确定为所述目标晶体管的目标比值;将所述目标比值对应的所述目标晶体管的控制端电压确定为所述目标晶体管的所述阈值电压。
12.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序指令,所述计算机程序指令被处理器执行时实现如权利要求1至10中任意一项所述的显示面板的Mura检测方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110645885.0A CN113345355B (zh) | 2021-06-09 | 2021-06-09 | 显示面板的Mura检测方法、装置及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110645885.0A CN113345355B (zh) | 2021-06-09 | 2021-06-09 | 显示面板的Mura检测方法、装置及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113345355A CN113345355A (zh) | 2021-09-03 |
CN113345355B true CN113345355B (zh) | 2022-08-23 |
Family
ID=77475583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110645885.0A Active CN113345355B (zh) | 2021-06-09 | 2021-06-09 | 显示面板的Mura检测方法、装置及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113345355B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114283718B (zh) * | 2021-12-23 | 2023-10-24 | 云谷(固安)科技有限公司 | 显示面板的Mura检测方法、装置及可读存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015138916A (ja) * | 2014-01-23 | 2015-07-30 | 古河電気工業株式会社 | 発光ダイオード表示装置及びその制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080180129A1 (en) * | 2006-08-31 | 2008-07-31 | Actel Corporation | Fpga architecture with threshold voltage compensation and reduced leakage |
KR101918185B1 (ko) * | 2012-03-14 | 2018-11-14 | 삼성디스플레이 주식회사 | 어레이 검사 방법 및 어레이 검사 장치 |
KR20140014694A (ko) * | 2012-07-25 | 2014-02-06 | 삼성디스플레이 주식회사 | 표시기기의 영상 보상 장치 및 방법 |
CN103137051A (zh) * | 2013-03-04 | 2013-06-05 | 陈鑫 | 快速检验像素驱动电路驱动管阈值补偿效果的测试电路 |
CN103926767B (zh) * | 2013-10-17 | 2017-01-25 | 成都天马微电子有限公司 | 液晶显示器及其检测方法 |
CN104240639B (zh) * | 2014-08-22 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种像素电路、有机电致发光显示面板及显示装置 |
CN106097361B (zh) * | 2016-06-20 | 2020-06-19 | 昆山国显光电有限公司 | 一种缺陷区域检测方法及装置 |
CN106847187B (zh) * | 2017-03-01 | 2019-04-05 | 上海天马有机发光显示技术有限公司 | 一种像素电路的电流检测方法、显示面板以及显示装置 |
CN107424560B (zh) * | 2017-08-24 | 2020-03-13 | 京东方科技集团股份有限公司 | 显示面板中驱动晶体管阈值电压的检测方法及装置 |
CN107657923B (zh) * | 2017-11-15 | 2020-02-21 | 合肥鑫晟光电科技有限公司 | 像素电路的检测方法、显示面板的驱动方法、显示装置及像素电路 |
US11282421B2 (en) * | 2019-06-19 | 2022-03-22 | Samsung Display Co., Ltd. | Method of detecting a pixel defect |
CN111179793B (zh) * | 2020-01-06 | 2022-03-25 | 京东方科技集团股份有限公司 | 显示基板的检测方法及装置 |
-
2021
- 2021-06-09 CN CN202110645885.0A patent/CN113345355B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015138916A (ja) * | 2014-01-23 | 2015-07-30 | 古河電気工業株式会社 | 発光ダイオード表示装置及びその制御方法 |
Non-Patent Citations (1)
Title |
---|
基于背景重构的TFT-LC...板Mura缺陷检测技术研究;纪超;《基于背景重构的TFT-LC...板Mura缺陷检测技术研究》;20200131;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113345355A (zh) | 2021-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106920496B (zh) | 显示面板的检测方法和检测装置 | |
US10565909B2 (en) | Test method for display panel, and test device | |
US9704425B2 (en) | Gamma curve adjustment method and gamma curve adjustment apparatus | |
US7812595B2 (en) | Electronic device identifying method | |
US7023232B2 (en) | Image display device, drive circuit device and defect detection method of light-emitting diode | |
US10373538B2 (en) | Judging method of array test reliability, testing method and device of organic light emitting backplane | |
KR100485739B1 (ko) | 반도체 집적회로의 검사방법 및 그 검사장치 | |
US20070067693A1 (en) | Method of testing driving circuit and driving circuit for display device | |
CN113345355B (zh) | 显示面板的Mura检测方法、装置及介质 | |
JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
KR20120031135A (ko) | 발광장치 및 그 구동제어방법 그리고 전자기기 | |
KR102342627B1 (ko) | 매트릭스 장치와 그 특성의 측정 방법, 구동 방법 | |
US20190059145A1 (en) | Method for testing led backlight | |
KR102383419B1 (ko) | 표시 패널의 어레이 테스트 장치 및 표시 패널의 어레이 테스트 방법 | |
CN113393794B (zh) | 伽马调试方法、装置及设备 | |
KR20060065528A (ko) | 어레이 기판 검사 방법 및 장치 | |
US20150097573A1 (en) | Load apparatus for testing | |
US11862070B2 (en) | Source driver and display device | |
CN114283718B (zh) | 显示面板的Mura检测方法、装置及可读存储介质 | |
US8294470B2 (en) | One sheet test device and method of testing using the same | |
CN107818748B (zh) | 显示面板检测方法与装置 | |
CN107680525B (zh) | 显示装置的驱动方法及显示装置 | |
CN104036730A (zh) | Amoled的像素测试电路 | |
CN113506535B (zh) | 伽马调试的绑点选取方法、装置、设备及介质 | |
JP2006253591A (ja) | チャネルデータ設定回路及びそれを用いた発光素子駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |