KR20120031135A - 발광장치 및 그 구동제어방법 그리고 전자기기 - Google Patents

발광장치 및 그 구동제어방법 그리고 전자기기 Download PDF

Info

Publication number
KR20120031135A
KR20120031135A KR1020110094475A KR20110094475A KR20120031135A KR 20120031135 A KR20120031135 A KR 20120031135A KR 1020110094475 A KR1020110094475 A KR 1020110094475A KR 20110094475 A KR20110094475 A KR 20110094475A KR 20120031135 A KR20120031135 A KR 20120031135A
Authority
KR
South Korea
Prior art keywords
voltage
data
light emitting
pixels
ammeter
Prior art date
Application number
KR1020110094475A
Other languages
English (en)
Other versions
KR101322322B1 (ko
Inventor
야스시 미즈타니
준 오구라
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010212844A external-priority patent/JP5170194B2/ja
Priority claimed from JP2010221480A external-priority patent/JP5338784B2/ja
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20120031135A publication Critical patent/KR20120031135A/ko
Application granted granted Critical
Publication of KR101322322B1 publication Critical patent/KR101322322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광장치는 적어도 하나의 데이터 라인과, 상기 데이터 라인에 접속된, 적어도 하나의 화소와, 1개의 공통 전극과, 상기 데이터 라인에 제 1 전압을 인가하는 데이터 드라이버와, 일단이 공통 전극에 접속된 전류계를 구비한다.
상기 화소는 화소구동회로와 발광소자를 갖고, 상기 화소구동회로는 상기 데이터 라인과 상기 발광소자의 일단을 전기적으로 접속하는 제 1 트랜지스터를 가지며, 상기 발광소자의 타단은 상기 공통 전극에 접속되어 있다.
상기 전류계는 상기 데이터 드라이버가, 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 1 트랜지스터를 통하여 상기 발광소자의 양단 간에 순방향 바이어스 전압이 인가되는 전위를 갖는 제 1 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터 상기 데이터 라인과 상기 화소의 상기 발광소자와 상기 공통 전극을 통하여 상기 전류계로 흐르는 검출전류의 전류치를 측정한다.

Description

발광장치 및 그 구동제어방법 그리고 전자기기{LIGHT EMITTING DEVICE AND DRIVE CONTROL METHOD THEREOF, AND ELECTRONIC DEVICE}
본 발명은 발광장치 및 그 구동제어방법 그리고 전자기기에 관한 것으로, 특히 화소에 화상데이터에 따라 발광하는 발광소자를 구비하는 발광장치 및 그 구동제어방법 그리고 해당 발광장치를 실장한 전자기기에 관한 것이다.
유기EL소자, 무기EL소자 또는 LED 등의 발광소자가 매트릭스(행렬)형상으로 배열되어, 각 발광소자가 발광함으로써 표시를 실시하는 발광소자형 디스플레이(발광장치)가 알려져 있다.
발광소자형 디스플레이는 고휘도, 고콘트라스트, 고정세(高精細), 저전력 등의 점에서 우위성을 갖고 있으며, 특히, 유기EL소자를 이용한 발광소자형 디스플레이가 주목받고 있다.
　유기EL소자에 의한 발광소자를 화소에 갖는 발광장치로서, 화소에, 유기EL소자에 의한 발광소자와, 발광소자를 구동하기 위한 박막 트랜지스터 등의 구동 소자를 갖고, 데이터 라인을 통하여 화소에 인가하는 전압을 제어함으로써, 유기EL소자에 흐르게 하는 전류를 제어하여 원하는 발광 휘도에 의한 발광을 얻도록 한 발광장치가 있다.
여기에서, 유기EL소자에 의한 발광소자는 전류가 흘러 발광 동작을 실시하면, 발광 동작의 시간 경과에 수반하여 발광 동작에 관한 특성에 시간 경과에 따른 열화가 발생하고, 이에 따라 고저항화가 생기는 동시에 발광효율 저하가 발생하는 것이 알려져 있다.
이 때문에, 동일한 전압을 인가한 경우에는 유기EL소자를 흐르는 전류가 시간의 경과와 함께 점차 감소하는 동시에, 발광 휘도가 저하된다. 이에 따라, 상기 발광장치를 장시간 계속 사용하면, 시간의 경과와 함께 동일한 인가 전압에 대한 발광 휘도가 점차 저하되어 간다. 이 발광장치를 표시장치에 이용한 경우에는 화상 데이터에 대응하여 표시되는 화상이 점차 어두워지고, 표시 품위가 서서히 저하되어 버린다.
이 문제에 관하여, 유기EL소자를 흐르는 전류의 변동을 보상하는 보상회로가 예를 들면 일본국 공개특허 2009-244654에 기재되어 있다.
상기 일본국 공개특허 2009-244654에 기재한 보상회로는 시간 경과에 따른 열화가 발생해도 초기 특성에서의 발광 휘도를 얻을 수 있도록 하기 위해, 발광소자에 정전류를 흐르게 하여, 그때의 발광소자의 단자간 전압을 측정하고, 측정한 검정 전압에 의거해 화소에 인가하는 전압을 보정한다.
일본국 공개특허 공보 제 2009-244654호
그렇지만, 상기 일본국 공개특허 2009-244654에 기재한 구성에서는 데이터 라인에 정전류를 흐르게 하기 위해 드라이버에 정전류 회로를 설치할 필요가 있어, 드라이버의 회로 구성 및 제어가 복잡하다.
본 발명은 예를 들면, 비교적 간소한 구성으로 발광소자의 발광효율의 변화를 검출하고, 발광소자의 시간 경과에 따른 열화에 의한 발광효율의 저하를 보상하여 발광 휘도의 시간 경과에 따른 저하를 억제하는 것 등을 할 수 있도록, 발광소자에 흐르는 전류를 측정할 수 있는 발광장치 및 그 구동제어방법 및 해당 발광장치를 실장한 전자기기를 제공할 수 있는 이점을 가진다.
상기 이점을 얻기 위한 본 발명의 발광장치는,
적어도 하나의 데이터 라인과,
상기 데이터 라인에 접속된, 적어도 하나의 화소와,
1개의 공통 전극과,
상기 데이터 라인에 제 1 전압을 인가하는 데이터 드라이버와,
일단이 공통 전극에 접속된 전류계를 구비하고,
상기 화소는 화소구동회로와 발광소자를 갖고, 상기 화소구동회로는 상기 데이터 라인과 상기 발광소자의 일단을 전기적으로 접속하는 제 1 트랜지스터를 가지며, 상기 발광소자의 타단은 상기 공통 전극에 접속되며,
상기 전류계는 상기 데이터 드라이버가 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 1 트랜지스터를 통하여 상기 발광소자의 양단 간에 순(順)방향 바이어스 전압이 인가되는 전위를 갖는 제 1 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터, 상기 데이터 라인과, 상기 화소의 상기 제 1 트랜지스터 및 상기 발광소자와, 상기 공통 전극을 통하여 상기 전류계로 흐르는 검출전류의 전류치를 측정한다.
상기 이점을 얻기 위한 본 발명의 전자기기는 표시부를 갖고, 상기 표시부에 상기 발광장치가 실장된 것이다.
상기 이점을 얻기 위한 본 발명의 발광장치의 구동제어방법은,
적어도 하나의 데이터 라인과, 상기 데이터 라인에 접속된, 적어도 하나의 화소와, 1개의 공통 전극과, 상기 데이터 라인에 제 1 전압을 인가하는 데이터 드라이버와, 일단이 공통 전극에 접속된 전류계를 구비하고, 상기 화소는 화소구동회로와 발광소자를 가지며, 상기 화소구동회로는 상기 데이터 라인과 상기 발광소자의 일단을 전기적으로 접속하는 제 1 트랜지스터를 갖고, 상기 발광소자의 타단이 상기 공통 전극에 접속된 상기 발광장치를 준비하며,
상기 데이터 드라이버로부터 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 1 트랜지스터를 통하여 상기 발광소자의 양단 간에 순방향 바이어스 전압이 인가되는 전위를 갖는 제 1 설정전압을 인가하고,
상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 데이터 라인과, 상기 화소의 상기 화소구동회로 및 상기 발광소자와, 상기 공통 전극을 통하여 상기 전류계로 흐르는 검출전류의 전류치를 측정한다.
본 발명은 비교적 간소한 구성으로 발광소자의 발광효율의 변화를 검출하고, 발광소자의 시간 경과에 따른 열화에 의한 발광효율의 저하를 보상하여 발광 휘도의 시간 경과에 따른 저하를 억제할 수 있도록 발광소자에 흐르는 전류를 측정할 수 있다.
도 1은 본 발명의 제 1 실시형태에 관한 표시장치 구성의 일례를 나타내는 도면이다.
도 2는 본 발명의 제 1 실시형태에 있어서, 셀렉트 라인에 순차 출력되는 주사신호와 전원 라인에 순차 출력되는 전압의 일례를 나타내는 도면이다.
도 3은 본 발명의 제 1 실시형태에 있어서의 데이터 드라이버 구성의 일례를 나타내는 도면이다.
도 4는 발광효율 취득부의 구성을 설명하기 위한 도면으로, A는 검출전류의 변화율-발광효율 관계의 일례를 나타내는 도면이며, B는 검출전류의 변화율-발광효율 관계의 일례를 나타내는 표이고, C는 유기EL소자의 전압-전류 관계의 일례를 나타내는 도면이다.
도 5는 본 발명의 제 1 실시형태의 표시장치에 있어서의 발광효율 취득동작에서의 주사신호, 데이터 라인에 출력되는 전압 및 전원 라인에 인가되는 전압의 일례를 나타내는 도면이다.
도 6은 본 발명의 제 1 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
도 7은 본 발명의 제 2 실시형태의 표시장치에 있어서의 발광효율 취득동작에서의 주사신호, 데이터 라인에 출력되는 전압 및 전원 라인에 인가되는 전압의 일례를 나타내는 도면이다.
도 8은 본 발명의 제 2 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
도 9는 본 발명의 제 3 실시형태에 있어서의 표시장치의 표시영역 분할의 일례를 나타내는 도면이다.
도 10은 본 발명의 제 3 실시형태의 표시장치에 있어서의 발광효율 취득동작에서의 주사신호, 데이터 라인에 출력되는 전압 및 전원 라인에 인가되는 전압의 일례를 나타내는 도면이다.
도 11의 A는 본 발명의 제 3 실시형태의 표시장치에 있어서의 시프트 레지스터의 일례를 나타내는 도면이며, B는 본 발명의 제 3 실시형태의 표시장치에 있어서의 셀렉트 라인에 출력하는 주사신호 생성방법의 일례를 설명하기 위한 도면이다.
도 12는 본 발명의 제 5 실시형태에 관한 표시장치 구성의 일례를 나타내는 도면이다.
도 13은 본 발명의 제 5 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
도 14의 A는 본 발명의 제 5 실시형태의 표시장치에 있어서의 시프트 레지스터의 일례를 나타내는 도면이며, B는 본 발명의 제 5 실시형태의 표시장치에 있어서의 셀렉트 라인에 출력하는 주사신호 생성방법의 일례를 설명하기 위한 도면이다.
도 15는 본 발명의 제 5 실시형태의 표시장치에 있어서의 셀렉트 라인에 출력하는 주사신호 생성방법의 일례를 설명하기 위한 도면이다.
도 16은 본 발명의 제 6 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
도 17의 A는 본 발명의 실시형태의 변형 예의 표시 동작시에 있어서의 화소구동회로 각 부의 전압 또는 전류의 일례를 나타내는 도면이고, B는 본 발명의 실시형태의 변형 예의 발광효율 추출 동작시에 있어서의 화소구동회로 각 부의 전압 또는 전류의 일례를 나타내는 도면이며, C는 본 발명의 실시형태의 변형 예의 화소구동회로를 구동시키기 위한 전원 구성의 일례를 나타내는 도면이다.
도 18의 A는 본 발명의 실시형태에 관한 표시장치를 적용한 디지털카메라의 구성 예를 나타내는 정면 사시도이고, B는 본 발명의 실시형태에 관한 표시장치를 적용한 디지털카메라의 구성 예를 나타내는 배면 사시도면이다.
도 19는 본 발명의 실시형태에 관한 표시장치를 적용한 퍼스널 컴퓨터의 구성 예를 나타내는 사시도면이다.
도 20은 본 발명의 실시형태에 관한 표시장치를 적용한 휴대 전화기의 구성 예를 나타내는 도면이다.
이하에, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다. 단, 이하에 서술하는 실시형태에는 본 발명을 실시하기 위해 기술적으로 바람직한 여러 가지의 한정이 첨부되어 있지만, 발명의 범위를 이하의 실시형태 및 도시 예로 한정하는 것은 아니다.
이하의 각 실시형태에 있어서는 발광장치를, 화소가 2차원으로 배치 설치된 표시장치로 한 경우에 대해 설명하지만, 본 발명은 이것에 한정하는 것은 아니다.
＜제 1 실시형태＞
우선, 본 발명의 제 1 실시형태에 관한 표시장치(발광장치)에 대해 설명한다.
도 1은 본 발명의 제 1 실시형태에 관한 표시장치 구성의 일례를 나타내는 도면이다.
도 1에 나타내는 바와 같이, 표시장치(1)는 표시패널(2)과, 셀렉트 드라이버 (3)와, 전원 드라이버(4)와, 데이터 드라이버(5)와, 시스템 컨트롤러(6)와, 전류계 (7)와 캐소드 회로(8)를 갖고 있다.
표시패널(2)은 n행 m열의 매트릭스형상으로 배치 설치된 n×m개의 복수 화소 (21)(21(1, 1)?21(n, m))와, 행 방향(도 1의 좌우 방향)으로 연재하고, 열 방향으로 소정 간격으로 배치 설치되어 있는 복수 셀렉트 라인(선택 라인)(Ls1?Lsn) 및 전원 라인(Lv1?Lvn)과, 열방향(도 1의 상하 방향)으로 연재하며, 행 방향으로 소정 간격으로 배치 설치되어 있는 복수 데이터 라인(Ld1?Ldm)을 갖고 있다. 표시패널(2)의 하나의 행에 배치 설치된 m개의 화소를 1개의 화소 행으로 했을 때, 표시패널(2)은 n개의 화소 행을 갖고, i행째의 화소 행에 대응하여 셀렉트 라인(Lsi)과 전원 라인(Lvi)이 배치 설치되어 있다.
화소(21(i, j)(i=1?n, j=1?m))는 셀렉트 라인(Lsi)과 데이터 라인(Ldj)의 교점 근방에 배치되고, i행의 셀렉트 라인(Lsi) 및 전원 라인(Lvi)과, j열의 데이터 라인(Ldj)에 접속되어 있다.
화소(21(i, j))는 화소구동회로(21D)와 유기EL소자(OEL)로 구성되어 있다.
화소(21(i, j))의 화소구동회로(21D)는 트랜지스터(T21?T23)와 콘덴서(C1)를 포함한다.
트랜지스터(T21?T23)는 아몰퍼스 실리콘 또는 폴리 실리콘을 이용한 n채널형 TFT(박막 트랜지스터：Thin Film Transistor)이다.
트랜지스터(T21)는 게이트가 셀렉트 라인(Lsi)에 접속되고, 드레인이 노드 (N22)에 접속되며, 소스가 전원 라인(Lvi)과 트랜지스터(T23)의 소스에 접속되어 있다.
트랜지스터(T22)는 게이트가 셀렉트 라인(Lsi)에 접속되고, 소스가 데이터 라인(Ldj)에 접속되며, 드레인이 노드(N21)에 접속되어 있다.
트랜지스터(T23)는 게이트가 노드(N22)에 접속되고, 드레인이 노드(N21)에 접속되며, 소스가 전원 라인(Lvi)과 트랜지스터(T21)의 소스에 접속되어 있다. 여기에서 전원 라인(Lvj)에 접속되는 트랜지스터(T21)의 소스 및 트랜지스터(T23)의 소스는 본 발명의 전원 단자에 대응한다.
또, 콘덴서(C1)는 노드(N22)와 노드(N21) 사이, 즉, 트랜지스터(T23)의 게이트와 드레인 사이에 접속되어 있다.
유기EL소자(OEL)는 애노드 전극과, 캐소드 전극과, 이들 전극 간에 형성된 전자 주입층, 발광층, 정공(正孔) 주입층 등을 구비한다. 유기EL소자(OEL)의 애노드 전극은 노드(N21)에 접속되고, 캐소드 전극은 공통 캐소드 전극(Lc)에 접속되어 있다. 그리고, 공통 캐소드 전극(Lc)은 전류계(7)의 일단에 접속되어 있다. 모든 화소(21)의 유기EL소자(OEL)의 캐소드 전극은 공통으로 공통 캐소드 전극(Lc)에 접속되어 있다.
유기EL소자(OEL)는 애노드 전극으로부터 캐소드 전극을 향하여 전류가 흐르면, 발광층에 있어서 정공 주입층으로부터 공급된 정공과 전자 주입층으로부터 공급된 전자가 재결합하고, 이때 발생하는 에너지에 의해 발광한다.
도 2는 본 발명의 제 1 실시형태에 있어서, 셀렉트 라인에 순차 출력되는 주사신호와 전원 라인에 순차 출력되는 전압의 일례를 나타내는 도면이다.
셀렉트 드라이버(3)는 표시패널(2)의, 복수 화소(21)가 배열된 행(이하, 화소 행으로 한다)을 선택하고, 선택한 행에 배열된 각 화소(21)를 선택 상태로 하는 회로이다. 셀렉트 드라이버(3)는 표시 동작시(발광 동작시) 및 후술하는 발광효율 취득동작시에, 도 2의 A?D에 나타내는 바와 같이, 셀렉트 라인(Ls1?Lsn)에, 선택 기간(ts) 동안에는 고전위의 하이레벨 전압(Vhigh)(선택 레벨)이 되고, 그 이외의 기간(비선택 기간：발광 기간)에는 저전위의 로우레벨 전압(Vlow)(비선택 레벨)이 되는 주사신호를 순차 출력한다.
도 1에 나타내는 전원 드라이버(4)는 표시 동작시(발광 동작시)에는 도 2의 E?H에 나타내는 바와 같이, 각 선택 기간(ts)에 있어서, 하이레벨 전압(Vhigh)의 주사신호가 인가된 화소 행에 대응하는 전원 라인(Lv1?Lvn)에, 기준 전압(Vss)(예를 들면, 접지 전위 GND=0V)을 순차 출력하고, 그 이외의 기간, 기준 전압(Vss)보다 높은 전위의 전원 전압(Vcc)을 출력한다. 즉, 도 2에 나타내는 바와 같이, 하이레벨 전압(Vhigh)의 주사신호가 셀렉트 라인(Lsi)에 인가될 때, 전원 드라이버(4)는 전원 라인(Lvi)에, 선택 기간(ts)에 기준 전압(Vss)을 출력하고, 그 이외의 기간에 전원 전압(Vcc)을 출력한다.
전원 드라이버(4)는 후술하는 발광효율 취득동작시에는, 모든 전원 라인(Lv1?Lvn)에, 공통 전압(Vcom)(예를 들면, -10V)을 인가하는 기능을 구비한다. 기준 전압(Vss), 전원 전압(Vcc) 및 공통 전압(Vcom)은 본 발명의 구동 전압에 대응한다.
전류계(7)는 일단(전류 유입단)이 공통 캐소드 전극(Lc)에 접속되고, 타단(전류 유출단)이 캐소드 회로(8)에 접속되어, 공통 캐소드 전극(Lc)에 흐르는 전류 (I)(후술하는 검출전류(Id)에 대응한다)의 전류치를 측정한다.
캐소드 회로(8)는 일단이 전류계(7)의 타단(전류 유출단)에 접속되고, 일단과 기준 전압(Vss)(예를 들면, 접지 전위 GND=0V) 또는 공통 전압(Vcom)(예를 들면, -10V)의 접속을 전환하는 스위치(9)를 구비한다. 캐소드 회로(8)는 스위치(9)의 전환에 따라, 전류계(7)의 타단에 기준 전압(Vss) 또는 공통 전압(Vcom)의 어느 쪽인가를 인가한다.
시스템 컨트롤러(6)는 셀렉트 드라이버(3), 전원 드라이버(4), 데이터 드라이버(5), 캐소드 회로(8)에 제어 신호를 공급하여 셀렉트 드라이버(3), 전원 드라이버(4), 데이터 드라이버(5), 캐소드 회로(8)를 제어함으로써, 표시장치(1) 전체의 동작을 제어한다.
도 3은 본 발명의 제 1 실시형태에 있어서의 데이터 드라이버 구성의 일례를 나타내는 도면이다.
도 1에 나타내는 데이터 드라이버(5)는 후술하는 표시 동작시에는 데이터 라인(Ld1?Ldm)에, 화상 데이터의 각 화소의 휘도 계조에 대응하는 신호 전압을 인가한다.
데이터 드라이버(5)는 후술하는 발광효율 취득동작시에는, 데이터 라인(Ld1?Ldm)에, 설정전압(Vd)(예를 들면, -3V) 또는 공통 전압(Vcom)(예를 들면, -10V)의 어느 쪽인가의 전압을 인가한다.
구체적으로 설명하면, 데이터 드라이버(5)는 도 3에 나타내는 바와 같이, 시프트 레지스터 회로(50)와, 데이터 레지스터 회로(51)와, 데이터 래치회로(52)와, 보정 연산회로(53)와, 디지털 전압/아날로그 전압 변환 회로(DAC)(54)와, 출력 회로(55)와, 아날로그 전압/디지털 전압 변환 회로(ADC)(56)와, 발광효율 취득부(57)와 메모리(58)를 갖고 있다.
　시프트 레지스터 회로(50)는 표시 동작시에는, 샘플링 스타트 신호(STR)를 시프트 클록 신호(CLK)에 의거하여 순차 시프트 하여, 시프트 신호를 데이터 레지스터 회로(51)에 공급한다.
데이터 레지스터 회로(51)는 시프트 레지스터 회로(50)로부터 공급되는 시프트 신호에 따른 타이밍으로, 각 화소의 휘도 계조를 지시하는 화상 데이터(D1?Dm)를 순차로 받아들인다. 여기에서, 화상데이터는 일례로서 8비트의 디지털 신호라고 한다. 이 경우, 유기EL소자(OEL)의 발광 계조는 256계조이다.
데이터 래치회로(52)는 데이터 래치신호(STB)가 공급되면 데이터 레지스터 회로(51)에 받아들여지고 있는 1행 만큼의 화상 데이터(D1?Dm)를 래치하여 홀딩한다.
보정 연산회로(53)는 우선, 데이터 래치회로(52)에 홀딩되어 있는 화상 데이터(D1?Dm)가 입력되고, 이 화상 데이터를 전압 데이터로 변환한다. 이 전압 데이터는 유기EL소자(OEL)가 초기의 특성을 갖고 있는 경우에, 화상 데이터의 휘도 계조의 값에 따른 유기EL소자(OEL)의 발광 휘도를 얻기 위해 데이터 라인(Ld1?Ldm)에 인가해야 할 전압치를 나타내는 값으로 설정된다.
　이어서, 보정 연산회로(53)는 화상 데이터의 휘도 계조에 대응하여 시간 경과에 따른 열화가 생긴 유기EL소자(OEL)가 이 시간 경과에 따른 열화가 생기지 않은 초기 특성을 갖고 있을 때의 발광 휘도와 동등한 발광 휘도로 발광하도록, 메모리(58)에 저장되어 있는 발광효율(η)을 이용하여 상기 전압 데이터를 보정해서 보정 전압 데이터를 생성한다. 보정의 내용에 대해서는 후술한다.
DAC54는 보정 연산회로(53)가 생성한 보정 전압 데이터를 신호 전압으로 변환한다.
출력회로(55)는 버퍼 회로를 갖고, 표시 동작시에는, DAC54로부터 공급된 신호 전압과 같은 전압치의 전압을 각 데이터 라인(Ld1?Ldm)에 인가한다.
한편, 출력회로(55)는 후술하는 발광효율 취득동작시에, 제 1 열의 데이터 라인(Ld1?Ldm)에 설정전압(Vd)(예를 들면, -3V) 또는 공통 전압(Vcom)(예를 들면, -10V)의 어느 쪽인가의 전압을 인가한다.
ADC56은 후술하는 발광효율 취득동작시에 있어서, 전류계(7)가 측정한 전류 (I)의 전류치를 디지털 신호로 변환하여 발광효율 취득부(57)에 공급한다.
도 4의 A?C는 발광효율 취득부의 구성을 설명하기 위한 도면이고, 도 4의 A는 검출전류의 변화율-발광효율 관계의 일례를 나타내는 도면이며, 도 4의 B는 검출전류의 변화율-발광효율 관계의 일례를 나타내는 표이고, 도 4의 C는 유기EL소자의 전압-전류 관계의 일례를 나타내는 도면이다.
여기에서, 적어도 1개의 화소(21)의 유기EL소자(OEL)로부터 공통 캐소드 전극(Lc)으로 흐르고, 전류계(7)로 측정되는 전류를 검출전류(Id)로 한다.
발광효율 취득부(57)는 예를 들면 도 4의 B에 나타내는 유기EL소자(OEL)를 흐르는 검출전류(Id)의 전류치 변화율과 발광효율(η)의 관계를 나타내는 LUT(look-up-table)를 구비하고 있다.
검출전류(Id)의 전류치 변화율은 검출전류(Id)/초기 전류(I0)에 의해 산출된다. 초기 전류(I0)는 도 4의 C에 나타내는 초기 특성을 갖는 유기EL소자(OEL)에 소정의 전압(V0)를 인가했을 때에 흐르는 전류이다. 검출전류(Id)는 초기 특성에 비해 고저항화하는 동시에 발광효율이 저하된 열화 후의 특성을 갖는 유기EL소자(OEL)에 전압(V0)를 인가했을 때에 전류계(7)로 측정되는 전류이다.
여기에서 초기 전류(I0)는 예를 들면, 표시패널(2)의 제조 후의 공장 출하시에 초기 전류(I0)의 측정을 실시하여, 그 전류치를 발광효율 취득부(57)에 기억시켜 두는 것이어도 좋고, 표시패널(2)의 설계치에 의거하여 미리 설정된 초기 전류 (I0)의 값을 발광효율 취득부(57)에 기억시켜 두는 것이어도 좋다.
발광효율(η)은 L1/ηL2에 의해 산출된다. L1는 시간 경과에 따른 열화가 생긴 유기EL소자(OEL)에 미리 설정한 일정한 전류치를 갖는 구동 전류를 흐르게 했을 때의 유기EL소자(OEL)의 발광 휘도이다. L2는 초기 특성을 갖는 초기 상태의 유기EL소자(OEL)에 같은 일정한 전류치의 구동 전류를 흐르게 했을 때의 발광 휘도이다. 즉, 발광효율(η)은 유기EL소자(OEL)에 일정한 전류치를 갖는 구동 전류를 흘렸을 때의 발광 휘도의, 초기 상태에서의 발광 휘도를 기준으로 한 상대치이다.
발광효율(η)은 상기의 유기EL소자(OEL)의 시간 경과에 따른 열화에 수반하여 점차 저하된다. 한편, 유기EL소자(OEL)에 전압(V0)을 인가했을 때의 검출전류 (Id)의 전류치는 시간 경과에 따른 열화에 의한 고저항화에 의해 점차 감소한다. 그리고, 이 발광효율(η)의 변화와 검출전류(Id)의 변화는 상관관계가 있고, 검출전류(Id)의 전류치의 감소에 수반하여 예를 들면 도 4의 A에 나타내는 바와 같이 저하된다. 여기에서, 도 4의 A의 횡축은 검출전류(Id)의 전류치의 변화율이다. 즉, 시간 경과에 따른 열화가 생긴 유기EL소자(OEL)에 흐르게 하는 전류의 전류치를 1/η배로 증가시킴으로써, 유기EL소자(OEL)의 발광 휘도를 초기 상태의 발광 휘도와 동등한 값으로 할 수 있다.
발광효율 취득부(57)는 이 LUT를 참조하여 ADC56으로부터 공급된 검출전류 (Id)에 대응하는 발광효율(η)을 취득한다.
메모리(58)는 발광효율 취득부(57)가 취득한 발광효율(η)을 기억하고 있다.
이어서, 본 발명의 제 1 실시형태에 관한 표시장치의 동작에 대해 설명한다.
이 표시장치의 동작은 (ⅰ)전원 시작시 등의 소정의 타이밍에 실행되고, 발광효율(η)을 취득하는 발광효율 취득동작과, (ⅱ)취득한 발광효율(η)을 이용한 보정을 실시하여 화상을 표시하는 표시 동작을 포함한다.
우선, 제 1 실시형태에 관한 표시장치의 발광효율 취득동작에 대해 설명한다.
도 5는 본 발명의 제 1 실시형태의 표시장치에 있어서의 발광효율 취득동작에서의 주사신호, 데이터 라인에 출력되는 전압 및 전원 라인에 인가되는 전압의 일례를 나타내는 도면이다.
도 6은 본 발명의 제 1 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
이 발광효율 취득동작은 유기EL소자(OEL)의 시간 경과에 따른 열화에 의한 표시의 열화를 보상하기 위해 사용되는 발광효율(η)을 구하는 동작이다.
시스템 컨트롤러(6)는 예를 들면 전원 시작시의 이니셜라이즈 처리 등이 종료되면, 셀렉트 드라이버(3)와, 전원 드라이버(4)와, 데이터 드라이버(5)와, 캐소드 회로(8)에 제어 신호를 공급하고, 발광효율 취득동작의 개시를 지시한다.
이 제어에 따라, 셀렉트 드라이버(3)는 도 2의 A?D와 마찬가지로, 도 5의 A?D에 나타내는 바와 같이, 셀렉트 라인(Ls1?Lsn)에, 제 1 측정기간(tm) 동안에는 고전위의 하이레벨 전압(Vhigh)(선택 레벨)이 되고, 그 이외의 기간에는 저전위의 로우레벨 전압(Vlow)(비선택 레벨)이 되는 주사신호를 순차 출력한다. 여기에서, 제 1 측정기간(tm)은 1행 분의 m개의 화소(21(1, 1)?21(1, m))에 대한, 후술하는 전류계(7)에 의한 검출전류(제 1 검출전류)(Id)의 측정에 요하는 시간으로 설정된다.
또, 전원 드라이버(4)는 도 5의 I에 나타내는 바와 같이, 모든 전원 라인 (Lv1?Lvn)에 공통 전압(Vcom)(예를 들면, -10V)을 인가한다.
데이터 드라이버(5)는 도 5의 E?H에 나타내는 바와 같이, 제 1 측정기간 (tm) 동안에, 데이터 라인(Ld1?Ldm)에, 제 1 전압인가 기간(td) 동안에는 설정전압(Vd)(예를 들면, -3V)이 되고, 그 이외의, 간격 기간(tp)을 제외한 기간에는 공통 전압(Vcom)(예를 들면, -10V)이 되며, 간격 기간(tp)에는 예를 들면 기준 전압 (Vss)이 되는 전압을 순차 출력한다. 여기에서, 제 1 전압인가 기간(td)은 1개의 화소(21)에 대한 전류계(7)에 의한 검출전류(제 1 검출전류)(Id)의 측정에 필요한 시간으로 설정된다.
캐소드 회로(8)는 스위치(9)를 전환하여 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
다음으로, 제 1 실시형태에 있어서의 화소(21(1, 1))의 유기EL소자(OEL)의 발광효율(η(1, 1))을 취득하는 발광효율 취득동작에 대해, 도 6을 참조하여 설명한다.
도 6은 제 1 행 제 1 열의 화소(21(1, 1))에 대해 검출전류(Id)를 측정할 때의 동작 상태를 나타낸 것이다.
이때, 셀렉트 드라이버(3)는 제 1 행의 셀렉트 라인(Ls1)에 하이레벨 전압 (Vhigh)의 주사신호를 인가하고, 다른 셀렉트 라인(Ls2?Lsn)에 로우레벨 전압 (Vlow)의 주사신호를 인가한다.
데이터 드라이버(5)는 제 1 열의 데이터 라인(Ld1)에 설정전압(Vd)으로서 -3V를 인가하고, 다른 데이터 라인(Ld2?Ldm)에 공통 전압(Vcom)으로서 -10V를 인가한다.
이에 따라, 도 6에 나타내는 바와 같이, 제 1 행 제 1 열 화소(21(1, 1))의 트랜지스터(T22)가 온(ON) 한다. 그리고, 제 1 열의 데이터 라인(Ld1)에 -3V가 인가되고, 캐소드 회로(8)에 -10V가 인가되어 있기 때문에, 유기EL소자(OEL)의 애노드?캐소드 간에 거의 7V의 전압(검사 전압)이 인가되며, 트랜지스터(T22)와 유기EL소자(OEL)의 직렬 회로에 검출전류(Id)가 흐른다.
한편, 제 1 행의 제 2 열부터 제 m 열의 화소(21)에 대해서도 트랜지스터 (T22)는 온하고 있다. 그렇지만, 데이터 라인(Ld2?Ldm)에 인가되어 있는 전압이 공통 전압(Vcom)(-10V)이고, 캐소드 회로(8)에 의해 전류계(7)의 타단에 인가되어 있는 공통 전압(Vcom)과 동전위이기 때문에, 트랜지스터(T22)와 유기EL소자(OEL)의 직렬 회로에 전류는 흐르지 않는다.
또한 상기에 있어서는 데이터 전압과 전류계(7)의 타단이 모두 공통 전압 (Vcom)으로 설정되어, 동전위로 설정되는 구성으로 했지만, 동전위인 것에 한정하는 것은 아니다. 요컨대, 트랜지스터(T22)로부터 유기EL소자(OEL)를 통하여 전류가 흐르지 않으면 좋기 때문에, 데이터 전압과 전류계(7) 타단 사이의 전위차가 적어도 유기EL소자(OEL)에 전류가 흐르기 시작하는 한계값 전압보다 작으면 좋다. 이하의 각 실시형태에 있어서도 마찬가지이다.
또, 제 1 행의 모든 화소(21)의 트랜지스터(T21)는 온한다. 그렇지만, 트랜지스터(T23)는 소스와 드레인의 전압이 모두 공통 전압(Vcom)(-10V)으로 동전위이기 때문에, 전류는 흐르지 않는다.
또한 상기에 있어서는 전원 라인(Lv1?Lvn)과 전류계(7) 타단에 모두 공통 전압(Vcom)이 인가되어 동전위로 설정된다고 했지만, 동전위인 것에 한정하는 것은 아니다. 요컨데, 트랜지스터(T23)로부터 유기EL소자(OEL)를 통하여 전류가 흐르지 않으면 좋기 때문에, 전원 라인(Lv1?Lvn)과 전류계(7) 타단 사이의 전위차가 적어도 유기EL소자(OEL)에 전류가 흐르기 시작하는 한계값 전압보다 작으면 좋다. 이하의 각 실시형태에 있어서도 마찬가지이다.
또한 제 2 행?제 n 행의 화소(21)에 관해서는 트랜지스터(T21, T22, T23)가 모두 오프(OFF)로 되어 있다. 이 때문에, 유기EL소자(OEL)에 전류는 흐르지 않는다.
이에 따라, 전류계(7)를 흐르는 검출전류(Id)는 제 1 행 제 1 열의 하나의 화소(21(1, 1))의 트랜지스터(T22)와 유기EL소자(OEL)의 직렬 회로에 흐르는 전류 뿐이다.
이 검출전류(Id)의 전류치는 전류계(7)에 의해 측정되고, 측정치가 ADC56에 공급된다.
ADC56는 이 검출전류(Id)의 전류치를 디지털 데이터로 변환하여, 발광효율 취득부(57)에 공급한다.
발광효율 취득부(57)는 공급된 검출전류(Id)의 초기 전류(I0)에 대한 전류치의 변화율을 산출한다. 그리고, 이 변화율의 값으로 룩 업 테이블을 참조하여, 대응하는 발광효율(η)을 취득한다.
이 예의 경우, 룩 업 테이블에는 초기 상태의 유기EL소자(OEL)와 트랜지스터 (T22)의 직렬 회로에 7V의 전압을 인가했을 때에 흐르는 전류를 초기 전류(I0)로 하여, 검출전류(Id)의 초기 전류(I0)에 대한 전류치의 변화율 값에 대응하는 발광효율(η) 값이 기억되어 있다.
발광효율 취득부(57)에 의해 취득된 화소(21(1, 1))의 유기EL소자(OEL)에 대한 발광효율(η(1, 1))은 해당 화소(21(1, 1))에 대응하여 메모리(58)에 저장된다.
제 1 실시형태의 표시장치(1)는 1개의 화소(21(1, 1))에 대한 이상의 동작을 표시패널(2)의 모든 화소(21(i, j)(i=1?n, j=1?m))에 대해 실행하여, 모든 화소 (21(1, 1)?21(n, m))의 유기EL소자(OEL)에 대해 발광효율(η(1, 1)?η(n, m))을 취득하며, 화소(21(1, 1)?21(n, m))에 대응하여 발광효율(η(1, 1)?η(n, m))이 메모리(58)에 저장된다.
즉, 우선, 도 5의 A에 나타내는 바와 같이, 셀렉트 드라이버(3)가 제 1 행의 셀렉트 라인(Ls1)에, 제 1 측정기간(tm) 동안, 고전압(Vhigh)의 주사신호를 인가하여, 다른 셀렉트 라인(Ls2?Lsn)에 저전압(Vlow)의 주사신호를 인가한다.
그리고, 데이터 드라이버(5)가 도 5의 E?H에 나타내는 바와 같이, 제 1 측정기간(tm) 동안에, 데이터 라인(Ld1?Ldm)에, 제 1 전압인가 기간(td)마다, 설정전압(Vd)(-3V)을 순차 인가한다.
이에 따라, 상기 하나의 화소(21)에 대한 발광효율 취득동작과 마찬가지로 하여, 제 1 행의 m개의 화소(21(1, 1)?21(1, m))의 유기EL소자(OEL)에 대한 발광효율(η(1, 1)?η(1, m))을 취득하고, 화소(21(1, 1)?21(1, m))에 대응하여 발광효율(η(1, 1)?η(1, m))이 메모리(58)에 저장된다.
이어서, 도 5의 B에 나타내는 바와 같이, 셀렉트 드라이버(3)가 제 2 행의 셀렉트 라인(Ls2)에, 제 1 측정기간(tm) 동안, 고전압(Vhigh)의 주사신호를 인가하여 다른 셀렉트 라인(Ls1, Ls3?Lsn)에 저전압(Vlow)의 주사신호를 인가하고, 데이터 드라이버(5)가 제 1 측정기간(tm) 동안에, 도 5의 E?H에 나타내는 바와 같이, 데이터 라인(Ld1?Ldm)에, 제 1 전압인가 기간(td)마다, 설정전압(Vd)(-3V)을 순차 인가한다.
이에 따라, 제 2 행의 m개의 각 화소(21(2, 1)?21(2, m))의 유기EL소자 (OEL)에 대한 발광효율(η(2, 1)?η(2, m))을 취득하며, 각 화소(21(2, 1)?21(2, m))에 대응하여 발광효율(η(2, 1)?η(2, m))이 메모리(58)에 저장된다.
이하, 제 n 행까지 마찬가지의 동작을 반복함으로써, 모든 화소(21(1, 1)?21(n, m))의 유기EL소자(OEL)에 대한 발광효율(η)을 취득하며, 각 화소(21(1, 1)?21(n, m))에 대응하여 발광효율(η(1, 1)?η(n, m))이 메모리(58)에 저장된다.
메모리(58)에 모든 화소(21(1, 1)?21(n, m))의 발광효율(η(1, 1)?η(n, m))이 저장되면, 시스템 컨트롤러(6)는 발광효율 취득동작을 종료한다.
다음으로, 취득한 발광효율(η(1, 1)?η(n, m))을 이용한 보정을 실시하여 화상을 표시하는 표시 동작에 대해 설명한다.
여기에서, 발광효율(η)과 전압 데이터의 보정량과의 관계에 대해 설명하면, 표시장치(1)가 있는 화소(21)의 유기EL소자(OEL)의 발광효율이 η일 때, 유기EL소자(OEL)를 초기 상태와 동등한 발광 휘도로 발광시키려면, 1/η배의 전류를 유기EL소자(OEL)에 인가할 필요가 있다. 그 때문에 화소(21)에 인가하는 전압을 1/η배로 보정할 필요가 있다. 보정 연산회로(53)는 이 관계에 의거하여, 화소(21)에 인가하는 전압을 보정한다.
우선, 시스템 컨트롤러(6)는 표시 동작을 개시할 때, 캐소드 회로(8)의 스위치(9)를 전환하여, 전류계(7) 타단에 기준 전압(Vss)를 인가한다.
　계속해서, 시스템 컨트롤러(6)는 도시하지 않는 수직 동기 신호 등에 응답하여 셀렉트 드라이버(3)와 전원 드라이버(4)에 제어 신호를 출력한다. 이 제어 신호에 응답하여, 셀렉트 드라이버(3)는 도 2의 A에 나타내는 바와 같이, 제 1 행의 셀렉트 라인(Ls1)에 고전압(Vhigh)의 주사신호를 출력하여, 제 1 행의 셀렉트 라인 (Ls1)을 선택한다. 전원 드라이버(4)는 도 2의 E에 나타내는 바와 같이, 제 1 행의 전원 라인(Lv1)에 기준 전압(Vss)의 전압 신호를 출력한다.
또, 시스템 컨트롤러(6)는 데이터 드라이버(5)에 표시 동작을 실행시키기 위한 제어신호를 출력한다.
이 제어신호에 응답하여 데이터 드라이버(5)의 시프트 레지스터 회로(50)는 시프트 신호를 데이터 레지스터 회로(51)에 공급한다.
데이터 레지스터 회로(51)는 시프트 레지스터 회로(50)로부터 공급되는 시프트 신호에 응답하여 화상 데이터(D1?Dm)를 받아들여 순차 시프트하고, 제 1 행의 1행 분의 데이터가 저장되면, 데이터 래치회로(52)가 이것을 래치하여 홀딩한다.
보정 연산회로(53)는 데이터 래치회로(52)에 홀딩되어 있는 화상 데이터(D1?Dm)가 입력되고, 이 화상 데이터를 유기EL소자(OEL)의 초기 특성에 대응한 값으로 설정된 전압 데이터로 변환한다. 그리고, 이 전압 데이터를 시간 경과에 따라 열화 한 유기EL소자(OEL)에 의해, 화상 데이터의 휘도 계조 값에 따른 발광 휘도를 얻기 위해 데이터 라인(Ld1?Ldm)에 인가해야 할 전압치를 갖는 보정 전압 데이터에 보정한다.
즉, 보정 연산회로(53)는 시간 경과에 따라 열화한 유기EL소자(OEL)가 초기 상태시와 동등한 휘도로 발광할 수 있도록, 각 전압 데이터에, 메모리(58)에 저장되어 있는 화소(21(1, 1)?21(1, m))에 대응한 발광효율(η(1, 1)?η(1, m))의 역수인 1/η(1, j)(j=1?m)를 곱하여 전압 데이터를 보정한 보정 전압 데이터를 생성한다.
보다 상세하게 설명하면, 발광효율(η)은 시간 경과에 따른 열화 등의 원인에 의해, 일정한 전류치의 전류를 유기EL소자(OEL)에 흐르게 했을 때의, 유기EL소자(OEL)의 발광 휘도의 초기 상태에 대한 저하율을 나타내고 있다. 따라서, 초기 상태시와 동등한 발광 휘도를 얻기 위해서는 유기EL소자(OEL)에 흐르게 하는 전류의 전류치를 초기 상태에서의 전류치의 1/η배로 하면 좋다. 이 때문에, 화소(21)에 대한 인가 전압을 (1/η) 배로 하면, 유기EL소자(OEL)를 흐르는 전류를 (1/η) 배로 할 수 있다.
보정 연산회로(53)는 메모리(58)로부터 발광효율(η(1, j)(j=1?m))을 읽어내고, 전압 데이터에 1/η(1, j)(j=1?m)를 곱하여 전압 데이터를 보정한 보정 전압 데이터(Vdata)를 생성하여 출력한다.
DAC54는 보정 연산회로(53)로부터 출력된 보정 전압 데이터(Vdata)를 신호 전압(예를 들면, 마이너스의 계조 전압：-Vdata)으로 변환한다.
그리고 출력회로(55)는 신호 전압(-Vdata)을 각 데이터 라인(Ld1?Ldm)에 출력하여 화소(21(1, 1)?21(1, m))에 인가한다.
이에 따라, 화소(21(1, 1)?21(1, m))에, 보정하지 않는 경우와 비교하여, 각각 대응한 발광효율(η(1, 1)?η(1, m))의 역수인 1/η(1, j)(j=1?m)를 곱한 보정 전압 데이터에 대응한 전압(-Vdata)이 인가되고, 이것에 대응하는 전압이 콘덴서(C1)에 홀딩된다.
이에 따라, 화소(21(1, 1)?21(1, m))의 유기EL소자(OEL)에, 각각 대응하여 거의 1/η(1, j)(j=1?m) 배의 전류가 흘러, 화소(21(1, 1)?21(1, m))에 대해 초기 상태시와 동등한 발광 휘도로의 표시가 이루어진다.
다음으로, 셀렉트 드라이버(3)는 제 2 행의 셀렉트 라인(Ls2)을 선택한다. 데이터 드라이버(5)의 데이터 레지스터 회로(51)는 화상 데이터(D1?Dm)를 받아들여 순차 시프트하고, 제 2 행의 1행 분의 데이터가 저장되면, 데이터 래치회로(52)가 이것을 래치하여 홀딩한다.
계속해서, 보정 연산회로(53)는 데이터 래치회로(52)에 홀딩되어 있는 화상 데이터(D1?Dm)가 입력되고, 이 화상 데이터를, 유기EL소자(OEL)의 초기 특성에 대응한 값으로 설정된 전압 데이터로 변환한다. 그리고, 이 전압 데이터에, 메모리 (58)에 저장되어 있는 화소(21(2, 1)?21(2, m))에 대응한 발광효율(η(2, 1)?η (2, m))의 역수인 1/η(2, j)(j=1?m)를 곱하여 전압 데이터를 보정한 보정 전압 데이터를 생성하여 출력한다.
DAC54는 예를 들면, 보정 연산회로(53)로부터 출력된 보정 전압 데이터를 신호 전압으로 변환한다. 출력회로(55)는 신호 전압을 각 데이터 라인(Ld1?Ldm)에 출력하여 화소(21(2, 1)?21(2, m))에 인가한다.
이에 따라, 화소(21(2, 1)?21(2, m))에 대해 초기 상태시와 동등한 발광 휘도로의 표시가 이루어진다.
이하, 제 n 행까지 마찬가지의 동작을 반복함으로써, 모든 행에서 보정 전압 데이터에 대응하는 전압을 각 데이터 라인(Ld1?Ldm)에 출력하고, 따라서, 모든 화소(21(1, 1)?21(n, m))에 대해 초기 상태시와 동등한 발광 휘도로의 표시가 이루어진다.
이상 설명한 바와 같이, 제 1 실시형태에 있어서는 발광효율 취득동작에 의해, 소정 전압(V0)을 인가했을 때에, 1 화소마다, 유기EL소자(OEL)에 흐르는 전류 (Id)의 전류치를 측정하고, 유기EL소자(OEL)가 초기 특성을 갖고 있을 때 흐르는 초기 전류(I0)에 대한 변화율 Id/I0를 구하며, 이 변화율의 값으로 룩 업 테이블을 참조하여 1화소 마다의 유기EL소자(OEL)의 발광효율(η)을 구한다. 그리고, 표시 동작시에, 유기EL소자(OEL)의 초기 특성에 의거하여 설정된 전압 데이터에 1/η(i, j)(i=1?n, j=1?m)를 곱해서 전압 데이터를 보정하고, 보정 후의 보정 전압 데이터에 대응하는 전압을 화소(21(1, 1)?21(n, m))에 인가한다.
이에 따라, 유기EL소자(OEL) 시간 경과에 따른 열화가 생긴 경우, 동일한 화상 데이터에 대해, 유기EL소자에 흐르게 하는 전류의 전류치를, 시간 경과에 따른 열화에 의한 발광효율의 저하 분을 보상하도록 증가시킨다. 따라서, 동일한 화상 데이터에 대해, 시간 경과에 따른 열화에 관련되지 않고, 초기 상태시와 동등한 발광 휘도로의 표시를 실시할 수 있다.
＜제 2 실시형태＞
다음으로, 본 발명의 제 2 실시형태에 대해 설명한다.
상기 제 1 실시형태에 있어서는 표시패널의 복수 화소 각각의 유기EL소자 (OEL)의 발광효율(η)을 추출하는 형태로 했다. 이 경우, 대형 패널이나 고정세 패널과 같이 화소수가 증대하면, 발광효율 취득동작에 요하는 시간이 화소수에 따라 증가한다.
이에 대해, 이하의 제 2 실시형태는 표시패널의 각 행의 복수 개의 화소를 모아서 측정한 값으로부터, 1개의 화소 당 평균치로서 1개 화소의 발광효율(η)을 구하도록 한 것이다. 이에 따라, 전체 화소의 발광효율 취득동작에 요하는 시간을, 제 1 실시형태의 경우에 비해 단축할 수 있다.
여기에서, 표시패널(2)에 있어서, 사용시간이 경과함에 따라, 각 화소(21(1, 1)?21(n, m))의 발광시간은 통상 한결같지 않게 된다. 이 때문에, 각 화소(21(1, 1)?21(n, m))의 시간 경과에 따른 열화의 정도도 통상 한결같지 않다. 그렇지만, 예를 들면 TV화상 등의 동화상을 표시하고 있는 경우에는, 적어도 1행의 m개의 화소(21) 중에서는 시간 경과에 따른 열화의 정도에 극단적인 차이는 생기지 않는 것이라고 생각할 수 있다.
제 2 실시형태는 이와 같은 경우에 대응한 것이며, 1행의 m개의 화소(21)로부터 얻어지는 1개의 화소(21)당 평균치로서 1개의 화소(21)에 대응하는 발광효율(ηn)을 구하고, 이것을 이용하여 전압 데이터를 보정하도록 한 것이다. 또한 발광효율(ηn)은 제 n 행의 m개의 화소(21(n, 1)?21(n, m))로부터 얻어지는, 1개의 화소(21)에 대응하는 발광효율의 평균치이다.
여기에서 제 2 실시형태에 관한 표시장치의 구성 및 동작은, 상기 제 1 실시형태의 표시장치(1)의 구성 및 동작과 동일한 구성 및 동작을 포함하고 있다. 이하에서는 제 1 실시형태와 다른 점을 중심으로 설명하고, 상기 제 1 실시형태와 동등한 구성 부분에 대해서는 설명을 생략 또는 간략화한다.
제 2 실시형태에 관한 표시장치의 발광효율 취득동작에 대해, 도면을 참조하여 설명한다.
도 7은 본 발명의 제 2 실시형태의 표시장치에 있어서의 발광효율 취득동작에서의 주사신호, 데이터 라인에 순차 출력되는 전압 및 전원 라인에 인가되는 전압의 일례를 나타내는 도면이다.
도 8은 본 발명의 제 2 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
제 2 실시형태의 발광효율 취득동작에 있어서, 셀렉트 드라이버(3)는 도 2의 A?D와 마찬가지로, 도 7의 A?D에 나타내는 바와 같이, 셀렉트 라인(Ls1?Lsn)에, 제 2 측정기간(tn) 동안에는 고전위의 하이레벨 전압(Vhigh)(선택 레벨)이 되고, 그 이외의 기간에는 저전위의 로우레벨 전압(Vlow)(비선택 레벨)이 되는 주사신호를 순차 출력한다.
여기에서, 제 2 측정기간(tn)은 1행 분의 m개의 화소(21)에 흐르는 전류의 총 합이 되는 제 1 총 검출전류(Idta)의 전류계(7)에 의한 측정에 요하는 시간으로 설정된다. 이 제 2 측정기간(tn)은 예를 들면, 상기 제 1 실시형태에 있어서의 제 1 전압인가 기간(td)과 동등한 시간으로 설정된다.
데이터 드라이버(5)는 셀렉트 드라이버(3)에 의한 상기 제 2 측정기간(tn)에 동기한 타이밍으로, 모든 데이터 라인(Ld1?Ldm)에 동일 전위의 설정전압(Vd)(예를 들면, -3V)을 인가한다.
전원 드라이버(4)는 도 7의 I에 나타내는 바와 같이, 모든 전원 라인(Lv1?Lvn)에 공통전압(Vcom)(예를 들면, -10V)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여, 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
전류계(7)는 공통 캐소드 전극(Lc)에 흐르는 제 1 총 검출전류(Idta)의 전류치를 측정한다. 제 1 총 검출전류(Idta)는 모든 데이터 라인에 설정전압(Vd)(-3V)을 인가했을 때에, 제 1 행의 m개의 화소(21(1, 1)?21(1, m))의 각각에 흐르는 전류의 총 합이 된다.
발광효율 취득부(57)는 m개의 화소(21) 각각에 흐르는 제 1 총 검출전류 (Idta)의 전류치 1개의 화소(21)당 평균치로서, 제 1 총 검출전류(Idta)의 전류치의 1/m를 산출하여 검출전류(Id)로서 취득한다.
그리고, 취득한 검출전류(Id)의 전류치, 유기EL소자(OEL)가 초기 특성을 가질 때 흐르는 초기 전류(I0)에 대한 변화율을 산출하고, 이 변화율의 값으로 룩 업 테이블을 참조하여 대응하는 발광효율(η)을 취득한다.
다음으로, 제 2 실시형태에 있어서의, 1행의 m개의 화소(21)로부터, 1개의 화소(21)에 대한 평균치로서 1개의 화소(21)당 유기EL소자(OEL)의 발광효율(η1)을 취득할 때의 발광효율 취득동작에 대해 도면을 참조하여 설명한다.
도 8은 제 1 행의 화소(21(1, 1)?21(1, m))에 대한 제 1 총 검출전류(Idta)를 측정할 때의 상태를 나타내고 있다.
이때, 셀렉트 드라이버(3)는 제 1 행의 셀렉트 라인(Ls1)에 하이레벨 전압 (Vhigh)의 주사신호를 인가하고, 다른 셀렉트 라인(Ls2?Lsn)에 로우레벨 전압 (Vlow)의 주사신호를 인가한다.
또, 전원 드라이버(4)는 모든 전원 라인(Lv1?Lvn)에 공통 전압(Vcom)(예를 들면, -10V)을 인가한다.
데이터 드라이버(5)는 모든 데이터 라인(Ld1?Ldm)에, 설정전압(Vd)(예를 들면, -3V)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여, 전류계(7)의 타단에, 공통 전압 (Vcom)을 인가한다.
그러면, 도 8에 나타내는 바와 같이, 제 1 행 전체 열의 화소(21(1, 1)?21 (1, m))의 트랜지스터(T22)가 온한다. 그리고, 데이터 라인(Ld1?Ldm)에 -3V가 인가되고, 캐소드 회로(8)에 -10V가 인가되어 있기 때문에, 제 1 행 화소의 유기EL소자(OEL)의 애노드?캐소드 간에 거의 7V의 전압(검사 전압)이 인가되며, 제 1 행의 모든 화소(21)의 트랜지스터(T22)와 유기EL소자(OEL)의 직렬 회로에 전류(Id)가 흐른다.
한편, 다른 행의 화소에 관해서는 트랜지스터(T21, T22, T23)가 모두 오프가 된다. 이 때문에 전류는 흐르지 않는다.
이에 따라, 전류계(7)를 흐르는 전류는 제 1 행에 있는 m개의 화소(21(1, 1)?21(1, m))의 각각을 흐르는 전류(Id)의 총 합으로 이루어지는 제 1 총 검출전류 (Idta)가 된다.
이 제 1 총 검출전류(Idta)의 전류치는 전류계(7)에 의해 측정되고, 측정치가 ADC56에 공급된다.
ADC56은 이 제 1 총 검출전류(Idta)의 전류치를 디지털 데이터로 변환하고, 발광효율 취득부(57)에 공급한다.
발광효율 취득부(57)는 제 1 총 검출전류(Idta)의 전류치의 1/m을 산출하고, 1개의 화소(21)에 대한 검출전류(Id)로서 취득한다.
그리고, 취득한 검출전류(Id)의 초기 전류(I0)에 대한 전류치의 변화율로 룩 업 테이블을 참조하여, 대응하는 발광효율(η1)을 취득한다.
취득된 발광효율(η1)은 제 1 행에 대응하여 메모리(58)에 저장된다.
이어서, 표시 동작시에는 메모리(58)에 저장된 발광효율(η1)을 이용하여 제 1 행의 화소(21(1, 1)?21(1, m))의 전압 데이터를 보정한다.
보정 연산회로(53)는 데이터 래치회로(52)에 홀딩되어 있는 화상 데이터(D1?Dm)가 입력되고, 이 화상 데이터를, 유기EL소자(OEL)의 초기 특성에 대응한 값으로 설정된 전압 데이터로 변환하고, 이 전압 데이터를, 시간 경과에 따라 열화한 유기EL소자(OEL)에 의해, 화상 데이터의 휘도 계조 값에 따른 발광 휘도를 얻기 위해 데이터 라인(Ld1?Ldm)에 인가해야 할 전압치를 갖는 보정 전압 데이터로 보정한다.
보정 연산회로(53)는 시간 경과에 따라 열화한 유기EL소자(OEL)가 초기 상태시와 동등한 휘도로 발광할 수 있도록, 각 전압 데이터에, 메모리(58)에 저장되어 있는 발광효율(η1)의 역수(1/η1)를 곱하여 전압 데이터를 보정한 보정 전압 데이터를 생성한다.
DAC54는 보정 연산회로(53)로부터 출력된 보정 전압 데이터를 신호 전압으로 변환한다.
출력회로(55)는 신호 전압을 각 데이터 라인(Ld1?Ldm)에 출력한다.
이에 따라, 상기 제 1 실시형태와 마찬가지로, 화소(21(1, 1)?21(1, m))에는 보정하지 않는 경우와 비교하여 (1/η1)배로 보정된 데이터 전압이 인가된다. 이에 따라, 거의 (1/η1)배의 전류가 화소(21(1, 1)?21(1, m))에 흐르고, 초기 상태시와 동등한 발광 휘도로의 표시(발광)가 가능해진다.
제 2 실시형태의 표시장치(1)는 발광효율 취득동작에 있어서는 상기 1행의 m개의 화소(21)에 대한 동작을, 표시패널(2)의 모든 행에 대하여 순차 실행한다. 즉, 행마다의 화소(21)의 유기EL소자(OEL)에 대한 발광효율(η1?ηn)을 취득하여, 발광효율(η1?ηn)을 각 행에 대응하여 메모리(58)에 저장한다.
표시 동작시에 있어서는, 보정 연산회로(53)는 표시패널(2)의 각 행에 대응하는 화상 데이터(D1?Dm)가 순차 입력되고, 화상 데이터에 대응한 전압 데이터로 변환하며, 이 전압 데이터에, 메모리(58)에 저장되어 있는 각 행에 대응한 발광효율(ηi(i=1?n))의 역수인 1/ηi(i=1?n)를 곱하여, 화상 데이터의 휘도 계조 값에 따른 발광 휘도를 얻기 위해 데이터 라인(Ld1?Ldm) 인가해야 할 전압치를 갖는 보정 전압 데이터로 보정한다. 그리고, DAC54와 출력회로(55)를 통하여, 모든 행에서 보정 전압 데이터에 대응하는 신호 전압을 각 데이터 라인(Ld1?Ldm)에 출력한다.
이에 따라, 모든 화소(21(1, 1)?21(n, m))에 대해 초기 상태시와 동등한 발광 휘도로의 표시가 이루어진다.
이 제 2 실시형태에 있어서, 발광효율 취득동작에 요하는 시간은 1행의 화소(21) 수를 m으로서 대략 상기 제 1 실시형태에 있어서 발광효율 취득동작에 요하는 시간의 1/m 정도가 되고, 제 1 실시형태에 대해, 발광효율 취득동작에 요하는 시간을 단축할 수 있다.
＜제 3 실시형태＞
다음으로, 본 발명의 제 3 실시형태에 대해 설명한다.
상기 제 2 실시형태에서는 각 행의 복수 개의 화소로부터, 1개의 화소에 대응하는 발광효율(η)을 구하는 구성으로 했다.
이에 대해, 제 3 실시형태는 표시패널의 복수 화소가 배열된 표시영역을, 미리 설정한 소정의 복수 행 및 열 마다, 종횡으로 복수 분할 영역으로 분할하여, 각 분할 영역에 포함되는 복수 화소로부터, 1개의 화소에 대응하는 발광효율(η)을 구하도록 한 것이다.
즉, 표시패널(2)에 임의의 화상을 표시하고 있는 경우에는, 각 화소(21)의 시간 경과에 따른 열화의 정도는, 통상, 화면 내에서 한결같지 않다. 그렇지만, 예를 들면 표시영역의 중앙 부근에 도형을 표시하는 경우를 상정하면, 표시영역을 종횡으로 복수로 분할한 각 분할 영역 안에서는 각 화소(21)의 발광 시간의 차이는 비교적 적은 것으로 생각할 수 있다. 이와 같은 경우에는, 각 분할 영역 안에서는 각 화소(21)의 시간 경과에 따른 열화의 정도도 비교적 일치하고 있는 것으로 생각할 수 있다.
제 3 실시형태는 이와 같은 경우에 대응한 것이며, 표시패널(2)의 표시영역을 복수 분할 영역으로 분할하고, 각 분할 영역에 포함되는 복수 화소(21)로부터 얻어지는 1개의 화소(21)당 평균치로서 1개의 화소(21)에 대응하는 발광효율(η)을 구하도록 한 것이다.
제 3 실시형태에 관한 발광효율 취득동작에 대해서, 도면을 참조하여 설명한다.
여기에서, 제 3 실시형태에 관한 표시장치의 구성 및 동작은 상기 각 실시형태의 표시장치(1)의 구성 및 동작과 동일한 구성 및 동작을 포함하고 있다. 이하에서는, 상기 각 실시형태와 다른 점을 중심으로 설명하고, 상기 각 실시형태와 동등한 구성 부분에 대해서는 설명을 생략 또는 간략화한다.
도 9는 본 발명의 제 3 실시형태에 있어서의 표시장치의 표시영역 분할의 일례를 나타내는 도면이다.
도 10은 본 발명의 제 3 실시형태의 표시장치에 있어서의 발광효율 취득동작에서의 주사신호, 데이터 라인에 출력되는 전압 및 전원 라인에 인가되는 전압의 일례를 나타내는 도면이다.
제 3 실시형태에 있어서는 도 9에 나타내는 바와 같이, 표시패널(2)을 예를 들면 9개의 분할 영역(P1?P9)으로 분할한다.
즉, 셀렉트 라인(Ls1?Lsn)을, 소정의 복수 개마다, Ls1?Lsa, Lsa＋1?Lsb, Lsb＋1?Lsn의 3개의 그룹으로 나눈다. 데이터 라인(Ld1?Ldm)을, Ld1?Ldc, Ldc＋1?Ldd, Ldd＋1?Ldm의 3개의 그룹으로 나눈다.
발광효율 취득동작시에 있어서는, 셀렉트 드라이버(3)는 도 10의 A?C에 나타내는 바와 같이, 각 그룹의 복수 셀렉트 라인(Ls1?Lsa, Lsa＋1?Lsb, Lsb＋1?Lsn)마다, 제 3 측정기간(tq) 동안에는 하이레벨 전압(Vhigh)(선택 레벨)이 되고, 그 이외의 기간에는 로우레벨 전압(Vlow)(비선택 레벨)이 되는 주사신호를 순차 출력한다.
여기에서, 제 3 측정기간(tq)은 표시패널(2)의 행 방향으로 늘어선, 예를 들면 3개의, 복수 분할 영역의 각각에 대한 제 2 총 검출전류(Idta)의 전류계(7)에 의한 측정에 요하는 시간으로 설정된다.
데이터 드라이버(5)는 도 10의 D?F에 나타내는 바와 같이, 제 3 측정기간 (tq) 동안에, 데이터 라인(Ld1?Ldc, Ldc＋1?Ldd, Ldd＋1?Ldm)의 각각에, 제 2 전압인가 기간(te) 동안에는 설정전압(Vd)(예를 들면, -3V)이 되고, 그 이외의, 간격 기간(tp)을 제외한 기간에는 공통 전압(Vcom)(예를 들면, -10 V)이 되며, 간격 기간(tp)에는 예를 들면 기준 전압(Vss)이 되는 전압을 순차 출력한다.
여기에서, 제 2 전압인가 기간(te)은 표시패널(2)의 하나의 분할 영역에 포함되는 복수 화소(21)에 흐르는 전류의 총 합이 되는 제 2총 검출전류(Idtb)의 전류계(7)에 의한 측정에 요하는 시간으로 설정된다. 이 제 2 전압인가 기간(te)은 예를 들면, 상기 제 1 실시형태에 있어서의 제 1 전압인가 기간(td)과 동등한 시간으로 설정된다.
전원 드라이버(4)는 도 10의 G에 나타내는 바와 같이, 모든 전원 라인(Lv1?Lvn)에 공통전압(Vcom)(예를 들면, -10V)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여, 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
이에 따라, 예를 들면, 셀렉트 드라이버(3)보다 셀렉트 라인(Ls1?Lsa)에 하이레벨 전압(Vhigh)의 주사신호가 동시에 출력되어 셀렉트 라인(Ls1?Lsa)이 동시에 선택되고, 데이터 드라이버(5)보다 데이터 라인(Ld1?Ldc)에 설정전압(Vd)(-3V)이 동시에 출력되었을 때, 제 1 행?제 a 행, 제 1 열?제 c 열에 있는 분할 영역 (P1)에 포함되는 a×c개의 화소(21(1, 1)?21(a, c))의 트랜지스터(T22)가 온 하고, 데이터 라인(Ld1?Lda)에 -3V가 인가되며, 캐소드 회로(8)에 -10V가 인가되어 있다. 이에 따라, 분할 영역(P1)에 포함되는 a×c개의 화소(21)의 각각의 트랜지스터(T22)와 유기EL소자(OEL)의 직렬 회로에 전류(Id)가 흐른다.
한편, 다른 화소에는 전류가 흐르지 않는다.
전류계(7)는 공통 캐소드 전극(Lc)에 흐르는 제 2 총 검출전류(Idtb)의 전류치를 측정한다. 제 2 총 검출전류(Idtb)는 제 1 행?제 a 행, 제 1 열?제 c 열에 있는 분할 영역(P1)에 포함되는 a×c개의 화소(21(1, 1)?21(a, c))의 각각의 트랜지스터(T22)와 유기EL소자(OEL)에 흐르는 전류의 총 합이 된다.
ADC56는 전류계(7)에 의해 측정된 제 2 총 검출전류(Idtb)의 전류치를 디지털 데이터로 변환하고, 발광효율 취득부(57)에 공급한다.
발광효율 취득부(57)는 분할 영역(P1)의 a×c개의 화소(21)에 흐르는 제 2 총 검출전류(Idtb)의 전류치의 1개 화소(21)당 평균값으로서 제 2 총 검출전류 (Idtb)의 전류치의 1/(a×c)를 산출하여, 검출전류(Id)로서 취득한다.
그리고, 취득한 검출전류(Id)의 전류치의, 초기 전류(I0)에 대한 전류치의 변화율을 산출하고, 이 변화율의 값으로 룩 업 테이블을 참조하여 분할 영역(P1)의 1개의 화소(21)에 대응하는 발광효율(ηP1)을 취득한다.
취득된 발광효율(ηP1)은 분할 영역(P1)에 대응하여 메모리(58)에 저장된다.
제 3 실시형태의 표시장치(1)는 이상의 1개의 분할 영역에 포함되는 화소 (21)에 대한 동작을 표시패널(2)의 모든 분할 영역에 대해 순차 실행하고, 분할 영역마다의 화소(21)의 유기EL소자(OEL)에 대한 발광효율(ηP1?ηP9)을 취득하여, 각 분할 영역(P1?P9)에 대응해서 메모리(58)에 저장한다.
표시 동작시에는, 메모리(58)에 저장된 각 분할 영역(P1?P9)에 대응한 발광효율(ηP1?ηP9)을 이용하여 각 화소(21)의 전압 데이터를 보정한다.
보정 연산회로(53)는 데이터 래치회로(52)에 홀딩되어 있는 화상 데이터(D1?Dm)가 입력되고, 이 화상 데이터를, 유기EL소자(OEL)의 초기 특성에 대응한 값으로 설정된 전압 데이터로 변환하며, 이 전압 데이터를, 시간 경과에 따라 열화한 유기EL소자(OEL)에 의해, 화상 데이터의 휘도 계조 값에 따른 발광 휘도를 얻기 위해 데이터 라인(Ld1?Ldm)에 인가해야 할 전압치를 갖는 보정 전압 데이터로 보정한다.
보정 연산회로(53)는 시간 경과에 따라 열화한 유기EL소자(OEL)가 초기 상태시와 동등한 휘도로 발광할 수 있도록, 각 전압 데이터에, 메모리(58)에 저장되어 있는 각 분할 영역에 대응한 발광효율(ηPn)의 역수(1/ηPn)를 곱하여, 전압 데이터를 보정한 보정 전압 데이터를 생성한다. 그리고, 모든 행에 있어서, 보정 전압 데이터에 대응하는 신호 전압을 각 데이터 라인(Ld1?Ldm)에 출력한다.
　제 3 실시형태에 있어서 발광효율 취득동작에 요하는 시간은 1개의 분할 영역에 포함되는 화소(21)의 수를 p로서 대략 상기 제 1 실시형태에 있어서 발광효율 취득동작에 요하는 시간의 1/p정도가 되고, 발광효율 취득동작에 요하는 시간을, 제 1 실시형태에 대해 단축할 수 있다.
여기에서, 제 3 실시형태에 있어서, 셀렉트 드라이버(3)로부터 그룹마다의 셀렉트 라인(Ls1?Lsa, Lsa＋1?Lsb, Lsb＋1?Lsn)에 동시에 하이레벨 전압(Vhigh)의 주사신호를 출력하기 위한 수법의 일례에 대해 설명한다.
이것을 위한 수법은 특히 한정되는 것은 아니지만, 예를 들면, 이하의 수법을 갖고 있으면, 기존의 셀렉트 드라이버(3)의 구성을 변경하는 일 없이, 제어가 가능하다.
도 11의 A는 본 발명의 제 3 실시형태의 표시장치에 있어서의 시프트 레지스터 회로의 일례를 나타내는 도면이며, 도 11의 B는 본 발명의 제 3 실시형태의 표시장치에 있어서의 셀렉트 라인에 출력하는 주사신호의 생성방법의 일례를 설명하기 위한 도면이다.
셀렉트 드라이버(3)는 도 11의 A에 나타내는 바와 같이 시프트 레지스터 회로를 갖고 구성되어 있다. 그리고, 시프트 레지스터 회로에는 일정 주기의 클럭펄스(CLK)와 스타트 펄스(Start)가 공급되고, 공급된 스타트 펄스(Start)를 클럭펄스 (CLK)에 따른 타이밍으로 받아들이며, 클럭펄스(CLK)의 주기로 순차 시프트하여 출력한다.
여기에서, 시프트 레지스터 회로로부터 출력되는 출력 신호의 시간 폭은 스타트 펄스(Start)의 시간 폭이 된다.
　표시 동작시에는, 시프트 레지스터 회로(50)의 입력단에는 클럭펄스(CLK)의 주기는 각 행의 선택기간에 대응하는 시간으로 설정되고, 스타트 펄스(Start)의 시간 폭은 클럭펄스(CLK)의 1주기에 대응하는 시간 폭으로 설정된다.
이에 따라, 도 2의 A?D에 나타내는 주사신호가 출력된다.
한편, 제 3 실시형태의 발광효율 취득동작시에 있어서는, 클럭펄스(CLK)의 주기를 제 3 측정기간(tq)으로 설정한다. 그리고, 스타트 펄스(Start)의 시간 폭을 1개의 분할 영역에 포함되는 행 수를 LP로 했을 때, 클럭펄스(CLK)의 LP 주기 만큼의 시간 폭으로 설정한다. 즉, 예를 들면, 1개의 분할 영역에 포함되는 셀렉트 라인의 갯수가 10개일 때, 도 11의 B에 나타내는 바와 같이, 스타트 펄스(Start)의 시간 폭을 클럭펄스(CLK)의 10주기 만큼의 시간 폭으로 설정한다.
시프트 레지스터 회로는 스타트 펄스(Start)를 클럭펄스(CLK)에 따른 타이밍으로 받아들이며, 클럭펄스(CLK)에 따라 순차 시프트하면서 출력한다.
이때, 시프트 레지스터 회로의 출력 신호의 시간 폭은 스타트 펄스(Start)의 시간 폭에 따른 클럭펄스(CLK)의 10주기 만큼의 시간 폭으로 되어 있다. 이 때문에, 도 11의 B에 나타내는 바와 같이, 시프트 레지스터 회로의 각 출력 신호는 서로 중복한 타이밍을 갖고 출력된다. 그리고, 스타트 펄스(Start)의 공급 개시 타이밍을 T0로 했을 때, 클럭펄스(CLK)의 10클럭째의 T9?T10의 기간으로, 셀렉트 라인 (Ls1?Ls10)에 출력하는 주사신호가 모두 하이레벨 전압(Vhigh)이 된다. 이 T9?T10의 기간을 상기 도 10의 A?C에 있어서의 제 3 측정기간(tq)으로서 이용함으로써, 본 실시형태를 실행할 수 있다.
＜제 4 실시형태＞
다음으로, 본 발명의 제 4 실시형태에 대해 설명한다.
상기 1?3 실시형태에 있어서는 표시패널의 1 화소마다, 1행마다, 혹은 소정의 분할 영역마다, 1화소의 발광효율(η)을 취득하여 1화소마다, 1행마다, 혹은 소정의 영역마다 다른 발광효율(η)을 이용하는 구성으로 했다.
이것에 대해, 제 4 실시형태는 표시패널의 특정한 화소, 특정한 행, 특정한 영역에 있어서 취득한 발광효율(η)을 해당 표시패널의 모든 화소에 공통으로 적용하도록 한 것이다.
예를 들면, 제 1 실시형태의 수법을 이용하여 표시패널(2)의 어느 쪽이나 1개의 특정한 화소, 예를 들면 화소(21(1, 1))에 대해 발광효율(η)을 구하고, 이것을 메모리(58)에 저장한다.
그리고, 표시 동작시에는 보정 연산회로(53)는 메모리(58)에 저장된 발광효율(η)을 이용하여 각 전압 데이터에, 메모리(58)에 저장되어 있는 발광효율(η)의 역수(1/η)를 곱하여, 전체 화소의 전압 데이터를 보정하고, 모든 행에 있어서, 보정 전압 데이터에 대응하는 전압을 각 데이터 라인(Ld1?Ldm)에 출력한다.
마찬가지로, 제 2 실시형태의 수법을 이용하여 표시패널(2)의 어느 쪽인가의 1개의 행, 예를 들면 제 1 행의 m개의 화소(21(1, 1)?21(1, m))에 있어서의, 1개의 화소(21)에 대한 발광효율(η)을 구하고, 이것을 메모리(58)에 저장한다.
그리고, 표시 동작시에는, 보정 연산회로(53)는 메모리(58)에 저장된 발광효율(η)을 이용하여 각 전압 데이터에, 메모리(58)에 저장되어 있는 발광효율(η)의 역수(1/η)를 곱해서 전체 화소의 전압 데이터를 보정하고, 모든 행에 있어서, 보정 전압 데이터에 대응하는 전압을 각 데이터 라인(Ld1?Ldm)에 출력한다.
또, 제 3 실시형태의 수법을 이용하여 표시패널(2)의 분할한 복수 영역에 있어서의 어느 쪽인가의 영역, 예를 들면 영역 P1의 복수 화소(21)에 있어서의, 1개의 화소(21)에 대한 발광효율(η)을 구하고, 이것을 메모리(58)에 저장한다.
그리고, 표시 동작시에는, 보정 연산회로(53)는 메모리(58)에 저장된 발광효율(η)을 이용하여 각 전압 데이터에, 메모리(58)에 저장되어 있는 발광효율(η)의 역수(1/η)를 곱해서 전체 화소의 전압 데이터를 보정하고, 모든 행에 있어서, 보정 전압 데이터에 대응하는 전압을 각 데이터 라인(Ld1?Ldm)에 출력한다.
이상과 같이, 제 4 실시형태에 있어서는 표시패널(2)의 특정한 화소, 특정한 행, 특정한 영역에 있어서 취득한 발광효율(η)을 해당 표시패널(2)의 모든 화소에 공통으로 적용하도록 했다.
이에 따라, 유기EL소자(OEL)가 초기 상태시와 동등한 휘도로 발광할 수 있도록 하기 위한 전압 데이터의 보정 정밀도는 상기 1?3 실시형태의 경우보다 저하되지만, 발광효율 취득동작에 필요한 시간을 제 1?제 3 실시형태에 대해 큰 폭으로 단축할 수 있다.
＜제 5 실시형태＞
다음으로, 본 발명의 제 5 실시형태에 대해 설명한다.
또한 제 5 실시형태에 관한 표시장치의 구성 및 동작은 상기 1?4 실시형태의 표시장치(1)의 구성 및 동작과 동일한 구성 및 동작을 포함하고 있다. 이하에서는 상기 각 실시형태와 다른 점을 중심으로 설명하고, 상기 각 실시형태와 동등한 구성 부분에 대해서는 설명을 생략 또는 간략화한다.
우선, 제 5 실시형태에 관한 표시장치(발광장치)의 구성에 대해 설명한다.
도 12는 본 발명의 제 5 실시형태에 관한 표시장치 구성의 일례를 나타내는 도면이다.
표시장치(1)는 도 12에 나타내는 바와 같이, 표시패널(2)과, 셀렉트 드라이버(3)와, 전원 드라이버(4)와, 데이터 드라이버(5)와, 시스템 컨트롤러(6)와, 전류계(7)와, 캐소드 회로(8)와, 보호 회로(10)를 갖고 있다.
즉, 제 5 실시형태에 관한 표시장치(1)는 상기 제 1?4 실시형태에 있어서의 표시장치(1)와 동등한 구성에 더하여, 보호 회로(10)가 설치되어 있다.
보호 회로(10)는 고전압의 정전기 펄스가 외부로부터 표시장치(1)에 들어간 경우에, 그에 따라 각 화소(21)의 각 트랜지스터가 파괴되는 손상을 입는 것을 억제하기 위해 설치되어 있는 정전기용의 보호 회로이다.
보호 회로(10)는 저전위의 전원(VL)을 공급하는 전원 라인(11) 및 고전위의 전원(VH)을 공급하는 전원 라인(12)과 전기적으로 접속되어, 정전기 펄스를 전원 라인(11 또는 12)에 방출하도록 구성되어 있다.
보호 회로(10)는 예를 들면, 직렬 접속된 2개의 다이오드(D1 및 D2)를 구비하여 구성되어 있다. 다이오드(D1)의 애노드는 저전위의 전원(VL)을 공급하는 전원 라인(11)에 접속되고, 다이오드(D2)의 캐소드는 고전위의 전원(VH)을 공급하는 전원 라인(12)에 접속되어 있다. 이에 따라, 다이오드(D1, D2)는 역바이어스 상태로 설정되고, 통상의 구동 전압의 범위 내에서는 충분히 큰 고저항을 나타내는 바와 같이 설정되어 있기 때문에, 통상의 표시 동작시에는 각 유기EL소자(OEL)의 발광을 방해하는 일이 없고, 표시장치(1)의 화질을 저하시키는 일은 없다.
이와 같은 정전기용의 보호 회로(10)는 실제로는 셀렉트 라인(Ls1?Lsn), 데이터 라인(Ld1?Ldm), 전원 라인(Lv1?Lvn) 및 공통 캐소드 전극(Lc)에 복수 설치되어 있다.
도 12에 나타낸, 데이터 라인(Ld1)으로부터 화소(21(1, 1))의 유기EL소자 (OEL)를 통하여 공통 캐소드 전극(Lc)에 이르는 전류 경로의 보호 회로(10)는 예를 들면, 각 데이터 라인(Ld1?Ldm) 및 공통 캐소드 전극(Lc)에 설치되어 있는 복수의 보호 회로를, 편의상, 1개로 정리여 나타낸 것이다. 또한 보호 회로(10)는 각 셀렉트 라인(Ls1?Lsn) 및 각 전원 라인(Lv1?Lvn)에도 설치되어 있지만, 그들의 보호 회로는 본 실시형태에 있어서는 영향을 주지 않기 때문에, 도시를 생략했다.
여기에서, 보호 회로(10)에 있어서, 전원 라인(11)에 인가되어 있는 전압보다 저전위의 정전기 펄스가 공통 캐소드 전극(Lc)에 들어간 경우에는 다이오드(D1)를 통하여 정전기 펄스가 저전위의 전원 라인(11)에 흐른다. 전원 라인(12)에 인가되어 있는 전압보다 고전위의 정전기 펄스가 공통 캐소드 전극(Lc)에 들어간 경우에는 다이오드(D2)를 통하여 정전기 펄스가 고전위인 전원 라인(12)에 흐른다.
그렇지만, 보호 회로(10)는 상기와 같이, 예를 들면, 직렬 접속되고, 역바이어스 상태로 설정된 2개의 다이오드(D1 및 D2)를 구비하여 구성되어 있고, 역바이어스 상태로 설정된 다이오드(D1, D2)에 미소한 누설전류(Ir)가 흐르고 있는 경우가 있다. 이 누설전류가 보호 회로(10)로부터 공통 캐소드 전극(Lc)에 유입되고 있는 경우, 혹은, 공통 캐소드 전극(Lc)으로부터 보호 회로(10)에 누설전류(Ir)가 유출되고 있는 경우가 있다.
이와 같은 누설전류(Ir)가 존재하고 있으면, 공통 캐소드 전극(Lc)에 흐르는 전류(I)가 화소(21)의 트랜지스터(T22)와 유기EL소자(OEL)의 직렬 회로에 흐르는 전류에 누설전류(Ir)가 가산 또는 감산된 것이 된다. 이 때문에, 전류계(7)에 의해 측정되는 전류의 전류치에 보호 회로(10)의 누설전류(Ir) 만큼 오차가 생겨 취득하는 발광효율의 정밀도가 저하되어 버린다.
그래서, 제 5 실시형태에 관한 표시장치는 전류계(7)에 의해 측정되는 전류의 전류치에 보호 회로(10)의 누설전류(Ir)에 의한 오차가 생기지 않도록 하여 표시장치(1)에 보호 회로(10)가 설치되어 있을 때, 취득하는 발광효율의 정도가 저하되지 않도록 한 것이다.
제 5 실시형태에 관한 발광효율 취득동작에 대해서, 도면을 참조하여 설명한다.
도 13은 본 발명의 제 5 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
여기에서, 제 1 행 제 1 열의 하나의 화소(21(1, 1))의 유기EL소자(OEL)의 발광효율(η(1, 1))을 취득할 때의 발광효율 취득동작에 대해 설명한다.
발광효율 취득동작에 있어서, 셀렉트 드라이버(3)는 예를 들면 10개의 셀렉트 라인(Ls)을 1개의 그룹으로서 셀렉트 라인(Ls1?Ls10)에 하이레벨 전압(Vhigh)의 주사신호를 동시에 출력하여 셀렉트 라인(Ls1?Ls10)을 동시에 선택한다.
여기에서, 셀렉트 드라이버(3)보다 셀렉트 라인(Ls1?Ls10)에 하이레벨 전압 (Vhigh)의 주사신호를 동시에 출력하여, 셀렉트 라인(Ls1?Ls10)을 동시에 선택하기 위한 수법의 일례에 대해 설명한다.
도 14의 A는 본 발명의 제 5 실시형태의 표시장치에 있어서의 시프트 레지스터 회로의 일례를 나타내는 도면이며, 도 14의 B는 본 발명의 제 5 실시형태의 표시장치에 있어서의 셀렉트 라인에 출력하는 제 1 주사신호의 생성방법의 일례를 설명하기 위한 도면이다.
도 15는 본 발명의 제 5 실시형태의 표시장치에 있어서의 셀렉트 라인에 출력하는 제 2 주사신호의 생성방법의 일례를 설명하기 위한 도면이다.
셀렉트 드라이버(3)는 도 14의 A에 나타내는 바와 같이 시프트 레지스터 회로를 갖고 구성되고, 시프트 레지스터 회로에는 일정 주기의 클럭펄스(CLK)와 스타트 펄스(Start)가 공급되고, 공급된 스타트 펄스(Start)를 받아들이고, 클럭펄스 (CLK)의 주기에 순차 시프트하여 출력한다. 시프트 레지스터 회로로부터 출력되는 출력 신호의 시간 폭은 스타트 펄스(Start)의 시간 폭이 된다.
그래서 셀렉트 라인의 1개의 그룹 갯수를 10개로 했을 때, 도 14의 B에 나타내는 바와 같이, 스타트 펄스(Start)의 시간 폭을 클럭펄스(CLK)의 주기(tq)의 10주기 만큼의 시간 폭으로 설정한다.
시프트 레지스터 회로는 스타트 펄스(Start)를 받아들이고, 클럭펄스(CLK)에 따라 순차 시프트 하면서 출력한다.
이때, 시프트 레지스터 회로의 출력 신호의 시간 폭은 스타트 펄스(Start)의 시간 폭에 따른 클럭펄스(CLK)의 10주기 만큼의 시간 폭으로 되어 있다. 이 때문에, 도 14의 B에 나타내는 바와 같이, 시프트 레지스터 회로의 각 출력 신호는 서로 중복한 타이밍을 갖고 출력된다. 그리고, 스타트 펄스(Start)의 공급 개시 타이밍을 T0로 했을 때, 클럭펄스(CLK)의 10클럭째의 T9?T10의 기간으로, 셀렉트 라인 (Ls1?Ls10)에 출력하는 주사신호가 모두 하이레벨 전압(Vhigh)이 된다. 이 T9?T10의 기간을 이용함으로써, 셀렉트 라인(Ls1?Ls10)에 하이레벨 전압(Vhigh)의 주사신호를 동시에 출력하여, 셀렉트 라인(Ls1?Ls10)을 동시에 선택할 수 있다.
전원 드라이버(4)는 모든 전원 라인(Lv1?Lvn)에 공통 전압(Vcom)(예를 들면, -10V)을 인가한다.
데이터 드라이버(5)는 적어도 상기 T9?T10의 기간에 있어서, 데이터 라인 (Ld1)에 설정전압(Vd)(예를 들면, -3V)을 인가하고, 데이터 라인(Ld2?Ldm)에 공통 전압(Vcom)(예를 들면, -10V)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
그러면, 도 13에 나타내는 바와 같이, 제 1 행?제 10 행의 제 1 열의 화소 (21(1, 1)?21(10, 1))의 트랜지스터(T22)가 온 한다.
그리고, 데이터 라인(Ld1)에 -3V가 인가되고, 캐소드 회로(8)에 -10V가 인가되어 있기 때문에, 이들 화소(21(1, 1)?21(10, 1)) 각각의 유기EL소자(OEL)의 애노드?캐소드 간에 거의 7V의 전압강하가 생겨 전류가 흐른다.
한편, 제 1 행?제 10 행의 제 2 열부터 제 m 열의 화소(21(1, 2)?21(10, m))의 트랜지스터(T22)도 온 한다. 그러나, 데이터 라인(Ld2?Ldm)에는 -10V가 인가되고, 캐소드 회로(8)에도 -10V가 인가되어 동전위이다. 이에 따라, 이들 화소 (21(1, 2)?21(10, m))의 유기EL소자(OEL)에 전류는 흐르지 않는다.
또, 제 11 행?제 n 행의 화소에 관해서는 트랜지스터(T21, T22, T23)가 모두 오프로 되어 있다. 이 때문에, 유기EL소자(OEL)에 전류는 흐르지 않는다.
이에 따라, 데이터 드라이버(5)로부터 제 1 행?제 10 행의 제 1 열 화소 (21(1, 1)?21(10, 1)) 10개의 트랜지스터(T22)와 유기EL소자(OEL)를 통하고, 공통 캐소드 전극(Lc)을 통하여 캐소드 회로(8)에 흐르는 전류가 전류계(7)에 흐른다. 이 전류를 제 1 측정 전류(Im1(10))로 한다.
이 제 1 측정 전류Im1(10)의 전류치는 전류계(7)에 의해 측정되고, ADC56에 공급된다.
ADC56는 제 1 측정 전류(Im1(10))의 전류치를 디지털 데이터로 변환하여, 발광효율 취득부(57)에 공급한다.
여기에서, 화소(21(1, 1))의 유기EL소자(OEL)에 흐르는 검출전류를 Id1, 화소(21(2, 1))의 유기EL소자(OEL)에 흐르는 검출전류를 Id2, …, 화소(21(n, 1))의 유기EL소자(OEL)에 흐르는 검출전류를 Idn으로 하고, 화소(21(1, 1)?21(10, 1)) 10개의 유기EL소자(OEL)에 흐르는 검출전류의 총 합을 제 1 총 검출전류(Id1(10))로 했을 때, 제 1 총 검출전류(Id1(10))는 다음 식 (1)로 나타낸다.
그리고, 보호 회로(10)로부터, 누설전류(Ir)가 공통 캐소드 전극(Lc)에 유입되고 있다고 한 경우, 제 1 측정 전류(Im1(10))는 다음 식 (2)로 나타낸다.
Id1(10) = Id1 ＋ Id2 ＋ … ＋ Id10 …(1)
Im1(10) = Id1(10)＋Ir …(2)
다음으로, 셀렉트 드라이버(3)는 셀렉트 라인(Ls2?Ls10)에 하이레벨 전압 (Vhigh)의 주사신호를 동시에 출력하여, 셀렉트 라인(Ls2?Ls10)을 동시에 선택한다. 그리고, 상기와 마찬가지로 하여 전류계(7)에 흐르는 전류의 전류치를 측정한다.
셀렉트 라인(Ls2?Ls10)을 동시에 선택하려면, 상기의 셀렉트 라인(Ls1?Ls10)을 동시에 선택할 때와 마찬가지의 수법을 적용할 수 있다.
이 경우, 도 15에 나타내는 바와 같이, 스타트 펄스(Start)의 시간 폭을 클럭펄스(CLK) 주기(tq)의 9주기 만큼의 시간 폭으로 설정한다. 이에 따라, 도 15에 나타내는 바와 같이, 스타트 클럭째의 T10?T11의 기간으로, 셀렉트 라인(Ls2?Ls10)에 출력하는 주사신호가 모두 하이레벨 전압(Vhigh)이 된다.
데이터 드라이버(5)는 적어도 상기 T10?T11의 기간에 있어서, 데이터 라인 (Ld1)에 설정전압(Vd)(예를 들면, -3V)을 인가하고, 데이터 라인(Ld2?Ldm)에 공통 전압(Vcom)(예를 들면, -10V)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여, 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
이에 따라, 제 2 행?제 10 행의 제 1 열의 화소(21(2, 1)?21(10, 1))의 트랜지스터(T22)가 온 한다.
그리고, 데이터 라인(Ld1)에 -3V가 인가되고, 캐소드 회로(8)에 -10V가 인가되고 있기 때문에, 화소(21(2, 1)?21(10, 1))의 유기EL소자(OEL)의 애노드?캐소드 간에 거의 7V의 전압강하가 생겨 전류가 흐른다.
한편, 제 2 행?제 10 행의 제 2 열부터 제 m 열의 화소(21(2, 2)?21(10, m))의 트랜지스터(T22)도 온 한다. 그러나, 데이터 라인(Ld2?Ldm)에는 -10V가 인가되고, 캐소드 회로(8)에도 -10V가 인가되어 동전위이다. 이에 따라, 이들의 화소 (21(2, 2)?21(10, m))의 유기EL소자(OEL)에 전류는 흐르지 않는다.
또, 제 1 행 및 제 11 행?제 n 행의 화소는 트랜지스터(T21, T22, T23)가 모두 오프가 되기 때문에 전류는 흐르지 않는다.
이에 따라, 데이터 드라이버(5)로부터 제 2 행?제 10 행의 제 1 열 화소 (21(2, 1)?21(10, 1))의 9개의 트랜지스터(T22)와 유기EL소자(OEL)를 통하고, 공통 캐소드 전극(Lc)을 통하여 캐소드 회로(8)에 흐르는 전류가 전류계(7)에 흐른다. 이 전류를 제 2 측정 전류(Im1(9))로 한다.
이 제 2 측정 전류(Im1(9))의 전류치는 전류계(7)에 의해 측정되고, ADC56에 공급된다.
ADC56는 제 2 측정 전류(Im1(9))의 전류치를 디지털 데이터로 변환하고, 발광효율 취득부(57)에 공급한다.
화소(21(2, 1)?21(10, 1))의 9개의 유기EL소자(OEL)에 흐르는 검출전류의 총계를 제 2 총 검출전류(Id1(9))로 했을 때, 제 2 총 검출전류(Id1(9))는 다음 식 (3)으로 나타낸다.
그리고, 보호 회로(10)로부터 누설전류(Ir)가 공통 캐소드 전극(Lc)에 유입되고 있다고 한 경우, 제 2 측정 전류(Im1(9))는 다음 식 (4)로 나타낸다.
여기에서, 제 1 측정 전류(Im1(10))와 제 2 측정 전류(Im1(9))가 흐르는 데이터 라인(Ld1) 및 공통 캐소드 전극(Lc)은 공통이기 때문에, 보호 회로(10)로부터 유입되는 누설전류(Ir)도 같다.
Id1(9) = Id2 ＋ Id3 ＋ … ＋ Id10 …(3)
Im1(9) = Id1(9)＋Ir …(4)
이어서, 식 (2)와 식(4)보다, 다음 식(5)에 나타내는 바와 같이, 제 1 측정 전류(Im1(10))의 전류치와 제 2 측정 전류(Im1(9))의 전류치의 차분(差分) 값을 구한다.
이에 따라, 누설전류(Ir)가 상쇄되어, 하나의 화소(21(1, 1))의 유기EL소자 (OEL)에 흐르는 검출전류(Id1)의 전류치를 구할 수 있다.
또한 공통 캐소드 전극(Lc)으로부터 보호 회로(10)에 누설전류(Ir)가 유출되고 있는 경우이어도 동일하게 상쇄된다.
Im1(10) - Im1(9) = (Id1(10)＋Ir) - (Id1(9)＋Ir)
= Id1(10) - Id1(9) = Id1 …(5)
발광효율 취득부(57)는 상기 식(5)에 의거하여, 화소(21(1, 1))의 유기EL소자(OEL)에 흐르는 검출전류(Id1)의 전류치를 구한다.
발광효율 취득부(57)는 구한 검출전류(Id1)의 전류치를 메모리(58)에 공급하고, 메모리(58)는 검출전류(Id1)의 전류치를 저장한다. 여기에서, 검출전류(Id1)는 도 4에 있어서의 검출전류(Id)에 대응한다.
발광효율 취득부(57)는 검출전류(Id1)(검출전류(Id))의 초기 전류(I0)에 대한 전류치의 변화율을 산출한다. 그리고, 이 변화율(Id/I0) 값으로 룩 업 테이블을 참조하여, 대응하는 제 1 행 제 1 열 화소(21(1, 1))의 유기EL소자(OEL)의 발광효율(η(1, 1))을 취득한다.
발광효율 취득부(57)는 추출한 발광효율(η(1, 1))을 메모리(58)에 공급하고, 메모리(58)는 화소(21(1, 1))에 대응하여 발광효율(η(1, 1))을 저장한다.
이상에 의해, 제 1 행 제 1 열의 하나의 화소(21(1, 1))의 유기EL소자(OEL)의 발광효율(η(1, 1))을 취득하여 메모리(58)에 저장한다.
이어서, 표시장치(1)는 데이터 드라이버(5)로부터 설정전압(Vd)을 인가하는 데이터 라인을 Ld2?Ldm로 순차를 바꾸어 상기와 같은 동작을 실시함으로써, 제 1 행 제 2 열?제 m 열의 화소(21(1, 2)?21(1, m))의 유기EL소자(OEL)의 발광효율(η(1, 2)?η(1, m))을 취득하여 메모리(58)에 저장한다.
본 실시형태의 표시장치(1)는 이상의 동작을 표시패널(2)의 모든 셀렉트 라인(Ls1?Lsn)에 대해서 실행한다.
이에 따라, 발광효율 취득부(57)는 모든 화소(21(1, 1)?21(n, m)) 각각의 유기EL소자(OEL)의 발광효율(η(1, 1)?η(n, m))을 취득하여 메모리(58)에 각 화소(21(1, 1)?21(n, m))에 대응하여 저장한다.
메모리(58)에 모든 발광효율(η(1, 1)?η(n, m))이 저장되면, 시스템 컨트롤러(6)는 발광효율 취득 처리를 종료한다.
또한 상기에 있어서는 10개의 셀렉트 라인(Ls)을 1개의 그룹으로 한 경우에 대해 설명했지만, 이것에 한정하는 것이 아니고, 1개의 그룹으로서 2개 이상의 셀렉트 라인(Ls)을 설정하면 좋다.
제 5 실시형태에 있어서의, 취득한 발광효율(η(1, 1)?η(n, m))을 이용한 보정을 실시하여 화상을 표시하는 표시 동작은 상기 제 1 실시형태에 있어서의 표시 동작과 마찬가지로 실행되기 때문에, 그 설명을 생략한다.
이상 설명한 바와 같이, 제 5 실시형태에 따르면, 발광효율 취득동작에 의해, 보호 회로(10)의 누설전류(Ir)의 영향을 배제하고, 각 화소(21)의 유기EL소자 (OEL)에 흐르는 검출전류(Id)의 전류치를 구한다. 그리고, 검출전류(Id)의 초기 전류(I0)에 대한 전류치의 변화율을 구하고, 이 변화율의 값으로부터 각 화소(21)의 발광효율(η)을 취득한다. 그리고, 표시 동작시에, 화상 데이터에 대응한 전압 데이터에 1/η을 곱하여 보정하고, 보정 후의 보정 전압 데이터에 대응하는 전압을 각 화소(21)에 인가함으로써, 시간 경과에 따른 열화가 생겼다고 해도, 동일한 화상 데이터에 대해서, 초기 상태시와 동등한 발광 휘도로의 표시(발광)을 실시할 수 있다.
＜제 6 실시형태＞
다음으로, 본 발명의 제 6 실시형태에 대해 설명한다.
상기 제 5 실시형태에 있어서는 표시패널의 복수 화소 각각의 유기EL소자(OEL)의 발광효율(η)을 추출하는 형태로 했다. 이 경우, 대형 패널이나 고정세 패널과 같이 화소 수가 증대하면, 발광효율 취득동작에 요하는 시간이 화소 수에 따라 증가한다.
이에 대해, 이하의 제 6 실시형태는 상기 제 5 실시형태와 마찬가지로 보호 회로(10)의 누설전류(Ir)의 영향을 배제한 형태로, 표시패널의 각 행의 복수 개의 화소를 모아 측정하고, 이 측정치로부터, 1개의 화소 당 평균치로서 1개 화소의 발광효율(η)을 구하도록 한 것이다. 이에 따라, 전체 화소의 발광효율 취득동작에 필요로 하는 시간을, 제 5 실시형태의 경우에 비해 단축할 수 있다.
표시장치(1)의 제 6 실시형태에 관한 동작에 대해 도면을 참조하여 설명한다.
도 16은 본 발명의 제 6 실시형태의 표시장치에 있어서의 발광효율 취득동작의 일례를 나타내는 도면이다.
또한 제 6 실시형태에 관한 표시장치의 구성 및 동작은 상기 제 5 실시형태에 있어서의 표시장치와 동일한 구성 및 동작을 포함하고 있다. 이하에서는, 제 5 실시형태와 다른 점을 중심으로 설명하고, 상기 제 5 실시형태와 동등한 구성 부분에 대해서는 설명을 생략 또는 간략화한다.
우선, 제 1 행의 m개의 화소(21)로부터 1개의 화소(21)에 대한 평균치로서 1개의 화소(21)당 유기EL소자(OEL)의 발광효율(η1)을 취득할 때의, 발광효율 취득동작에 대해 설명한다.
발광효율 취득동작에 있어서, 셀렉트 드라이버(3)는 예를 들면 10개의 셀렉트 라인(Ls)을 1개의 그룹으로서 상기 제 5 실시형태와 마찬가지로 하여, 셀렉트 라인(Ls1?Ls10)에 하이레벨 전압(Vhigh)의 주사신호를 동시에 출력하고, 셀렉트 라인(Ls1?Ls10)을 동시에 선택한다.
셀렉트 드라이버(3)로부터 셀렉트 라인(Ls1?Ls10)에 하이레벨 전압(Vhigh)의 주사신호를 동시에 출력하여, 셀렉트 라인(Ls1?Ls10)을 동시에 선택하기 위한 수법으로서는 예를 들면, 상기 도 14의 B에 나타낸 구성을 적용할 수 있다.
그리고, 데이터 드라이버(5)는 적어도 상기 T9?T10의 기간에 있어서, 모든 데이터 라인(Ld1?Ldm)에 설정전압(Vd)(예를 들면, -3V)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여, 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
이에 따라, 도 16에 나타내는 바와 같이, 제 1 행?제 10 행의 모든 열의 화소(21(1, 1)?21(10, m))의 트랜지스터(T22)가 온 한다.
그리고, 데이터 라인(Ld1)에 -3V가 인가되고, 캐소드 회로(8)에 -10V가 인가되어 있기 때문에, 각각의 화소(21)의 유기EL소자(OEL)의 애노드?캐소드 간에 거의 7V의 전압강하가 생겨 전류가 흐른다.
제 11 행?제 n 행의 화소에 관해서는 트랜지스터(T21, T22, T23)가 모두 오프로 되어 있다. 이 때문에, 유기EL소자(OEL)에 전류는 흐르지 않는다.
이에 따라, 데이터 드라이버(5)로부터 제 1 행?제 10 행의 모든 화소(21(1, 1)?21(10, m))의 트랜지스터(T22)와 유기EL소자(OEL)를 통하고, 공통 캐소드 전극 (Lc)을 통하여 캐소드 회로(8)에 흐르는 전류가 전류계(7)에 흐른다.
이 전류를 제 1 총 측정 전류(Ima1(10))로 한다. 이 제 1 총 측정 전류 (Ima1(10))에는 보호 회로(10)에 의한 누설전류(Ir)가 포함되어 있다.
이 제 1 총 측정 전류(Ima1(10))의 전류치는 전류계(7)에 의해 측정되고, ADC56에 공급된다.
ADC56는 제 1 총 측정 전류(Ima1(10))의 전류치를 디지털 데이터로 변환하여, 발광효율 취득부(57)에 공급한다.
이어서, 셀렉트 드라이버(3)는 상기 제 5 실시형태와 마찬가지로 하여, 셀렉트 라인(Ls2?Ls10)에 하이레벨 전압(Vhigh)의 주사신호를 동시에 출력하여, 셀렉트 라인(Ls2?Ls10)을 동시에 선택한다.
셀렉트 라인(Ls2?Ls10) 하이레벨 전압(Vhigh)의 주사신호를 동시에 출력하여, 셀렉트 라인(Ls2?Ls10)을 동시에 선택하는 수법으로서는, 예를 들면, 상기 도 15에 나타낸 구성을 적용할 수 있다.
데이터 드라이버(5)는 적어도 상기 T10?T11의 기간에 있어서, 모든 데이터 라인(Ld1?Ldm)에 설정전압(Vd)을 인가한다.
캐소드 회로(8)는 스위치(9)를 전환하여, 전류계(7)의 타단에, 공통 전압 (Vcom)(예를 들면, -10V)을 인가한다.
이에 따라, 데이터 드라이버(5)로부터 제 2 행?제 10 행의 모든 화소(21(2, 1)?21(10, m))의 트랜지스터(T22)와 유기EL소자(OEL)를 통하고, 공통 캐소드 전극(Lc)을 통하여 캐소드 회로(8)에 흐르는 전류가 전류계(7)에 흐른다. 이 전류를 제 2 총 측정 전류(Ima1(9))로 한다. 이 제 2 총 측정 전류(Ima1(9))에도 보호 회로(10)에 의한 누설전류(Ir)가 포함되어 있다.
이 제 2 총 측정 전류(Ima1(9))의 전류치는 전류계(7)에 의해 측정되고, ADC56에 공급된다.
ADC56은 제 2 총 측정 전류(Ima1(9))의 전류치를 디지털 데이터로 변환하여, 발광효율 취득부(57)에 공급한다.
이어서, 발광효율 취득부(57)는 제 1 총 측정 전류(Ima1(10))의 전류치와 제 2총 측정 전류(Ima1(9))의 전류치의 차분 값을 구한다.
이에 따라, 상기 제 5 실시형태와 마찬가지로 누설전류(Ir)가 상쇄되어 제 1 행의 m개의 화소(21(1, 1)?21(1, m))의 각각의 유기EL소자(OEL)에 흐르는 검출전류(Id)의 총계가 되는 합계 검출전류(Ida)의 전류치를 구할 수 있다.
그리고, 발광효율 취득부(57)는 합계 검출전류(Ida)의 전류치의 1/m를 산출하여 제 1 행의 1개의 화소(21)당, 1개의 유기EL소자(OEL) 소자에 대한 검출전류 (Id)의 평균치로서 취득한다.
그리고, 발광효율 취득부(57)는 취득한 검출전류(Id)의 평균치의 초기 전류 (I0)의 전류치에 대한 변화율을 산출하고, 이 변화율(Id/I0)의 값으로 룩 업 테이블을 참조하여, 대응하는, 제 1 행의 화소(21)의 유기EL소자(OEL)에 대한 발광효율 (η1)을 취득한다.
발광효율 취득부(57)는 추출한 발광효율(η1)을 메모리(58)에 공급하고, 메모리(58)는 제 1 행에 대응하여 발광효율(η1)을 저장한다.
본 실시형태의 표시장치(1)는 이상의 동작을 표시패널(2)의 모든 셀렉트 라인(Ls1?Lsn)에 대해 실행한다.
이에 따라, 발광효율 취득부(57)는 각 행의 화소(21)의 유기EL소자(OEL)에 대한 발광효율(η1?ηn)을 취득하여 메모리(58)에 저장한다.
표시 동작시에는 메모리(58)에 저장된 각 행에 대응한 발광효율(η1?ηn)을 이용하여 각 화소에 대응한 전압 데이터를 보정한다.
이에 따라, 제 6 실시형태에 있어서도, 제 5 실시형태와 마찬가지로, 각 화소(21)에는 보정하지 않는 경우와 비교하여 (1/ηn)배로 보정된 데이터 전압이 인가되고, 이것에 수반하여, 거의 (1/ηn)배의 전류가 각 화소에 흘러 초기 상태와 동등한 발광 휘도에서의 표시(발광)가 가능해진다.
이 제 6 실시형태에 있어서, 발광효율 취득동작에 요하는 시간은 1행의 화소 (21)의 수를 m으로 하여, 대략 상기 제 5 실시형태에 있어서 발광효율 취득동작에 요하는 시간의 1/m 정도가 되고, 제 5 실시형태에 대해, 발광효율 취득동작에 요하는 시간을 단축할 수 있다.
(변형 예)
다음으로, 본 발명의 상기 각 실시형태에 대한 변형 예에 대해 서술한다.
상기 각 실시형태로 나타낸 구성에 있어서, 각 부분에 설정된 전압의 전압치는 예시이며, 표시 동작시에는 선택된 화소에의 기입 동작과 비선택 행의 화소의 발광 동작을 적절히 실시할 수 있으며, 발광효율 취득동작시에는 유기EL소자에 흐르는 전류를 측정할 수 있으면 그 상호의 전위 관계는 임의이다.
즉, 각 전압은 표시 동작시에는 이하 (1)?(4)의 조건을 만족하고, 발광효율 취득시에는 이하 (5)?(7)의 조건을 만족하는 상호의 전위 관계를 갖고 있으면 좋다.
표시 동작시에 있어서, (1) 셀렉트 라인(Ls)에 인가되는 하이레벨 전압 (Vhigh)이 선택 대상 행의 화소(21)의 트랜지스터(T21 과 T22)를 온 시키는 전압이며, 로우레벨 전압(Vlow)이 비선택 행 화소(21)의 트랜지스터(T21 과 T22)를 오프 시키는 전압이며, (2) 전원 라인(Lv)에 인가되는 전압(Vcc)과 기준 전압(Vss)이 선택 대상 행의 화소(21)의 트랜지스터(T23)를 온 시켜, 비선택 행의 화소(21)의 트랜지스터(T23)를 오프시키는 전압이다. 그리고, (3) 유기EL소자(OEL)의 캐소드에, 스위치(9) 및 전류계(7)를 통하여 소정의 전압이 인가되어, (4) 각 데이터 라인 (Ld)에 인가하는 전압이 소정 전압보다 고전위의 전압이다.
발광효율 취득동작시에 있어서, (5) 검출전류를 흘릴 예정의 단수 또는 복수 화소가 위치하는 행의 화소(21)의 트랜지스터(T22)를 온시키고, 다른 행 화소(21)의 트랜지스터(T22)를 오프시키며, (6) 모든 화소의 트랜지스터(T21)와 트랜지스터 (T23)에 전류가 흐르지 않고(예를 들면, 전원 라인(Lv)의 전압과 스위치(9)를 통하여 전류계(7)의 타단에 인가되는 전압이 동일하고), (7) 검출전류를 흘릴 예정의 단수 또는 복수 화소가 위치하는 열의 데이터 라인(Ld)에 인가하는 전압이 전류계 (7)의 타단에 인가되는 전압보다 고전위로, 다른 열의 데이터 라인(Ld)에 인가하는 전압과 전류계(7)의 타단에 인가되는 전압이 동전위이다.
예를 들면, 도 17a, 도 17b에 나타내는 바와 같이, 회로 내의 각 전압을 정전압으로 구성하는 것도 가능하다.
도시하는 바와 같이,
(표시 동작시)
i) 셀렉트 라인(Ls)에 인가하는 주사신호의 Vhigh를 25V, Vlow를 0V(GND)로 설정한다.
ii) 전원 라인(Lv)에 인가하는 전압(Vcc)을 ＋25V, 기준 전압(Vss)을 ＋10V로 설정한다.
iii) 데이터 라인(Ld)에 인가하는 전압을 ＋10V?접지 전압(GND) 사이의 계조에 따른 전압으로 설정한다.
(발광효율 취득시)
i) 검출전류를 흘릴 예정의 단수 또는 복수 화소가 위치하는 행의 셀렉트 라인(Ls)에 인가하는 주사신호의 Vhigh를 25V, 다른 행의 화소(21)가 위치하는 행의 셀렉트 라인에 인가하는 주사신호의 Vlow를 0V(GND)로 설정한다.
ii) 모든 전원 라인(Lv)에 인가하는 전압을 0V(접지 전위)로 설정한다.
iii) 스위치(9)와 전류계(7)를 통하여, 유기EL소자(OEL)의 캐소드에 인가하는 전압을 0V로 설정한다.
iv) 검출전류를 흘릴 예정의 단수 또는 복수 화소가 위치하는 열의 데이터 라인(Ld)에 인가하는 전압을, 0V보다 높은 전위의 전압으로 설정한다.
이와 같은 복수 전압은 예를 들면, ＋15V의 DC전원과 ＋10V의 DC전원을 도 17의 C에 나타내는 바와 같이 접속함으로써 생성 가능하다.
또한, 본 발명을 실시함에 있어서는, 여러 가지의 형태를 생각할 수 있으며, 상기 실시형태에 한정되는 것은 아니다.
예를 들면, 상기 실시형태에서는 발광소자를 유기EL소자로서 설명했다. 그러나, 발광소자는 유기EL소자에 한정되는 것이 아니고, 예를 들면, 무기EL소자 또는 LED이어도 괜찮다.
＜전자기기의 적용 예＞
다음으로, 상술한 각 실시형태에 관한 표시장치를 적용한 전자기기에 대해 도면을 참조하여 설명한다.
상술한 각 실시형태에 나타낸 표시장치(1)는 예를 들면 디지털카메라, 퍼스널 컴퓨터, 휴대 전화기 등, 여러 가지 전자기기의 표시 디바이스로서 양호하게 적용할 수 있는 것이다.
도 18은 상기 실시형태에 관한 표시장치를 적용한 디지털카메라의 구성 예를 나타내는 사시도이다.
도 19는 상기 실시형태에 관한 표시장치를 적용한 퍼스널 컴퓨터의 구성 예를 나타내는 사시도이다.
도 20은 상기 실시형태에 관한 표시장치를 적용한 휴대 전화기의 구성 예를 나타내는 사시도이다.
디지털카메라(200)는 도 18의 A 및 B에 나타내는 바와 같이, 렌즈부(201)와 조작부(202)와 표시부(203)와 파인더(204)를 구비한다. 이 표시부(203)에 상기 각 실시형태에 나타낸 표시장치(1)가 적용된다. 이에 따르면, 표시부(203)에 있어서, 표시장치(1)의 시간 경과에 따른 열화에 의한 표시 품위의 저하를 억제하여, 장기에 걸쳐서 화상 데이터에 따른 적절한 휘도로 발광 동작시킬 수 있다.
도 19에 있어서, 퍼스널 컴퓨터(210)는 표시부(211)와 조작부(212)를 구비하고, 이 표시부(211)에 상기 각 실시형태에 나타낸 표시장치(1)가 적용된다. 이에 따르면, 표시부(211)에 있어서, 표시장치(1)의 시간 경과에 따른 열화에 의한 표시 품위의 저하를 억제하여 장기에 걸쳐서 화상 데이터에 따른 적절한 휘도로 발광 동작시킬 수 있다.
도 20에 나타내는 휴대 전화기(220)는 표시부(221)와, 조작부(222)와, 수화부(223)와, 송화부(224)를 구비하고, 이 표시부(221)에 발광장치(10) 상기 각 실시형태에 나타낸 표시장치(1)가 적용된다. 이에 따르면, 표시부(221)에 있어서, 표시장치(1)의 시간 경과에 따른 열화에 의한 표시 품위의 저하를 억제하여, 장기에 걸쳐서 화상 데이터에 따른 적절한 휘도로 발광 동작시킬 수 있다.
또한 상술한 각 실시형태에 있어서는 표시장치가 복수 화소가 이차원 배열된 표시패널을 구비하여 구성되는 경우에 대해 상세하게 설명했다. 그러나, 본 발명은 이것에 한정되는 것은 아니다. 본 발명에 관한 구성을, 예를 들면 발광소자를 갖는 복수 화소가 한 방향으로 배열된 발광소자 어레이를 구비하여, 감광체 드럼에 화상 데이터에 따라 발광소자 어레이로부터 출사한 빛을 조사해서 노광하는 노광 장치에 적용하는 것이어도 괜찮다.
상기 각 실시형태 등에서는 비교적 간소한 구성으로 발광소자의 발광효율의 변화를 검출하고, 발광소자의 시간 경과에 따른 열화에 의한 발광효율의 저하를 보상하여 발광 휘도의 경시적인 저하를 억제하는 것이 적절히 가능하고, 특히, 이 때문에, 발광소자에 흐르는 전류를 용이하게 측정할 수 있다.
1: 표시장치 2: 표시패널
3: 셀렉트 드라이버 4: 전원 드라이버
5: 데이터 드라이버 6: 시스템 컨트롤러
7: 전류계 8: 캐소드 회로
21: 화소

Claims (21)

  1. 적어도 하나의 데이터 라인과,
    상기 데이터 라인에 접속된, 적어도 하나의 화소와,
    1개의 공통 전극과,
    상기 데이터 라인에 제 1 전압을 인가하는 데이터 드라이버와,
    일단이 상기 공통 전극에 접속된 전류계를 구비하고,
    상기 화소는 화소구동회로와 발광소자를 가지며, (a) 상기 화소구동회로는 상기 데이터 라인과 상기 발광소자의 일단에 전기적으로 접속된 제 1 트랜지스터를 갖고, (b) 상기 발광소자의 타단은 상기 공통 전극에 접속되며,
    상기 전류계는 상기 데이터 드라이버가 상기 데이터 라인에 상기 제 1 전압으로서 상기 제 1 트랜지스터를 통하여 상기 발광소자의 양단 간에 순방향 바이어스 전압이 인가되는 전위를 갖는 제 1 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터, 상기 데이터 라인과 상기 화소의 상기 제 1 트랜지스터 및 상기 발광소자와 상기 공통 전극을 통하여 상기 전류계로 흐르는 검출전류의 전류치를 측정하는 것을 특징으로 하는 발광장치.
  2. 제 1 항에 있어서,
    상기 전류계에 의해 측정된 상기 검출전류의 전류치에 의거하여, 상기 화소의 상기 발광소자의 발광 휘도의, 해당 발광소자가 초기 특성을 갖고 있을 때의 초기 발광 휘도에 대한 비율을 나타내는, 발광효율을 취득하는 발광효율 취득부와,
    상기 발광효율 취득부가 취득한 상기 발광효율에 의거하여, 외부로부터 공급되는 화상 데이터의 휘도 계조에 따른 전압 데이터를 보정한 보정 전압 데이터를 생성하는 보정 연산회로를 구비하는 것을 특징으로 하는 발광장치.
  3. 제 2 항에 있어서,
    제 2 전압을 출력하는 전원 드라이버를 갖고,
    상기 화소구동회로는 전원 단자와 상기 발광소자의 일단에 전기적으로 접속된 제 2 트랜지스터를 가지며,
    상기 전원 드라이버는 상기 발광효율을 취득할 시에, 상기 전류계가 상기 검출전류의 전류치를 측정할 때, 상기 제 2 전압으로서, 상기 전원 단자와 상기 발광소자의 일단 사이의 전위차가 상기 제 2 트랜지스터에 전류가 흐르지 않는 전위차가 되는 전위를 갖는 제 2 설정전압을, 상기 전원 단자에 인가하는 것을 특징으로 하는 발광장치.
  4. 제 3 항에 있어서,
    상기 발광소자를 상기 화상 데이터의 휘도 계조에 따른 발광 휘도로 발광시킬 때에,
    상기 데이터 드라이버는 상기 제 1 전압으로서 상기 보정 전압 데이터에 대응한 신호 전압을 상기 데이터 라인에 인가하고,
    상기 전원 드라이버는 상기 제 2 전압으로서 상기 제 2 트랜지스터를 통하여 상기 발광소자의 양단 간에 순방향 바이어스 전압이 인가되는 전위를 갖는 상기 제 2 설정전압과 다른 제 3 설정전압을 상기 전원 단자에 인가하는 것을 특징으로 하는 발광장치.
  5. 제 4 항에 있어서,
    상기 전류계의 타단의 전위를 설정하는 전위 설정 회로를 갖고,
    상기 전위 설정 회로는 상기 전류계가 상기 검출전류의 전류치를 측정할 때, 상기 전류계의 타단을, 상기 제 2 설정전압과 동(同)전위, 또는, 상기 전원 단자와 상기 발광소자의 일단 사이의 전위차가 상기 제 2 트랜지스터에 전류가 흐르지 않는 전위차가 되는 전위를 갖는 제 5 설정전압으로 설정하고,
    상기 발광소자를 발광시킬 때, 상기 전류계의 타단을, 상기 제 2 트랜지스터를 통하여 상기 발광소자의 양단 간에 인가되는 전압이 순방향 바이어스 전압이 되는 전위를 갖는 상기 제 5 설정전압과 다른 제 6 설정전압으로 설정하는 것을 특징으로 하는 발광장치.
  6. 제 2 항에 있어서,
    상기 화소를 복수 갖고,
    상기 각 화소에 대응하여 상기 데이터 라인을 복수 가지며,
    상기 복수 화소 각각의 상기 발광소자의 타단은 상기 공통 전극에 공통으로 접속되고,
    상기 데이터 드라이버는 상기 발광효율을 취득할 때에, (a) 상기 복수 데이터 라인 중 적어도 하나의 특정한 데이터 라인에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (b) 상기 복수 데이터 라인 중 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 발광소자의 양단 간의 전위차가 상기 발광소자에 전류가 흐르지 않는 전위차가 되는 전위를 갖는 제 4 설정전압을 인가하는 것을 특징으로 하는 발광장치.
  7. 제 6 항에 있어서,
    셀렉트 드라이버를 갖고,
    상기 복수 화소는 복수 행 및 복수 열을 따라 2차원 배치 설치되며,
    상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되고,
    상기 셀렉트 드라이버는 상기 복수 행 중 하나의 특정한 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하며,
    상기 데이터 드라이버는 (a) 상기 복수 데이터 라인 중 하나의 특정한 데이터 라인에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (b) 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가하며,
    상기 전류계는 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 상기 특정한 행의, 상기 특정한 데이터 라인에 접속된 특정한 화소를 통하여 상기 전류계로 흐르는 제 1 검출전류의 전류치를 측정하고,
    상기 발광효율 취득부는 상기 전류계에 의해 측정된 상기 제 1 검출전류의 전류치에 의거하여, 상기 특정한 화소의 상기 발광소자의 상기 발광효율을 취득하는 것을 특징으로 하는 발광장치.
  8. 제 6 항에 있어서,
    셀렉트 드라이버를 갖고,
    상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되며,
    각 행에 소정수의 상기 화소가 배치 설치되고,
    상기 각 데이터 라인은 상기 복수 열의 각각을 따라서 배치 설치되며,
    상기 셀렉트 드라이버는 상기 복수 행 중 하나의 특정한 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    상기 데이터 드라이버는 상기 복수 데이터 라인의 전부에 상기 제 1 설정전압을 인가하며,
    상기 전류계는 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 상기 특정한 행에 배치 설치된 상기 소정수의 화소 각각을 통하여 상기 전류계로 흐르는 제 2 검출전류의 전류치를 측정하고,
    상기 발광효율 취득부는 상기 전류계에 의해 측정된 상기 제 2 검출전류의 전류치를 상기 소정수로 나눈 값에 의거하여, 상기 특정한 행의 상기 각 화소의 상기 발광소자의 상기 발광효율의 평균치를 취득하는 것을 특징으로 하는 발광장치.
  9. 제 6 항에 있어서,
    셀렉트 드라이버를 갖고,
    상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되고,
    상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되며,
    상기 셀렉트 드라이버는 상기 복수 행의 일부의 2보다 큰 수의 행으로 이루어지는 행군(行群)에 배치 설치된 상기 각 화소를 동시에 상기 선택 상태로 설정하며,
    상기 데이터 드라이버는 (a) 상기 복수 데이터 라인의 일부의 2보다 큰 수의 상기 데이터 라인으로 이루어지는 데이터 라인군에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (b) 상기 데이터 라인군을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가하며,
    상기 전류계는 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 상기행군의, 상기 데이터 라인군에 접속된 복수 상기 화소로 이루어지는 화소군에 있어서의 상기 각 화소를 통하여 상기 전류계로 흐르는 제 3 검출전류의 전류치를 측정하고,
    상기 발광효율 취득부는 상기 전류계에 의해 측정된 상기 제 3 검출전류의 전류치를 상기 화소군에 있어서의 화소수로 나눈 값에 의거하여, 상기 화소군의 상기 각 화소의 상기 발광소자의 상기 발광효율의 평균치를 취득하는 것을 특징으로 하는 발광장치.
  10. 제 6 항에 있어서,
    셀렉트 드라이버를 갖고,
    상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되며,
    상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되고,
    상기 전류계는 상기 발광효율을 취득할 때에, 제 4 검출전류의 전류치와 제 5 검출전류의 전류치를 측정하고,
    상기 발광효율 취득부는 상기 제 4 측정 전류의 전류치와 상기 제 5 측정 전류의 전류치의 차분 값에 의거하여, 상기 복수 행 중 하나의 특정한 행의 상기 특정한 데이터 라인에 접속된 특정한 화소의 상기 발광소자의 상기 발광효율을 취득하고,
    상기 제 4 검출전류는 (a) 상기 셀렉트 드라이버가, 상기 복수 행 중 상기 특정한 행을 포함하는 2보다 큰 수의 행으로 이루어지는 행군에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하며, (b) 상기 데이터 드라이버가, (ⅰ) 상기 복수 데이터 라인 중 하나의 특정한 데이터 라인에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (ⅱ) 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 행의, 상기 특정한 데이터 라인에 접속된 소정수의 화소를 통하여 상기 전류계로 흐르는 전류이며,
    상기 제 5 검출전류는 (a) 상기 셀렉트 드라이버가, 상기 행군으로부터 상기 특정한 행을 제외한 나머지 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고, (b) 상기 데이터 드라이버가, (ⅰ) 상기 특정한 데이터 라인에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하며, (ⅱ) 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 각 행의, 상기 특정한 데이터 라인에 접속된 소정수의 화소를 통하여 상기 전류계로 흐르는 전류인 것을 특징으로 하는 발광장치.
  11. 제 6 항에 있어서,
    셀렉트 드라이버를 갖고,
    상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되며,
    각 행에 소정수의 상기 화소가 배치 설치되고,
    상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되며,
    상기 발광효율 취득부가 상기 발광효율을 취득할 때, 상기 전류계는 제 6 검출전류의 전류치와 제 7 검출전류의 전류치를 측정하며,
    상기 발광효율 취득부는 상기 제 6 측정 전류의 전류치와 상기 제 7 측정 전류의 전류치의 차분 값을 상기 소정수로 나눈 값에 의거하여, 상기 복수 행 중 하나의 특정한 행의 상기 각 화소의 상기 발광소자의 상기 발광효율의 평균치를 취득하고,
    상기 제 6 검출전류는 (a) 상기 셀렉트 드라이버가, 상기 복수 행 중 상기 특정한 행을 포함하는 2보다 큰 수의 행으로 이루어지는 행군에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고, (b) 상기 데이터 드라이버가 상기 복수 데이터 라인의 전부에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 각 행의 상기 각 화소를 통하여 상기 전류계로 흐르는 전류이며,
    상기 제 7 검출전류는 (a) 상기 셀렉트 드라이버가, 상기 행군으로부터 하나의 특정한 행을 제외한 나머지의 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고, (b) 상기 데이터 드라이버가 상기 복수 데이터 라인의 전부에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가했을 때에, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 각 행의 상기 화소를 통하여 상기 전류계로 흐르는 전류인 것을 특징으로 하는 발광장치.
  12. 표시부를 갖고, 상기 표시부에 제 1 항에 기재한 발광장치가 실장된 것을 특징으로 하는 전자기기.
  13. 상기 발광장치는 (a) 적어도 하나의 데이터 라인과, (b) 상기 데이터 라인에 접속된, 적어도 하나의 화소와, (c) 1개의 공통 전극과, (d) 상기 데이터 라인에 제 1 전압을 인가하는 데이터 드라이버와, (e) 일단이 공통 전극에 접속된 전류계를 구비하고,
    상기 화소는 화소구동회로와 발광소자를 가지며, (a) 상기 화소구동회로는 상기 데이터 라인과 상기 발광소자의 일단에 전기적으로 접속된 제 1 트랜지스터를 갖고, (b) 상기 발광소자의 타단이 상기 공통 전극에 접속되며,
    상기 데이터 드라이버로부터, 상기 데이터 라인에 상기 제 1 전압으로서 상기 제 1 트랜지스터를 통하여 상기 발광소자의 양단 간에 순방향 바이어스 전압이 인가되는 전위를 갖는 제 1 설정전압을 인가하고,
    상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 데이터 라인과 상기 화소의 상기 화소구동회로 및 상기 발광소자와 상기 공통 전극을 통하여, 상기 전류계로 흐르는 검출전류의 전류치를 측정하는 것을 특징으로 하는 발광장치의 구동제어방법.
  14. 제 13 항에 있어서,
    상기 전류계에 의해 측정된 상기 검출전류의 전류치에 의거하여, 상기 화소의 상기 발광소자의 발광 휘도의, 해당 발광소자가 초기 특성을 갖고 있을 때의 초기 발광 휘도에 대한 비율을 나타내는, 발광효율을 취득하고,
    취득한 상기 발광효율에 의거하여, 외부로부터 공급되는 화상 데이터의 휘도 계조에 따른 전압 데이터를 보정한 보정 전압 데이터를 생성하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  15. 제 14 항에 있어서,
    상기 화소구동회로는 전원 단자와 상기 발광소자의 일단에 전기적으로 접속된 제 2 트랜지스터를 갖고,
    상기 발광효율을 취득하는 동작은 상기 전원 단자에, 상기 전원 단자와 상기 발광소자의 일단 사이의 전위차가 상기 제 2 트랜지스터에 전류가 흐르지 않는 전위차가 되는 전위를 갖는 제 2 설정전압을 인가하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  16. 제 14 항에 있어서,
    상기 발광장치는 상기 화소를 복수 갖고, 상기 각 화소에 대응하여 상기 데이터 라인을 복수 가지며, 상기 복수 화소 각각의 상기 발광소자의 타단은, 상기 공통 전극에 공통으로 접속되고,
    상기 발광효율을 취득하는 동작은,
    상기 데이터 드라이버로부터, (a) 상기 복수 데이터 라인 중 적어도 하나의 특정한 데이터 라인에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하며, (b) 상기 복수 데이터 라인 중 상기 특정한 데이터 라인을 제외한 다른 데이터 라인에, 상기 제 1 전압으로서 상기 발광소자의 양단 간의 전위차가 상기 발광소자에 전류가 흐르지 않는 전위차가 되는 전위를 갖는 제 4 설정전압을 인가하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  17. 제 16 항에 있어서,
    상기 발광장치에 있어서, (a) 상기 복수 화소는 복수 행 및 복수 열을 따라 2차원 배치 설치되고, (b) 상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되며, (c) 상기 화소를 선택 상태로 설정하는 셀렉트 드라이버를 갖고,
    상기 발광효율을 취득하는 동작은,
    상기 셀렉트 드라이버에 의해 상기 복수 행 중 하나의 특정한 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    상기 데이터 드라이버로부터, 상기 복수 데이터 라인 중 하나의 특정한 데이터 라인에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에 상기 제 1 전압으로서 상기 제 4 설정전압을 인가하며,
    상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 상기 특정한 행의, 상기 특정한 데이터 라인에 접속된 특정한 화소를 통하여 상기 전류계로 흐르는 제 1 검출전류의 전류치를 측정하고,
    상기 전류계에 의해 측정된 상기 제 1 검출전류의 전류치에 의거하여, 상기 특정한 화소의 상기 발광소자의 상기 발광효율을 취득하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  18. 제 16 항에 있어서,
    상기 발광장치에 있어서, (a) 상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되고, (b) 각 행에 소정수의 상기 화소가 배치 설치되며, (c) 상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되고, (d) 상기 화소를 선택 상태로 설정하는 셀렉트 드라이버를 가지며,
    상기 발광효율을 취득하는 동작은,
    상기 셀렉트 드라이버에 의해, 상기 복수 행 중 하나의 특정한 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    상기 데이터 드라이버로부터, 상기 복수 데이터 라인의 전부에 상기 제 1 설정전압을 인가하고,
    상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 상기 특정한 행에 배치 설치된 상기 소정수의 화소 각각을 통하여 상기 전류계로 흐르는 제 2 검출전류의 전류치를 측정하며,
    상기 전류계에 의해 측정된 상기 제 2 검출전류의 전류치를 상기 소정수로 나눈 값에 의거하여, 상기 특정한 행의 하나의 상기 화소의 상기 발광소자에 대응하는 상기 발광효율의 평균값을 취득하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  19. 제 16 항에 있어서,
    상기 발광장치에 있어서, (a) 상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되고, (b) 상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되며, (c) 상기 화소를 선택 상태로 설정하는 셀렉트 드라이버를 갖고,
    상기 발광효율을 취득하는 동작은,
    상기 셀렉트 드라이버에 의해, 상기 복수 행의 일부의 2보다 큰 수의 행으로 이루어지는 행군에 배치 설치된 상기 각 화소를 동시에 상기 선택 상태로 설정하며,
    (a) 상기 데이터 드라이버로부터, 상기 복수 데이터 라인의 일부의 2보다 큰 수의 상기 데이터 라인으로 이루어지는 데이터 라인군에, 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (b) 상기 데이터 라인군을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가하며,
    상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 상기 행군의, 상기 데이터 라인군에 접속된 복수의 상기 화소로 이루어지는 화소군에 있어서의 상기 각 화소를 통하여 상기 전류계로 흐르는 제 3 검출전류의 전류치를 측정하고,
    상기 전류계에 의해 측정된 상기 제 3 검출전류의 전류치를 상기 화소군에 있어서의 화소수로 나눈 값에 의거하여, 상기 화소군의 상기 각 화소의 상기 발광소자의 상기 발광효율의 평균치를 취득하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  20. 제 16 항에 있어서,
    상기 발광장치에 있어서,
    (a) 상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되고,
    (b) 상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되며,
    (c) 상기 화소를 선택 상태로 설정하는 셀렉트 드라이버를 갖고,
    상기 발광효율을 취득하는 동작은,
    (a) 상기 전류계에 의해 제 4 검출전류의 전류치를 측정하는 동작과, 상기 전류계에 의해 제 5 검출전류의 전류치를 측정하는 동작과,
    (b) 상기 제 4 측정 전류의 전류치와 상기 제 5 측정 전류의 전류치의 차분 값에 의거하여, 상기 복수 행 중 하나의 특정한 행의 상기 특정한 데이터 라인에 접속된 특정한 화소의 상기 발광소자의 상기 발광효율을 취득하는 동작을 포함하고,
    상기 제 4 검출전류의 전류치를 측정하는 동작은,
    (a) 상기 셀렉트 드라이버에 의해, 상기 복수 행 중 상기 특정한 행을 포함하는 2보다 큰 소정수의 행으로 이루어지는 행군에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    (b)(ⅰ) 상기 데이터 드라이버로부터, 상기 특정한 데이터 라인에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (ⅱ) 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가하고,
    (c) 상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 행의, 상기 특정한 데이터 라인에 접속된 소정수의 화소를 통하여 상기 전류계로 흐르는 상기 제 4 검출전류의 전류치를 측정하는 동작을 포함하며,
    상기 제 5 검출전류의 전류치를 측정하는 동작은,
    (a) 상기 셀렉트 드라이버에 의해, 상기 행군으로부터 상기 특정한 행을 제외한 나머지의 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    (b)(ⅰ) 상기 데이터 드라이버로부터, 상기 특정한 데이터 라인에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고, (ⅱ) 상기 특정한 데이터 라인을 제외한 다른 상기 데이터 라인에, 상기 제 1 전압으로서 상기 제 4 설정전압을 인가하며,
    (c) 상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 각 행의, 상기 특정한 데이터 라인에 접속된 소정수의 화소를 통하여 상기 전류계로 흐르는 상기 제 5 검출전류의 전류치를 측정하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
  21. 제 16 항에 있어서,
    상기 발광장치에 있어서,
    (a) 상기 복수 화소는 복수 행 및 복수 열을 따라 2차원으로 배치 설치되고,
    (b) 각 행에 소정수의 상기 화소가 배치 설치되며,
    (c) 상기 각 데이터 라인은 상기 복수 열의 각각을 따라 배치 설치되고,
    (d) 각 행의 상기 화소를 선택 상태로 설정하는 셀렉트 드라이버를 가지며,
    상기 발광효율을 취득하는 동작은,
    (a) 상기 전류계에 의해 제 6 검출전류의 전류치를 측정하는 동작과, 상기 전류계에 의해 제 7 검출전류의 전류치를 측정하는 동작과,
    (b) 상기 제 6 측정 전류의 전류치와 상기 제 7 측정 전류의 전류치의 차분 값을 상기 소정수로 나눈 값에 의거하여, 상기 복수 행 중 하나의 특정한 행의 상기 각 화소의 상기 발광소자의 상기 발광효율의 평균치를 취득하는 동작을 포함하고,
    상기 제 6 검출전류의 전류치를 측정하는 동작은,
    (a) 상기 셀렉트 드라이버에 의해, 상기 복수 행 중 상기 특정한 행을 포함하는 2보다 큰 수의 행으로 이루어지는 행군에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    (b) 상기 데이터 드라이버로부터, 상기 복수 데이터 라인의 전부에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하고,
    (c) 상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 각 행의 상기 각 화소를 통하여 상기 전류계로 흐르는 상기 제 6 검출전류의 전류치를 측정하는 동작을 포함하며,
    상기 제 7 검출전류의 전류치를 측정하는 동작은,
    (a) 상기 셀렉트 드라이버에 의해, 상기 행군으로부터 상기 특정한 행을 제외한 나머지 행에 배치 설치된 상기 각 화소를 상기 선택 상태로 설정하고,
    (b) 상기 데이터 드라이버로부터, 상기 복수 데이터 라인의 전부에 상기 제 1 전압으로서 상기 제 1 설정전압을 인가하며,
    (c) 상기 전류계에 의해, 상기 데이터 드라이버로부터, 상기 선택 상태로 설정된 각 행의 상기 화소를 통하여 상기 전류계로 흐르는 상기 제 7 검출전류의 전류치를 측정하는 동작을 포함하는 것을 특징으로 하는 발광장치의 구동제어방법.
KR1020110094475A 2010-09-22 2011-09-20 발광장치 및 그 구동제어방법 그리고 전자기기 KR101322322B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-212844 2010-09-22
JP2010212844A JP5170194B2 (ja) 2010-09-22 2010-09-22 発光装置及びその駆動制御方法並びに電子機器
JP2010221480A JP5338784B2 (ja) 2010-09-30 2010-09-30 発光装置及びその駆動制御方法並びに電子機器
JPJP-P-2010-221480 2010-09-30

Publications (2)

Publication Number Publication Date
KR20120031135A true KR20120031135A (ko) 2012-03-30
KR101322322B1 KR101322322B1 (ko) 2013-10-28

Family

ID=45817318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094475A KR101322322B1 (ko) 2010-09-22 2011-09-20 발광장치 및 그 구동제어방법 그리고 전자기기

Country Status (4)

Country Link
US (1) US8786525B2 (ko)
KR (1) KR101322322B1 (ko)
CN (1) CN102411899B (ko)
TW (1) TWI446819B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062613A (ko) * 2013-11-29 2015-06-08 엘지디스플레이 주식회사 유기 발광 디스플레이 패널 및 이의 휘도 보상 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014126699A (ja) * 2012-12-26 2014-07-07 Sony Corp 自発光表示装置、自発光表示装置の制御方法及びコンピュータプログラム
KR102025380B1 (ko) * 2013-04-17 2019-09-26 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
CN104036722B (zh) * 2014-05-16 2016-03-23 京东方科技集团股份有限公司 像素单元驱动电路及其驱动方法、显示装置
KR101920169B1 (ko) * 2014-07-23 2018-11-19 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
WO2019095298A1 (zh) * 2017-11-17 2019-05-23 深圳市柔宇科技有限公司 像素电路、柔性显示屏和电子装置
CN109872691B (zh) * 2019-03-29 2024-01-02 北京集创北方科技股份有限公司 驱动补偿方法、补偿电路、显示面板及其显示装置
TWI704549B (zh) * 2019-07-30 2020-09-11 友達光電股份有限公司 像素電路
CN110910818B (zh) * 2019-12-06 2021-09-21 业成科技（成都）有限公司 逆向电流检测电路及具有逆向电流检测电路的显示装置
CN111402809B (zh) * 2020-05-27 2022-05-17 武汉天马微电子有限公司 一种显示面板和显示装置
KR20220120806A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 픽셀 회로, 이를 포함하는 표시 장치 및 이의 구동 방법
CN113053328B (zh) * 2021-03-23 2022-07-29 高创(苏州)电子有限公司 发光器件及其驱动方法和发光基板及其驱动方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305283B2 (ja) * 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
JP2003195813A (ja) 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP2005181951A (ja) * 2003-11-25 2005-07-07 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールにおける欠陥状態の検証方法
US20060102910A1 (en) * 2004-10-29 2006-05-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light emitting device
KR100707637B1 (ko) * 2005-04-28 2007-04-12 삼성에스디아이 주식회사 발광 표시장치 및 그 제어 방법
KR100707636B1 (ko) * 2005-04-28 2007-04-12 삼성에스디아이 주식회사 발광표시장치 및 그 제어방법
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP2009053382A (ja) 2007-08-27 2009-03-12 Panasonic Corp 画像表示装置及びその駆動方法
JP2009192854A (ja) * 2008-02-15 2009-08-27 Casio Comput Co Ltd 表示駆動装置、並びに、表示装置及びその駆動制御方法
JP4877261B2 (ja) 2008-03-31 2012-02-15 カシオ計算機株式会社 表示装置及びその駆動制御方法
US8139007B2 (en) * 2008-03-31 2012-03-20 Casio Computer Co., Ltd. Light-emitting device, display device, and method for controlling driving of the light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062613A (ko) * 2013-11-29 2015-06-08 엘지디스플레이 주식회사 유기 발광 디스플레이 패널 및 이의 휘도 보상 방법

Also Published As

Publication number Publication date
TWI446819B (zh) 2014-07-21
US20120068986A1 (en) 2012-03-22
KR101322322B1 (ko) 2013-10-28
US8786525B2 (en) 2014-07-22
TW201220936A (en) 2012-05-16
CN102411899B (zh) 2014-09-10
CN102411899A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
KR101322322B1 (ko) 발광장치 및 그 구동제어방법 그리고 전자기기
US9761177B2 (en) Organic light emitting display device
US9183785B2 (en) Organic light emitting display device and method for driving the same
KR100937133B1 (ko) 표시장치 및 표시장치의 구동방법
US9646533B2 (en) Organic light emitting display device
US8599224B2 (en) Organic light emitting display and driving method thereof
US9111491B2 (en) Organic light emitting display device and method for driving the same
EP2736039B1 (en) Organic light emitting display device
US8120601B2 (en) Display drive apparatus, display apparatus and drive control method thereof
US8339427B2 (en) Display drive apparatus and display apparatus
KR101156826B1 (ko) 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기
US9842546B2 (en) Organic light emitting display device for improving a contrast ratio
CN102122486B (zh) 显示装置、光检测方法以及电子装置
JP4852866B2 (ja) 表示装置及びその駆動制御方法
KR101756665B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
EP1864276A1 (en) Display drive apparatus, display apparatus and drive control method thereof
US9418589B2 (en) Display device for controlling light emission period based on the sum of gray values and driving method of the same
EP3789993B1 (en) Light emitting display device and method of driving same
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP2012073498A (ja) 発光装置及びその駆動制御方法並びに電子機器
JP5338784B2 (ja) 発光装置及びその駆動制御方法並びに電子機器
JP5182382B2 (ja) 表示装置
JP2011017967A (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR102282934B1 (ko) 유기발광 표시장치와 이의 구동방법
US20120223925A1 (en) Photodetection circuit, photodetection method, display panel, and display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 7