CN113328728B

CN113328728B - 一种基于时变矢量合成的高精度有源移相器

Info

Publication number: CN113328728B
Application number: CN202110616227.9A
Authority: CN
Inventors: 程国枭; 吴文; 张金栋; 黄同德; 陈峤羽
Original assignee: Nanjing University of Science and Technology
Current assignee: Nanjing University of Science and Technology
Priority date: 2021-06-02
Filing date: 2021-06-02
Publication date: 2022-09-27
Anticipated expiration: 2041-06-02
Also published as: CN113328728A

Abstract

本发明公开了一种基于时变矢量合成的高精度有源移相器，设有正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元。射频输入信号经正交发生单元后输出两路正交信号，然后分别经I路双相调制单元和Q路双相调制单元后在矢量合成单元中进行矢量合成，最后经复用放大单元放大后输出射频输出信号，时序控制单元和偏置单元用于控制I路和Q路的增益时序。

Description

一种基于时变矢量合成的高精度有源移相器

技术领域

本发明属于射频微波集成电路设计领域，具体为一种基于时变矢量合成的高精度有源移相器。

背景技术

移相器是相控阵系统的核心模块之一，它通过控制天线阵列中每个单元的接收或发射信号的相位来实现波束扫描。移相器的关键指标包括：移相范围、移相位数、移相精度、幅度偏差、插入损耗、功耗和面积等。为了满足毫米波通信和高性能雷达的应用需求，在设计时应从移相机理和拓扑结构入手，创新性地采用一系列技术来优化移相器性能。

无源移相器占用面积大、插入损耗高，而有源移相器在面积和增益都占有优势。有源移相器大多数为矢量合成架构，图1给出了传统的基于矢量合成的有源移相器的电路架构。在图1中，射频输入信号经巴伦转为差分信号，再经正交移相网络转为四路差分正交信号，接下来，I路和Q路信号分别经象限选择电路和可变增益放大器后进行矢量合成，最后，合成信号依次经过输出匹配网络和巴伦后输出。在图1中，控制字α通过逻辑编码器控制象限选择电路和数模转换器，而数模转换器通过分别控制I路和Q路可变增益放大器的增益来控制输出的合成相位值，假设G_I(α)和G_Q(α)分别是受控制字α控制的I路和Q路增益值，φ是矢量合成相位，那么，

在第k象限(k＝1,2,3,4)中可表示为：

由式(1)可知，在矢量合成移相架构中，移相精度主要受制于相位控制的非线性，如果要实现更高的精度，则需要更复杂繁琐的调试校准电路，从而导致更大的功耗和电路面积。目前的有源移相方案采用数字校准技术、线性相位控制技术和数字预失真技术来提高移相精度，然而它们的优化程度有限，达到8比特移相位数已非常勉强。

发明内容

本发明的目的在于提供一种基于时变矢量合成的高精度有源移相器的设计方案，以解决传统矢量合成有源移相器的移相精度低的问题，它能在低功耗和低成本的前提下，实现360°移相范围、10比特以上移相位数、高移相精度、低幅度偏差和低插入损耗性能。

实现本发明目的的技术方案为：一种基于时变矢量合成的高精度有源移相器，包括正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元，射频输入信号RF_in连接正交发生单元，正交发生单元的两个输出分别连接I路双相调制单元和Q路双相调制单元，I路双相调制单元和Q路双相调制单元的输出均连接矢量合成单元，矢量合成单元的输出连接复用放大单元，复用放大单元的输出端作为射频信号输出端，时序控制单元的第一个输出连接I路双相调制单元，第二个输出连接Q路双相调制单元，第三和第四个输出端连接偏置单元，偏置单元的两个输出端连接矢量合成单元；

射频输入信号RF_in通过正交发生单元后输出两路正交信号，其中，I路信号通过I路双相调制单元后输出移相0°/180°的信号，Q路信号通过Q路双相调制单元后输出移相0°/180°的信号，两路信号在矢量合成单元中进行矢量合成，经复用放大单元放大后输出信号RF_out，时序控制单元的第一和第二个输出分别控制I路双相调制单元和Q路双相调制单元的0°/180°相位切换，时序控制单元的第三和第四个输出通过偏置单元来分别控制矢量合成单元中I路和Q路中的偏置电压切换。

优选地，所述正交发生单元包括第一朗格耦合器和电阻R₀，第一朗格耦合器的输入端①与射频输入信号RF_in连接在一起，第一朗格耦合器的耦合端②与I路双相调制单元的输入端①连接在一起，第一朗格耦合器的直通端③与Q路双相调制单元的输入端①连接在一起，第一朗格耦合器的隔离端④与电阻R₀的一端连接在一起，电阻R₀的另一端接地。

优选地，所述I路双相调制单元包括第二朗格耦合器、NMOS管M₁、NMOS管M₂、NMOS管M₃、NMOS管M₄、电感L₁、电感L₂、电容C₁、电容C₂、电阻R₁、电阻R₂、电阻R₃和电阻R₄，第二朗格耦合器的耦合端②与电感L₁和电容C₁的一端连接在一起，电感L₁的另一端连接NMOS管M₁的漏极，NMOS管M₁的源极接地，NMOS管M₁的栅极连接电阻R₁的一端，电容C₁的另一端连接NMOS管M₂的漏极，NMOS管M₂的源极接地，NMOS管M₂的栅极连接电阻R₂的一端，第二朗格耦合器的直通端③与电感L₂和电容C₂的一端连接在一起，电感L₂的另一端连接NMOS管M₃的漏极，NMOS管M₃的源极接地，NMOS管M₃的栅极连接电阻R₃的一端，电容C₂的另一端连接NMOS管M₄的漏极，NMOS管M₄的源极接地，NMOS管M₄的栅极连接电阻R₄的一端，电阻R₁的另一端、电阻R₂的另一端、电阻R₃的另一端、电阻R₄的另一端和时序控制单元的第一个输出端连接在一起，第二朗格耦合器的隔离端④连接矢量合成单元的第一输入端。

优选地，Q路双相调制单元包括第三朗格耦合器、NMOS管M₅、NMOS管M₆、NMOS管M₇、NMOS管M₈、电感L₃、电感L₄、电容C₃、电容C₄、电阻R₅、电阻R₆、电阻R₇和电阻R₈，第三朗格耦合器的耦合端②与电感L₃和电容C₃的一端连接在一起，电感L₃的另一端连接NMOS管M₅的漏极，NMOS管M₅的源极接地，NMOS管M₅的栅极连接电阻R₅的一端，电容C₃的另一端连接NMOS管M₆的漏极，NMOS管M₆的源极接地，NMOS管M₆的栅极连接电阻R₆的一端，第三朗格耦合器的直通端③与电感L₄和电容C₄的一端连接在一起，电感L₄的另一端连接NMOS管M₇的漏极，NMOS管M₇的源极接地，NMOS管M₇的栅极连接电阻R₇的一端，电容C₄的另一端连接NMOS管M₈的漏极，NMOS管M₈的源极接地，NMOS管M₈的栅极连接电阻R₈的一端，电阻R₅的另一端、电阻R₆的另一端、电阻R₇的另一端、电阻R₈的另一端和时序控制单元的第二个输出端连接在一起，第三朗格耦合器的隔离端④连接矢量合成单元的第二输入端。

优选地，所述矢量合成单元包括NMOS管M₉、NMOS管M₁₀、电感L₅、电感L₆、电感L₇、电感L₈、电容C₅、电容C₆、电阻R₉和电阻R₁₀，电容C₅的端与I路双相调制单元的输出端连接，电容C₅的另一端连接电感L₅的一端，电感L₅的另一端与NMOS管M₉的栅极和电阻R₉的一端连接在一起，电阻R₉的另一端与偏置单元中NMOS管M₁₆的源极和NMOS管M₁₇的源极连接在一起，NMOS管M₉的源极连接电感L₆的一端，电感L₆的另一端接地，电容C₆的一端与Q路双相调制单元的输出端连接，电容C₆的另一端连接电感L₇的一端，电感L₇的另一端与NMOS管M₁₀的栅极和电阻R₁₀的一端连接在一起，电阻R₁₀的另一端与偏置单元中NMOS管M₁₂的源极和NMOS管M₁₃的源极连接在一起，NMOS管M₁₀的源极连接电感L₈的一端，电感L₈的另一端接地，NMOS管M₉的漏极、NMOS管M₁₀的漏极和复用放大单元的输入端连接在一起。

优选地，所述复用放大单元包括NMOS管M₁₁、电感L₉、电感L₁₀、电感L₁₁、电容C₇、电容C₈、电容C₉和电阻R₁₁，电容C₇的一端与矢量合成单元输出端以及电感L₉的一端连接，电容C₇的另一端与电阻R₁₁的一端和NMOS管M₁₁的栅极连接在一起，电阻R₁₁的另一端连接偏置电压V_G2，电感L₉的另一端与NMOS管M₁₁的源极和电容C₈的一端连接在一起，电容C₈的另一端接地，NMOS管M₁₁的漏极连接电感L₁₀的一端，电感L₁₀的另一端与电容C₉的一端和电感L₁₁的一端连接在一起，电感L₁₁的另一端连接电源V_DD，电容C₉的另一端作为射频信号RF_out输出端。

优选地，所述偏置单元包括反相器inv1、反相器inv2、反相器inv3、反相器inv4、NMOS管M₁₂、NMOS管M₁₃、NMOS管M₁₄、NMOS管M₁₅、NMOS管M₁₆、NMOS管M₁₇、NMOS管M₁₈、NMOS管M₁₉、电阻R₁₂、电阻R₁₃和电阻R₁₄，NMOS管M₁₂的栅极、反相器inv2的输入端、NMOS管M₁₉的栅极、反相器inv4的输入端和时序控制单元的第三输出端连接在一起，NMOS管M₁₂的漏极、NMOS管M₁₆的漏极、电阻R₁₂的一端和电阻R₁₃的另一端连接在一起，电阻R₁₂的另一端连接电源V_DD，NMOS管M₁₃的栅极连接反相器inv2的输出端，NMOS管M₁₃的漏极、NMOS管M₁₄的源极和NMOS管M₁₅的源极连接在一起，NMOS管M₁₄的栅极、反相器inv1的输入端、NMOS管M₁₇的栅极、反相器inv3的输入端和时序控制单元的第四输出端口连接在一起，NMOS管M₁₄的漏极、NMOS管M₁₈的漏极、电阻R₁₃的一端和电阻R₁₄的另一端连接在一起，NMOS管M₁₅的栅极连接反相器inv1的输出端，NMOS管M₁₅的漏极、NMOS管M₁₉的漏极、电阻R₁₄的一端与地连接在一起，NMOS管M₁₆的栅极连接反相器inv3的输出端，NMOS管M₁₇的漏极、NMOS管M₁₈的源极和NMOS管M₁₉的源极连接在一起，NMOS管M₁₈的栅极连接反相器inv4的输出端。

本发明与现有技术相比，其显著优点为：

(1)高移相位数。本发明基于时变矢量合成机理、利用FPGA改变时序的初始时刻实现线性移相，有效地解决了传统有源移相器相位控制非线性的问题，极大地提高了移相位数，并且可以实现360°相位覆盖。本发明在10～25GHz频段的移相位数可以达到10比特以上，且覆盖360°移相范围。

(2)高移相精度。本发明的移相性能主要由FPGA的时序控制精度决定，基本不受正交信号的精度和幅度控制的精度的影响，因此相比于传统有源移相器，本发明可以在宽频率范围内实现极高的移相精度。本发明在10～25GHz频段的RMS移相误差小于0.1°，而传统的基于矢量合成的有源移相器的RMS移相误差一般大于1°。

(3)低幅度偏差。本发明的移相功能通过改变时序控制信号的初始时刻来实现，在每个时序周期内移相器的电路状态完全一致，幅度不随移相态改变，因此本发明具有极低的幅度偏差。本发明在10～25GHz频段的RMS幅度偏差小于0.02dB，而传统的基于矢量合成的有源移相器的RMS幅度偏差一般大于0.5dB。

(4)低插入损耗。本发明通过矢量合成单元和复用放大单元实现一定的增益，用于补偿前级耦合器和双相调制器的插损，因此本发明具有低插入损耗优点。本发明的最大增益值为-1.6dB。

(5)低功耗和低成本。本发明采用电流复用技术使矢量合成单元和复用放大单元共用偏置电流，从而有效地降低了电路功耗；此外，本发明电路结构简单，I/Q路均采用单端结构，还免除了复杂繁琐的调试校准电路，因此本发明的功耗和成本均得以降低。

(6)本发明提出的基于时变矢量合成的高精度有源移相器，可以在低功耗和低成本的前提下，实现360°移相范围、10比特以上移相位数、高移相精度、低幅度偏差和低插入损耗性能，在相控阵系统的移相电路应用中具有显著优势。

附图说明

图1是传统的基于矢量合成的有源移相器的电路架构。

图2是本发明的基于时变矢量合成的有源移相器的电路方框图。

图3是本发明的基于时变矢量合成的有源移相器的电路原理图。

图4是本发明中FPGA输出的四路控制时序及其实现的I/Q路增益时序(周期为T_P)；

图5是本发明在10～25GHz频段的移相曲线。

图6是本发明在10～25GHz频段的移相精度。

图7是本发明在10～25GHz频段的幅度曲线和幅度偏差。

具体实施方式

如图2所示，一种基于时变矢量合成的高精度有源移相器，其特征在于，包括正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元，射频输入信号RF_in连接正交发生单元，正交发生单元的两个输出分别连接I路双相调制单元和Q路双相调制单元，I路双相调制单元和Q路双相调制单元的输出均连接矢量合成单元，矢量合成单元的输出连接复用放大单元，复用放大单元的输出端作为射频信号输出端，时序控制单元的第一个输出连接I路双相调制单元，第二个输出连接Q路双相调制单元，第三和第四个输出端连接偏置单元，偏置单元的两个输出端连接矢量合成单元。射频输入信号RF_in通过正交发生单元1后输出两路正交信号，其中，I路信号通过I路双相调制单元2后输出移相0°/180°的信号，Q路信号通过Q路双相调制单元3后输出移相0°/180°的信号，接下来，这两路信号在矢量合成单元4中进行矢量合成，然后经复用放大单元5放大后输出信号RF_out，复用放大单元5的输出端也是有源移相器的输出端，时序控制单元7的第一和第二个输出分别控制I路双相调制单元2和Q路双相调制单元3的0°/180°相位切换，时序控制单元7的第三和第四个输出通过偏置单元6来分别控制矢量合成单元4中I路和Q路中的偏置电压切换。

参看图3，正交发生单元1设有第一朗格耦合器和电阻R₀；I路双相调制单元2设有第二朗格耦合器、NMOS管M₁、NMOS管M₂、NMOS管M₃、NMOS管M₄、电感L₁、电感L₂、电容C₁、电容C₂、电阻R₁、电阻R₂、电阻R₃和电阻R₄；Q路双相调制单元3设有第三朗格耦合器、NMOS管M₅、NMOS管M₆、NMOS管M₇、NMOS管M₈、电感L₃、电感L₄、电容C₃、电容C₄、电阻R₅、电阻R₆、电阻R₇和电阻R₈；矢量合成单元4设有NMOS管M₉、NMOS管M₁₀、电感L₅、电感L₆、电感L₇、电感L₈、电容C₅、电容C₆、电阻R₉和电阻R₁₀；复用放大单元5设有NMOS管M₁₁、电感L₉、电感L₁₀、电感L₁₁、电容C₇、电容C₈、电容C₉和电阻R₁₁；偏置单元6设有反相器inv1、反相器inv2、反相器inv3、反相器inv4、NMOS管M₁₂、NMOS管M₁₃、NMOS管M₁₄、NMOS管M₁₅、NMOS管M₁₆、NMOS管M₁₇、NMOS管M₁₈、NMOS管M₁₉、电阻R₁₂、电阻R₁₃和电阻R₁₄；时序控制单元7设有FPGA。

射频输入信号RF_in连接正交发生单元1中第一朗格耦合器的输入端①，第一朗格耦合器的隔离端④接电阻R₀到地，第一朗格耦合器的耦合端②和直通端③输出正交信号。接下来，一方面，由第一朗格耦合器的耦合端②输出的I路信号连接I路双相调制单元2中第二朗格耦合器的输入端①，第二朗格耦合器的耦合端②通过电感L₁连接到NMOS管M₁的漏极、通过电容C₁连接到NMOS管M₂的漏极，NMOS管M₁和NMOS管M₂的源极接地，第二朗格耦合器的直通端③通过电感L₂连接到NMOS管M₃的漏极、通过电容C₂连接到NMOS管M₄的漏极，NMOS管M₃和NMOS管M₄的源极接地，NMOS管M₁、NMOS管M₂的栅极分别经电阻R₁、电阻R₂连接到时序控制单元7中FPGA的Bit1端，NMOS管M₃、NMOS管M₄的栅极分别经电阻R₃、电阻R₄也连接到时序控制单元7中FPGA的Bit1端，从而由Bit1端控制I路双相调制单元2的0°/180°相位切换，使第二朗格耦合器的隔离端④输出移相0°/180°的I路信号(Bit1端输出“0”时移相0°、Bit1端输出“1”时移相180°)；另一方面，由第一朗格耦合器的直通端③输出的Q路信号连接Q路双相调制单元3中第三朗格耦合器的输入端①，第三朗格耦合器的耦合端②通过电感L₃连接到NMOS管M₅的漏极、通过电容C₃连接到NMOS管M₆的漏极，NMOS管M₅和NMOS管M₆的源极接地，第三朗格耦合器的直通端③通过电感L₄连接到NMOS管M₇的漏极、通过电容C₄连接到NMOS管M₈的漏极，NMOS管M₇和NMOS管M₈的源极接地，NMOS管M₅、NMOS管M₆的栅极分别经电阻R₅、电阻R₆连接到时序控制单元7中FPGA的Bit2端，NMOS管M₇、NMOS管M₈的栅极分别经电阻R₇、电阻R₈也连接到时序控制单元7中FPGA的Bit2端，从而由Bit2端控制Q路双相调制单元3的0°/180°相位切换，使第三朗格耦合器的隔离端④输出移相0°/180°的Q路信号(Bit2端输出“0”时移相0°、Bit2端输出“1”时移相180°)。

由I路双相调制单元2中第二朗格耦合器的隔离端④输出的移相0°/180°的I路信号依次经矢量合成单元4中的电容C₅和电感L₅后连接到NMOS管M₉的栅极，NMOS管M₉的源极接电感L₆到地，由Q路双相调制单元3中第三朗格耦合器的隔离端④输出的移相0°/180°的Q路信号依次经矢量合成单元4中的电容C₆和电感L₇后连接到NMOS管M₁₀的栅极，NMOS管M₁₀的源极接电感L₆到地，其中，电容C₅、电容C₆、电感L₅、电感L₆、电感L₇和电感L₈构成矢量合成单元4的输入匹配网络，NMOS管M₉的漏极和NMOS管M₁₀的漏极连接在一起，从而实现I路信号和Q路信号的矢量合成。矢量合成信号通过电容C₇连接到NMOS管M₁₁的栅极、通过电感L₉连接到NMOS管M₁₁的源极，NMOS管M₁₁的源极接电容C₈到地，从而构成矢量合成单元4和复用放大单元5的电流复用，NMOS管M₁₁的漏极经电感L₁₀后通过电感L₁₁到电源、通过电容C₉输出射频输出信号RF_out，其中，电感L₁₀、电感L₁₁和电容C₉构成复用放大单元5的输出匹配网络。

偏置单元6在电源和地之间依次放置串联的电阻R₁₂、电阻R₁₃和电阻R₁₄，从而产生第1电平、第2电平和零电平3种偏置电压，第1电平节点在电阻R₁₂和电阻R₁₃之间，它分别连接NMOS管M₁₂的漏极和NMOS管M₁₆的漏极，第2电平节点在电阻R₁₃和电阻R₁₄之间，它分别连接NMOS管M₁₄的漏极和NMOS管M₁₈的漏极，零电平节点在地端，它分别连接NMOS管M₁₅的漏极和NMOS管M₁₉的漏极，NMOS管M₁₄的源极与NMOS管M₁₃的漏极和NMOS管M₁₅的源极连接在一起，NMOS管M₁₈的源极与NMOS管M₁₇的漏极和NMOS管M₁₉的源极连接在一起，NMOS管M₁₂的源极与NMOS管M₁₃的源极连接在一起并通过矢量合成单元4中的电阻R₁₀连接到NMOS管M₁₀的栅极，用于控制其栅极电压，NMOS管M₁₆的源极与NMOS管M₁₇的源极连接在一起并通过矢量合成单元4中的电阻R₉连接到NMOS管M₉的栅极，用于控制其栅极电压。为了控制栅极电压在第1电平、第2电平和零电平之间切换，时序控制单元7中FPGA的Bit4端连接NMOS管M₁₄的栅极和NMOS管M₁₇的栅极，并通过反相器inv1连接到NMOS管M₁₅的栅极、通过反相器inv3连接到NMOS管M₁₆的栅极，时序控制单元7中FPGA的Bit3端连接NMOS管M₁₂的栅极和NMOS管M₁₉的栅极，并通过反相器inv2连接到NMOS管M₁₃的栅极、通过反相器inv4连接到NMOS管M₁₈的栅极，当Bit4端和Bit3端输出“11”时，矢量合成单元4中NMOS管M₉的栅极偏压为零电平、NMOS管M₁₀的栅极偏压为第1电平；当Bit4端和Bit3端输出“10”时，矢量合成单元4中NMOS管M₉的栅极偏压为第2电平、NMOS管M₁₀的栅极偏压为第2电平；当Bit4端和Bit3端输出“00”时，矢量合成单元4中NMOS管M₉的栅极偏压为第1电平、NMOS管M₁₀的栅极偏压为零电平，第1和第2电平值的设置原则为：当NMOS管M₉的栅极偏置在第1电平和第2电平时，I路通道的归一化增益值分别为sin(π/2)和sin(π/4)，即1和√2/2；同样地，当NMOS管M₁₀的栅极偏置在第1电平和第2电平时，Q路通道的归一化增益值分别为sin(π/2)和sin(π/4)，即1和√2/2。

参看图4，这里给出FPGA输出的四路控制时序及其实现的I/Q路增益时序(周期为T_P、频率为f_P)，其中，I/Q路增益的负号通过180°移相实现，FPGA输出的控制时序的设计原则为：使I路增益时序呈现近似正弦曲线的二级阶梯型时序，使Q路增益时序呈现近似余弦曲线的二级阶梯型时序，并使得时刻t₂、t₁、t'₂和t'₁满足：t₂-t₁＝t'₂-t'₁＝T_P/2和t₁-t'₁＝T_P/4，并使得归一化增益为1的脉宽τ₁和归一化增益为√2/2的脉宽τ₂满足：τ₂＝3τ₁＝3T_P/8。当I/Q路增益时序如图4所示时，有源移相器的总增益可以表示为：G_I(t)-jG_Q(t)，经傅里叶级数展开可得：

在式(2)中，A_k为第k次边带(kf_P)的复幅度(k＝0,±1,…,±∞)，在上述时序条件下，其公式推导如下：

由式(3)可知，在所需的+1次边带，复幅度A_k的模值恒定，

为本发明的时变矢量合成相位项，改变时刻t₁值，当t₁∈[-3T_P/16,13T_P/16]时，可以线性地实现360°相位全覆盖。此外，8l+1次边带以外的无用边带被有效抑制，最大无用边带(-7次边带)的功率抑制比达到-17dBc。

参看图5可见，本发明在10～25GHz频段的移相曲线基本不随频率变化，在图5中的上方的16条曲线为移相典型值，在图5中的最下方的1条曲线为FPGA时移0.09ns时的移相曲线(控制时序频率为10MHz)，其与理想值0.324°的误差在10～25GHz频段内小于0.02°，该结果说明本发明的移相位数达到了10比特以上。

参看图6可见，本发明在10～25GHz频段的移相精度极高，RMS移相误差小于0.1°，而传统的基于矢量合成的有源移相器的RMS移相误差一般大于1°。

参看图7可见，本发明在10～25GHz频段的不同移相态的幅度曲线基本重合，RMS幅度偏差小于0.02dB，而传统的基于矢量合成的有源移相器的RMS幅度偏差一般大于0.5dB。

进一步地，为了抑制更多的无用边带，在图3中的偏置单元6中，可以用N+1个电阻来分压产生第1、第2一直到第N个非零电平，并使得I/Q路通道的归一化增益值分别为sin[πN/(2N)]、sin[π(N-1)/(2N)]一直到sin[π/(2N)]，然后利用FPGA控制偏置单元6的电平输出，使I路增益时序呈现近似正弦曲线的N级阶梯型时序，使Q路增益时序呈现近似余弦曲线的N级阶梯型时序，并参考图4使得时刻t₂、t₁、t'₂和t'₁满足：t₂-t₁＝t'₂-t'₁＝T_P/2和t₁-t'₁＝T_P/4，并使得归一化增益为sin[πN/(2N)]的脉宽τ₁满足：τ₁＝T_P/(4N)，归一化增益为sin[π(N-1)/(2N)]的脉宽τ₂满足：τ₂＝3T_P/(4N)，归一化增益为sin[π/(2N)]的脉宽τ_N满足：τ_N＝(2N-1)T_P/(4N)。

本发明采用硅基CMOS工艺，电路设计和相位控制复杂度低，在低功耗和低成本的前提下，实现360°移相范围、10比特以上移相位数、高移相精度、低幅度偏差和低插入损耗等性能，可应用于雷达探测和电子对抗等相关的相控阵系统中。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims

1.一种基于时变矢量合成的高精度有源移相器，其特征在于，包括正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元，射频输入信号RF_in连接正交发生单元，正交发生单元的两个输出分别连接I路双相调制单元和Q路双相调制单元，I路双相调制单元和Q路双相调制单元的输出均连接矢量合成单元，矢量合成单元的输出连接复用放大单元，复用放大单元的输出端作为射频信号输出端，时序控制单元的第一个输出连接I路双相调制单元，第二个输出连接Q路双相调制单元，第三和第四个输出端连接偏置单元，偏置单元的两个输出端连接矢量合成单元；

射频输入信号RF_in通过正交发生单元后输出两路正交信号，其中，I路信号通过I路双相调制单元后输出移相0°/180°的信号，Q路信号通过Q路双相调制单元后输出移相0°/180°的信号，两路信号在矢量合成单元中进行矢量合成，经复用放大单元放大后输出信号RF_out，时序控制单元的第一和第二个输出分别控制I路双相调制单元和Q路双相调制单元的0°/180°相位切换，时序控制单元的第三和第四个输出通过偏置单元来分别控制矢量合成单元中I路和Q路中的偏置电压切换；

所述偏置单元包括反相器inv1、反相器inv2、反相器inv3、反相器inv4、NMOS管M₁₂、NMOS管M₁₃、NMOS管M₁₄、NMOS管M₁₅、NMOS管M₁₆、NMOS管M₁₇、NMOS管M₁₈、NMOS管M₁₉、电阻R₁₂、电阻R₁₃和电阻R₁₄，NMOS管M₁₂的栅极、反相器inv2的输入端、NMOS管M₁₉的栅极、反相器inv4的输入端和时序控制单元的第三输出端连接在一起，NMOS管M₁₂的漏极、NMOS管M₁₆的漏极、电阻R₁₂的一端和电阻R₁₃的另一端连接在一起，电阻R₁₂的另一端连接电源V_DD，NMOS管M₁₃的栅极连接反相器inv2的输出端，NMOS管M₁₃的漏极、NMOS管M₁₄的源极和NMOS管M₁₅的源极连接在一起，NMOS管M₁₄的栅极、反相器inv1的输入端、NMOS管M₁₇的栅极、反相器inv3的输入端和时序控制单元的第四输出端口连接在一起，NMOS管M₁₄的漏极、NMOS管M₁₈的漏极、电阻R₁₃的一端和电阻R₁₄的另一端连接在一起，NMOS管M₁₅的栅极连接反相器inv1的输出端，NMOS管M₁₅的漏极、NMOS管M₁₉的漏极、电阻R₁₄的一端与地连接在一起，NMOS管M₁₆的栅极连接反相器inv3的输出端，NMOS管M₁₇的漏极、NMOS管M₁₈的源极和NMOS管M₁₉的源极连接在一起，NMOS管M₁₈的栅极连接反相器inv4的输出端；

时序控制单元包括FPGA，FPGA的Bit1和Bit2端分别控制I路双相调制单元和Q路双相调制单元的0°/180°相位切换，FPGA的Bit3和Bit4端通过偏置单元来分别控制矢量合成单元中I路和Q路中的偏置电压在第1电平、第2电平和零电平之间切换，当偏置电压为第1和第2电平时，I/Q路通道的归一化增益值分别为sin(π/2)和sin(π/4)，即1和

FPGA的Bit1、Bit2、Bit3和Bit4端产生时序控制信号，周期为T_P，用于实现I路和Q路的增益时序：使I路增益时序呈现近似正弦曲线的二级阶梯型时序，使Q路增益时序呈现近似余弦曲线的二级阶梯型时序，并使得时刻t₂、t₁、t'₂和t'₁满足：t₂-t₁＝t'₂-t'₁＝T_P/2和t₁-t'₁＝T_P/4，并使得归一化增益为1的脉宽τ₁和归一化增益为

的脉宽τ₂满足：τ₂＝3τ₁＝3T_P/8；

在偏置单元中用N+1个电阻来分压产生第1、第2一直到第N个非零电平，并使得I/Q路通道的归一化增益值分别为sin[πN/(2N)]、sin[π(N-1)/(2N)]一直到sin[π/(2N)]，利用FPGA实现I路和Q路的增益时序：使I路增益时序呈现近似正弦曲线的N级阶梯型时序，使Q路增益时序呈现近似余弦曲线的N级阶梯型时序，并使得时刻t₂、t₁、t'₂和t'₁满足：t₂-t₁＝t'₂-t'₁＝T_P/2和t₁-t'₁＝T_P/4，并使得归一化增益为sin[πN/(2N)]的脉宽τ₁满足：τ₁＝T_P/(4N)，归一化增益为sin[π(N-1)/(2N)]的脉宽τ₂满足：τ₂＝3T_P/(4N)，归一化增益为sin[π/(2N)]的脉宽τ_N满足：τ_N＝(2N-1)T_P/(4N)。

2.根据权利要求1所述的基于时变矢量合成的高精度有源移相器，其特征在于，所述正交发生单元包括第一朗格耦合器和电阻R₀，第一朗格耦合器的输入端①与射频输入信号RF_in连接在一起，第一朗格耦合器的耦合端②与I路双相调制单元的输入端①连接在一起，第一朗格耦合器的直通端③与Q路双相调制单元的输入端①连接在一起，第一朗格耦合器的隔离端④与电阻R₀的一端连接在一起，电阻R₀的另一端接地。

3.根据权利要求1所述的基于时变矢量合成的高精度有源移相器，其特征在于，所述I路双相调制单元包括第二朗格耦合器、NMOS管M₁、NMOS管M₂、NMOS管M₃、NMOS管M₄、电感L₁、电感L₂、电容C₁、电容C₂、电阻R₁、电阻R₂、电阻R₃和电阻R₄，第二朗格耦合器的耦合端②与电感L₁和电容C₁的一端连接在一起，电感L₁的另一端连接NMOS管M₁的漏极，NMOS管M₁的源极接地，NMOS管M₁的栅极连接电阻R₁的一端，电容C₁的另一端连接NMOS管M₂的漏极，NMOS管M₂的源极接地，NMOS管M₂的栅极连接电阻R₂的一端，第二朗格耦合器的直通端③与电感L₂和电容C₂的一端连接在一起，电感L₂的另一端连接NMOS管M₃的漏极，NMOS管M₃的源极接地，NMOS管M₃的栅极连接电阻R₃的一端，电容C₂的另一端连接NMOS管M₄的漏极，NMOS管M₄的源极接地，NMOS管M₄的栅极连接电阻R₄的一端，电阻R₁的另一端、电阻R₂的另一端、电阻R₃的另一端、电阻R₄的另一端和时序控制单元的第一个输出端连接在一起，第二朗格耦合器的隔离端④连接矢量合成单元的第一输入端。

4.根据权利要求1所述的基于时变矢量合成的高精度有源移相器，其特征在于，Q路双相调制单元包括第三朗格耦合器、NMOS管M₅、NMOS管M₆、NMOS管M₇、NMOS管M₈、电感L₃、电感L₄、电容C₃、电容C₄、电阻R₅、电阻R₆、电阻R₇和电阻R₈，第三朗格耦合器的耦合端②与电感L₃和电容C₃的一端连接在一起，电感L₃的另一端连接NMOS管M₅的漏极，NMOS管M₅的源极接地，NMOS管M₅的栅极连接电阻R₅的一端，电容C₃的另一端连接NMOS管M₆的漏极，NMOS管M₆的源极接地，NMOS管M₆的栅极连接电阻R₆的一端，第三朗格耦合器的直通端③与电感L₄和电容C₄的一端连接在一起，电感L₄的另一端连接NMOS管M₇的漏极，NMOS管M₇的源极接地，NMOS管M₇的栅极连接电阻R₇的一端，电容C₄的另一端连接NMOS管M₈的漏极，NMOS管M₈的源极接地，NMOS管M₈的栅极连接电阻R₈的一端，电阻R₅的另一端、电阻R₆的另一端、电阻R₇的另一端、电阻R₈的另一端和时序控制单元的第二个输出端连接在一起，第三朗格耦合器的隔离端④连接矢量合成单元的第二输入端。

5.根据权利要求1所述的基于时变矢量合成的高精度有源移相器，其特征在于，所述矢量合成单元包括NMOS管M₉、NMOS管M₁₀、电感L₅、电感L₆、电感L₇、电感L₈、电容C₅、电容C₆、电阻R₉和电阻R₁₀，电容C₅的一端与I路双相调制单元的输出端连接，电容C₅的另一端连接电感L₅的一端，电感L₅的另一端与NMOS管M₉的栅极和电阻R₉的一端连接在一起，电阻R₉的另一端与偏置单元中NMOS管M₁₆的源极和NMOS管M₁₇的源极连接在一起，NMOS管M₉的源极连接电感L₆的一端，电感L₆的另一端接地，电容C₆的一端与Q路双相调制单元的输出端连接，电容C₆的另一端连接电感L₇的一端，电感L₇的另一端与NMOS管M₁₀的栅极和电阻R₁₀的一端连接在一起，电阻R₁₀的另一端与偏置单元中NMOS管M₁₂的源极和NMOS管M₁₃的源极连接在一起，NMOS管M₁₀的源极连接电感L₈的一端，电感L₈的另一端接地，NMOS管M₉的漏极、NMOS管M₁₀的漏极和复用放大单元的输入端连接在一起。

6.根据权利要求1所述的基于时变矢量合成的高精度有源移相器，其特征在于，所述复用放大单元包括NMOS管M₁₁、电感L₉、电感L₁₀、电感L₁₁、电容C₇、电容C₈、电容C₉和电阻R₁₁，电容C₇的一端与矢量合成单元输出端以及电感L₉的一端连接，电容C₇的另一端与电阻R₁₁的一端和NMOS管M₁₁的栅极连接在一起，电阻R₁₁的另一端连接偏置电压V_G2，电感L₉的另一端与NMOS管M₁₁的源极和电容C₈的一端连接在一起，电容C₈的另一端接地，NMOS管M₁₁的漏极连接电感L₁₀的一端，电感L₁₀的另一端与电容C₉的一端和电感L₁₁的一端连接在一起，电感L₁₁的另一端连接电源V_DD，电容C₉的另一端作为射频信号RF_out输出端。