CN113328728A - 一种基于时变矢量合成的高精度有源移相器 - Google Patents
一种基于时变矢量合成的高精度有源移相器 Download PDFInfo
- Publication number
- CN113328728A CN113328728A CN202110616227.9A CN202110616227A CN113328728A CN 113328728 A CN113328728 A CN 113328728A CN 202110616227 A CN202110616227 A CN 202110616227A CN 113328728 A CN113328728 A CN 113328728A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- path
- unit
- capacitor
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种基于时变矢量合成的高精度有源移相器,设有正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元。射频输入信号经正交发生单元后输出两路正交信号,然后分别经I路双相调制单元和Q路双相调制单元后在矢量合成单元中进行矢量合成,最后经复用放大单元放大后输出射频输出信号,时序控制单元和偏置单元用于控制I路和Q路的增益时序。
Description
技术领域
本发明属于射频微波集成电路设计领域,具体为一种基于时变矢量合成的高精度有源移相器。
背景技术
移相器是相控阵系统的核心模块之一,它通过控制天线阵列中每个单元的接收或发射信号的相位来实现波束扫描。移相器的关键指标包括:移相范围、移相位数、移相精度、幅度偏差、插入损耗、功耗和面积等。为了满足毫米波通信和高性能雷达的应用需求,在设计时应从移相机理和拓扑结构入手,创新性地采用一系列技术来优化移相器性能。
无源移相器占用面积大、插入损耗高,而有源移相器在面积和增益都占有优势。有源移相器大多数为矢量合成架构,图1给出了传统的基于矢量合成的有源移相器的电路架构。在图1中,射频输入信号经巴伦转为差分信号,再经正交移相网络转为四路差分正交信号,接下来,I路和Q路信号分别经象限选择电路和可变增益放大器后进行矢量合成,最后,合成信号依次经过输出匹配网络和巴伦后输出。在图1中,控制字α通过逻辑编码器控制象限选择电路和数模转换器,而数模转换器通过分别控制I路和Q路可变增益放大器的增益来控制输出的合成相位值,假设GI(α)和GQ(α)分别是受控制字α控制的I路和Q路增益值,是矢量合成相位,那么,在第k象限(k=1,2,3,4)中可表示为:
由式(1)可知,在矢量合成移相架构中,移相精度主要受制于相位控制的非线性,如果要实现更高的精度,则需要更复杂繁琐的调试校准电路,从而导致更大的功耗和电路面积。目前的有源移相方案采用数字校准技术、线性相位控制技术和数字预失真技术来提高移相精度,然而它们的优化程度有限,达到8比特移相位数已非常勉强。
发明内容
本发明的目的在于提供一种基于时变矢量合成的高精度有源移相器的设计方案,以解决传统矢量合成有源移相器的移相精度低的问题,它能在低功耗和低成本的前提下,实现360°移相范围、10比特以上移相位数、高移相精度、低幅度偏差和低插入损耗性能。
实现本发明目的的技术方案为:一种基于时变矢量合成的高精度有源移相器,包括正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元,射频输入信号RFin连接正交发生单元,正交发生单元的两个输出分别连接I路双相调制单元和Q路双相调制单元,I路双相调制单元和Q路双相调制单元的输出均连接矢量合成单元,矢量合成单元的输出连接复用放大单元,复用放大单元的输出端作为射频信号输出端,时序控制单元的第一个输出连接I路双相调制单元,第二个输出连接Q路双相调制单元,第三和第四个输出端连接偏置单元,偏置单元的两个输出端连接矢量合成单元;
射频输入信号RFin通过正交发生单元后输出两路正交信号,其中,I路信号通过I路双相调制单元后输出移相0°/180°的信号,Q路信号通过Q路双相调制单元后输出移相0°/180°的信号,两路信号在矢量合成单元中进行矢量合成,经复用放大单元放大后输出信号RFout,时序控制单元的第一和第二个输出分别控制I路双相调制单元和Q路双相调制单元的0°/180°相位切换,时序控制单元的第三和第四个输出通过偏置单元来分别控制矢量合成单元中I路和Q路中的偏置电压切换。
优选地,所述正交发生单元包括第一朗格耦合器和电阻R0,第一朗格耦合器的输入端①与射频输入信号RFin连接在一起,第一朗格耦合器的耦合端②与I路双相调制单元的输入端①连接在一起,第一朗格耦合器的直通端③与Q路双相调制单元的输入端①连接在一起,第一朗格耦合器的隔离端④与电阻R0的一端连接在一起,电阻R0的另一端接地。
优选地,所述I路双相调制单元包括第二朗格耦合器、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、电感L1、电感L2、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,第二朗格耦合器的耦合端②与电感L1和电容C1的一端连接在一起,电感L1的另一端连接NMOS管M1的漏极,NMOS管M1的源极接地,NMOS管M1的栅极连接电阻R1的一端,电容C1的另一端连接NMOS管M2的漏极,NMOS管M2的源极接地,NMOS管M2的栅极连接电阻R2的一端,第二朗格耦合器的直通端③与电感L2和电容C2的一端连接在一起,电感L2的另一端连接NMOS管M3的漏极,NMOS管M3的源极接地,NMOS管M3的栅极连接电阻R3的一端,电容C2的另一端连接NMOS管M4的漏极,NMOS管M4的源极接地,NMOS管M4的栅极连接电阻R4的一端,电阻R1的另一端、电阻R2的另一端、电阻R3的另一端、电阻R4的另一端和时序控制单元的第一个输出端连接在一起,第二朗格耦合器的隔离端④连接矢量合成单元的第一输入端。
优选地,Q路双相调制单元包括第三朗格耦合器、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8、电感L3、电感L4、电容C3、电容C4、电阻R5、电阻R6、电阻R7和电阻R8,第三朗格耦合器的耦合端②与电感L3和电容C3的一端连接在一起,电感L3的另一端连接NMOS管M5的漏极,NMOS管M5的源极接地,NMOS管M5的栅极连接电阻R5的一端,电容C3的另一端连接NMOS管M6的漏极,NMOS管M6的源极接地,NMOS管M6的栅极连接电阻R6的一端,第三朗格耦合器的直通端③与电感L4和电容C4的一端连接在一起,电感L4的另一端连接NMOS管M7的漏极,NMOS管M7的源极接地,NMOS管M7的栅极连接电阻R7的一端,电容C2的另一端连接NMOS管M8的漏极,NMOS管M8的源极接地,NMOS管M8的栅极连接电阻R8的一端,电阻R5的另一端、电阻R6的另一端、电阻R7的另一端、电阻R8的另一端和时序控制单元的第二个输出端连接在一起,第三朗格耦合器的隔离端④连接矢量合成单元的第二输入端。
优选地,所述矢量合成单元包括NMOS管M9、NMOS管M10、电感L5、电感L6、电感L7、电感L8、电容C5、电容C6、电阻R9和电阻R10,电容C5的端与I路双相调制单元的输出端连接,电容C5的另一端连接电感L5的一端,电感L5的另一端与NMOS管M9的栅极和电阻R9的一端连接在一起,电阻R9的另一端与偏置单元中NMOS管M16的源极和NMOS管M17的源极连接在一起,NMOS管M9的源极连接电感L6的一端,电感L6的另一端接地,电容C6的一端与Q路双相调制单元的输出端连接,电容C6的另一端连接电感L7的一端,电感L7的另一端与NMOS管M10的栅极和电阻R10的一端连接在一起,电阻R10的另一端与偏置单元中NMOS管M12的源极和NMOS管M13的源极连接在一起,NMOS管M10的源极连接电感L8的一端,电感L8的另一端接地,NMOS管M9的漏极、NMOS管M10的漏极和复用放大单元的输入端连接在一起。
优选地,所述复用放大单元包括NMOS管M11、电感L9、电感L10、电感L11、电容C7、电容C8、电容C9和电阻R11,电容C7的一端与矢量合成单元输出端以及电感L9的一端连接,电容C7的另一端与电阻R11的一端和NMOS管M11的栅极连接在一起,电阻R11的另一端连接偏置电压VG2,电感L9的另一端与NMOS管M11的源极和电容C8的一端连接在一起,电容C8的另一端接地,NMOS管M11的漏极连接电感L10的一端,电感L10的另一端与电容C9的一端和电感L11的一端连接在一起,电感L11的另一端连接电源VDD,电容C9的另一端作为射频信号RFout输出端。
优选地,所述偏置单元包括反相器inv1、反相器inv2、反相器inv3、反相器inv4、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、电阻R12、电阻R13和电阻R14,NMOS管M12的栅极、反相器inv2的输入端、NMOS管M19的栅极、反相器inv4的输入端和时序控制单元的第三输出端连接在一起,NMOS管M12的漏极、NMOS管M16的漏极、电阻R12的一端和电阻R13的另一端连接在一起,电阻R12的另一端连接电源VDD,NMOS管M13的栅极连接反相器inv2的输出端,NMOS管M13的漏极、NMOS管M14的源极和NMOS管M15的源极连接在一起,NMOS管M14的栅极、反相器inv1的输入端、NMOS管M17的栅极、反相器inv3的输入端和时序控制单元的第四输出端口连接在一起,NMOS管M14的漏极、NMOS管M18的漏极、电阻R13的一端和电阻R14的另一端连接在一起,NMOS管M15的栅极连接反相器inv1的输出端,NMOS管M15的漏极、NMOS管M19的漏极、电阻R14的一端与地连接在一起,NMOS管M16的栅极连接反相器inv3的输出端,NMOS管M17的漏极、NMOS管M18的源极和NMOS管M19的源极连接在一起,NMOS管M18的栅极连接反相器inv4的输出端。
本发明与现有技术相比,其显著优点为:
(1)高移相位数。本发明基于时变矢量合成机理、利用FPGA改变时序的初始时刻实现线性移相,有效地解决了传统有源移相器相位控制非线性的问题,极大地提高了移相位数,并且可以实现360°相位覆盖。本发明在10~25GHz频段的移相位数可以达到10比特以上,且覆盖360°移相范围。
(2)高移相精度。本发明的移相性能主要由FPGA的时序控制精度决定,基本不受正交信号的精度和幅度控制的精度的影响,因此相比于传统有源移相器,本发明可以在宽频率范围内实现极高的移相精度。本发明在10~25GHz频段的RMS移相误差小于0.1°,而传统的基于矢量合成的有源移相器的RMS移相误差一般大于1°。
(3)低幅度偏差。本发明的移相功能通过改变时序控制信号的初始时刻来实现,在每个时序周期内移相器的电路状态完全一致,幅度不随移相态改变,因此本发明具有极低的幅度偏差。本发明在10~25GHz频段的RMS幅度偏差小于0.02dB,而传统的基于矢量合成的有源移相器的RMS幅度偏差一般大于0.5dB。
(4)低插入损耗。本发明通过矢量合成单元和复用放大单元实现一定的增益,用于补偿前级耦合器和双相调制器的插损,因此本发明具有低插入损耗优点。本发明的最大增益值为-1.6dB。
(5)低功耗和低成本。本发明采用电流复用技术使矢量合成单元和复用放大单元共用偏置电流,从而有效地降低了电路功耗;此外,本发明电路结构简单,I/Q路均采用单端结构,还免除了复杂繁琐的调试校准电路,因此本发明的功耗和成本均得以降低。
(6)本发明提出的基于时变矢量合成的高精度有源移相器,可以在低功耗和低成本的前提下,实现360°移相范围、10比特以上移相位数、高移相精度、低幅度偏差和低插入损耗性能,在相控阵系统的移相电路应用中具有显著优势。
附图说明
图1是传统的基于矢量合成的有源移相器的电路架构。
图2是本发明的基于时变矢量合成的有源移相器的电路方框图。
图3是本发明的基于时变矢量合成的有源移相器的电路原理图。
图4是本发明中FPGA输出的四路控制时序及其实现的I/Q路增益时序(周期为TP);
图5是本发明在10~25GHz频段的移相曲线。
图6是本发明在10~25GHz频段的移相精度。
图7是本发明在10~25GHz频段的幅度曲线和幅度偏差。
具体实施方式
如图2所示,一种基于时变矢量合成的高精度有源移相器,其特征在于,包括正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元,射频输入信号RFin连接正交发生单元,正交发生单元的两个输出分别连接I路双相调制单元和Q路双相调制单元,I路双相调制单元和Q路双相调制单元的输出均连接矢量合成单元,矢量合成单元的输出连接复用放大单元,复用放大单元的输出端作为射频信号输出端,时序控制单元的第一个输出连接I路双相调制单元,第二个输出连接Q路双相调制单元,第三和第四个输出端连接偏置单元,偏置单元的两个输出端连接矢量合成单元。射频输入信号RFin通过正交发生单元1后输出两路正交信号,其中,I路信号通过I路双相调制单元2后输出移相0°/180°的信号,Q路信号通过Q路双相调制单元3后输出移相0°/180°的信号,接下来,这两路信号在矢量合成单元4中进行矢量合成,然后经复用放大单元5放大后输出信号RFout,复用放大单元5的输出端也是有源移相器的输出端,时序控制单元7的第一和第二个输出分别控制I路双相调制单元2和Q路双相调制单元3的0°/180°相位切换,时序控制单元7的第三和第四个输出通过偏置单元6来分别控制矢量合成单元4中I路和Q路中的偏置电压切换。
参看图3,正交发生单元1设有第一朗格耦合器和电阻R0;I路双相调制单元2设有第二朗格耦合器、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、电感L1、电感L2、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4;Q路双相调制单元3设有第三朗格耦合器、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8、电感L3、电感L4、电容C3、电容C4、电阻R5、电阻R6、电阻R7和电阻R8;矢量合成单元4设有NMOS管M9、NMOS管M10、电感L5、电感L6、电感L7、电感L8、电容C5、电容C6、电阻R9和电阻R10;复用放大单元5设有NMOS管M11、电感L9、电感L10、电感L11、电容C7、电容C8、电容C9和电阻R11;偏置单元6设有反相器inv1、反相器inv2、反相器inv3、反相器inv4、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、电阻R12、电阻R13和电阻R14;时序控制单元7设有FPGA。
射频输入信号RFin连接正交发生单元1中第一朗格耦合器的输入端①,第一朗格耦合器的隔离端④接电阻R0到地,第一朗格耦合器的耦合端②和直通端③输出正交信号。接下来,一方面,由第一朗格耦合器的耦合端②输出的I路信号连接I路双相调制单元2中第二朗格耦合器的输入端①,第二朗格耦合器的耦合端②通过电感L1连接到NMOS管M1的漏极、通过电容C1连接到NMOS管M2的漏极,NMOS管M1和NMOS管M2的源极接地,第二朗格耦合器的直通端③通过电感L2连接到NMOS管M3的漏极、通过电容C2连接到NMOS管M4的漏极,NMOS管M3和NMOS管M4的源极接地,NMOS管M1、NMOS管M2的栅极分别经电阻R1、电阻R2连接到时序控制单元7中FPGA的Bit1端,NMOS管M3、NMOS管M4的栅极分别经电阻R3、电阻R4也连接到时序控制单元7中FPGA的Bit1端,从而由Bit1端控制I路双相调制单元2的0°/180°相位切换,使第二朗格耦合器的隔离端④输出移相0°/180°的I路信号(Bit1端输出“0”时移相0°、Bit1端输出“1”时移相180°);另一方面,由第一朗格耦合器的直通端③输出的Q路信号连接Q路双相调制单元3中第三朗格耦合器的输入端①,第三朗格耦合器的耦合端②通过电感L3连接到NMOS管M5的漏极、通过电容C3连接到NMOS管M6的漏极,NMOS管M5和NMOS管M6的源极接地,第三朗格耦合器的直通端③通过电感L4连接到NMOS管M7的漏极、通过电容C4连接到NMOS管M8的漏极,NMOS管M7和NMOS管M8的源极接地,NMOS管M5、NMOS管M6的栅极分别经电阻R5、电阻R6连接到时序控制单元7中FPGA的Bit2端,NMOS管M7、NMOS管M8的栅极分别经电阻R7、电阻R8也连接到时序控制单元7中FPGA的Bit2端,从而由Bit2端控制Q路双相调制单元3的0°/180°相位切换,使第三朗格耦合器的隔离端④输出移相0°/180°的Q路信号(Bit2端输出“0”时移相0°、Bit2端输出“1”时移相180°)。
由I路双相调制单元2中第二朗格耦合器的隔离端④输出的移相0°/180°的I路信号依次经矢量合成单元4中的电容C5和电感L5后连接到NMOS管M9的栅极,NMOS管M9的源极接电感L6到地,由Q路双相调制单元3中第三朗格耦合器的隔离端④输出的移相0°/180°的Q路信号依次经矢量合成单元4中的电容C6和电感L7后连接到NMOS管M10的栅极,NMOS管M10的源极接电感L6到地,其中,电容C5、电容C6、电感L5、电感L6、电感L7和电感L8构成矢量合成单元4的输入匹配网络,NMOS管M9的漏极和NMOS管M10的漏极连接在一起,从而实现I路信号和Q路信号的矢量合成。矢量合成信号通过电容C7连接到NMOS管M11的栅极、通过电感L9连接到NMOS管M11的源极,NMOS管M11的源极接电容C8到地,从而构成矢量合成单元4和复用放大单元5的电流复用,NMOS管M11的漏极经电感L10后通过电感L11到电源、通过电容C9输出射频输出信号RFout,其中,电感L10、电感L11和电容C9构成复用放大单元5的输出匹配网络。
偏置单元6在电源和地之间依次放置串联的电阻R12、电阻R13和电阻R14,从而产生第1电平、第2电平和零电平3种偏置电压,第1电平节点在电阻R12和电阻R13之间,它分别连接NMOS管M12的漏极和NMOS管M16的漏极,第2电平节点在电阻R13和电阻R14之间,它分别连接NMOS管M14的漏极和NMOS管M18的漏极,零电平节点在地端,它分别连接NMOS管M15的漏极和NMOS管M19的漏极,NMOS管M14的源极与NMOS管M13的漏极和NMOS管M15的源极连接在一起,NMOS管M18的源极与NMOS管M17的漏极和NMOS管M19的源极连接在一起,NMOS管M12的源极与NMOS管M13的源极连接在一起并通过矢量合成单元4中的电阻R10连接到NMOS管M10的栅极,用于控制其栅极电压,NMOS管M16的源极与NMOS管M17的源极连接在一起并通过矢量合成单元4中的电阻R9连接到NMOS管M9的栅极,用于控制其栅极电压。为了控制栅极电压在第1电平、第2电平和零电平之间切换,时序控制单元7中FPGA的Bit4端连接NMOS管M14的栅极和NMOS管M17的栅极,并通过反相器inv1连接到NMOS管M15的栅极、通过反相器inv3连接到NMOS管M16的栅极,时序控制单元7中FPGA的Bit3端连接NMOS管M12的栅极和NMOS管M19的栅极,并通过反相器inv2连接到NMOS管M13的栅极、通过反相器inv4连接到NMOS管M18的栅极,当Bit4端和Bit3端输出“11”时,矢量合成单元4中NMOS管M9的栅极偏压为零电平、NMOS管M10的栅极偏压为第1电平;当Bit4端和Bit3端输出“10”时,矢量合成单元4中NMOS管M9的栅极偏压为第2电平、NMOS管M10的栅极偏压为第2电平;当Bit4端和Bit3端输出“00”时,矢量合成单元4中NMOS管M9的栅极偏压为第1电平、NMOS管M10的栅极偏压为零电平,第1和第2电平值的设置原则为:当NMOS管M9的栅极偏置在第1电平和第2电平时,I路通道的归一化增益值分别为sin(π/2)和sin(π/4),即1和√2/2;同样地,当NMOS管M10的栅极偏置在第1电平和第2电平时,Q路通道的归一化增益值分别为sin(π/2)和sin(π/4),即1和√2/2。
参看图4,这里给出FPGA输出的四路控制时序及其实现的I/Q路增益时序(周期为TP、频率为fP),其中,I/Q路增益的负号通过180°移相实现,FPGA输出的控制时序的设计原则为:使I路增益时序呈现近似正弦曲线的二级阶梯型时序,使Q路增益时序呈现近似余弦曲线的二级阶梯型时序,并使得时刻t2、t1、t'2和t'1满足:t2-t1=t'2-t'1=TP/2和t1-t'1=TP/4,并使得归一化增益为1的脉宽τ1和归一化增益为√2/2的脉宽τ2满足:τ2=3τ1=3TP/8。当I/Q路增益时序如图4所示时,有源移相器的总增益可以表示为:GI(t)-jGQ(t),经傅里叶级数展开可得:
在式(2)中,Ak为第k次边带(kfP)的复幅度(k=0,±1,…,±∞),在上述时序条件下,其公式推导如下:
由式(3)可知,在所需的+1次边带,复幅度Ak的模值恒定,为本发明的时变矢量合成相位项,改变时刻t1值,当t1∈[-3TP/16,13TP/16]时,可以线性地实现360°相位全覆盖。此外,8l+1次边带以外的无用边带被有效抑制,最大无用边带(-7次边带)的功率抑制比达到-17dBc。
参看图5可见,本发明在10~25GHz频段的移相曲线基本不随频率变化,在图5中的上方的16条曲线为移相典型值,在图5中的最下方的1条曲线为FPGA时移0.09ns时的移相曲线(控制时序频率为10MHz),其与理想值0.324°的误差在10~25GHz频段内小于0.02°,该结果说明本发明的移相位数达到了10比特以上。
参看图6可见,本发明在10~25GHz频段的移相精度极高,RMS移相误差小于0.1°,而传统的基于矢量合成的有源移相器的RMS移相误差一般大于1°。
参看图7可见,本发明在10~25GHz频段的不同移相态的幅度曲线基本重合,RMS幅度偏差小于0.02dB,而传统的基于矢量合成的有源移相器的RMS幅度偏差一般大于0.5dB。
进一步地,为了抑制更多的无用边带,在图3中的偏置单元6中,可以用N+1个电阻来分压产生第1、第2一直到第N个非零电平,并使得I/Q路通道的归一化增益值分别为sin[πN/(2N)]、sin[π(N-1)/(2N)]一直到sin[π/(2N)],然后利用FPGA控制偏置单元6的电平输出,使I路增益时序呈现近似正弦曲线的N级阶梯型时序,使Q路增益时序呈现近似余弦曲线的N级阶梯型时序,并参考图4使得时刻t2、t1、t'2和t'1满足:t2-t1=t'2-t'1=TP/2和t1-t'1=TP/4,并使得归一化增益为sin[πN/(2N)]的脉宽τ1满足:τ1=TP/(4N),归一化增益为sin[π(N-1)/(2N)]的脉宽τ2满足:τ2=3TP/(4N),归一化增益为sin[π/(2N)]的脉宽τN满足:τN=(2N-1)TP/(4N)。
本发明采用硅基CMOS工艺,电路设计和相位控制复杂度低,在低功耗和低成本的前提下,实现360°移相范围、10比特以上移相位数、高移相精度、低幅度偏差和低插入损耗等性能,可应用于雷达探测和电子对抗等相关的相控阵系统中。
以上所述,仅为本发明的具体实施方式,本说明书中所公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以任何方式组合。
Claims (9)
1.一种基于时变矢量合成的高精度有源移相器,其特征在于,包括正交发生单元、I路双相调制单元、Q路双相调制单元、矢量合成单元、复用放大单元、偏置单元和时序控制单元,射频输入信号RFin连接正交发生单元,正交发生单元的两个输出分别连接I路双相调制单元和Q路双相调制单元,I路双相调制单元和Q路双相调制单元的输出均连接矢量合成单元,矢量合成单元的输出连接复用放大单元,复用放大单元的输出端作为射频信号输出端,时序控制单元的第一个输出连接I路双相调制单元,第二个输出连接Q路双相调制单元,第三和第四个输出端连接偏置单元,偏置单元的两个输出端连接矢量合成单元;
射频输入信号RFin通过正交发生单元后输出两路正交信号,其中,I路信号通过I路双相调制单元后输出移相0°/180°的信号,Q路信号通过Q路双相调制单元后输出移相0°/180°的信号,两路信号在矢量合成单元中进行矢量合成,经复用放大单元放大后输出信号RFout,时序控制单元的第一和第二个输出分别控制I路双相调制单元和Q路双相调制单元的0°/180°相位切换,时序控制单元的第三和第四个输出通过偏置单元来分别控制矢量合成单元中I路和Q路中的偏置电压切换。
2.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,所述正交发生单元包括第一朗格耦合器和电阻R0,第一朗格耦合器的输入端①与射频输入信号RFin连接在一起,第一朗格耦合器的耦合端②与I路双相调制单元的输入端①连接在一起,第一朗格耦合器的直通端③与Q路双相调制单元的输入端①连接在一起,第一朗格耦合器的隔离端④与电阻R0的一端连接在一起,电阻R0的另一端接地。
3.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,所述I路双相调制单元包括第二朗格耦合器、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、电感L1、电感L2、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,第二朗格耦合器的耦合端②与电感L1和电容C1的一端连接在一起,电感L1的另一端连接NMOS管M1的漏极,NMOS管M1的源极接地,NMOS管M1的栅极连接电阻R1的一端,电容C1的另一端连接NMOS管M2的漏极,NMOS管M2的源极接地,NMOS管M2的栅极连接电阻R2的一端,第二朗格耦合器的直通端③与电感L2和电容C2的一端连接在一起,电感L2的另一端连接NMOS管M3的漏极,NMOS管M3的源极接地,NMOS管M3的栅极连接电阻R3的一端,电容C2的另一端连接NMOS管M4的漏极,NMOS管M4的源极接地,NMOS管M4的栅极连接电阻R4的一端,电阻R1的另一端、电阻R2的另一端、电阻R3的另一端、电阻R4的另一端和时序控制单元的第一个输出端连接在一起,第二朗格耦合器的隔离端④连接矢量合成单元的第一输入端。
4.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,Q路双相调制单元包括第三朗格耦合器、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8、电感L3、电感L4、电容C3、电容C4、电阻R5、电阻R6、电阻R7和电阻R8,第三朗格耦合器的耦合端②与电感L3和电容C3的一端连接在一起,电感L3的另一端连接NMOS管M5的漏极,NMOS管M5的源极接地,NMOS管M5的栅极连接电阻R5的一端,电容C3的另一端连接NMOS管M6的漏极,NMOS管M6的源极接地,NMOS管M6的栅极连接电阻R6的一端,第三朗格耦合器的直通端③与电感L4和电容C4的一端连接在一起,电感L4的另一端连接NMOS管M7的漏极,NMOS管M7的源极接地,NMOS管M7的栅极连接电阻R7的一端,电容C2的另一端连接NMOS管M8的漏极,NMOS管M8的源极接地,NMOS管M8的栅极连接电阻R8的一端,电阻R5的另一端、电阻R6的另一端、电阻R7的另一端、电阻R8的另一端和时序控制单元的第二个输出端连接在一起,第三朗格耦合器的隔离端④连接矢量合成单元的第二输入端。
5.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,所述矢量合成单元包括NMOS管M9、NMOS管M10、电感L5、电感L6、电感L7、电感L8、电容C5、电容C6、电阻R9和电阻R10,电容C5的端与I路双相调制单元的输出端连接,电容C5的另一端连接电感L5的一端,电感L5的另一端与NMOS管M9的栅极和电阻R9的一端连接在一起,电阻R9的另一端与偏置单元中NMOS管M16的源极和NMOS管M17的源极连接在一起,NMOS管M9的源极连接电感L6的一端,电感L6的另一端接地,电容C6的一端与Q路双相调制单元的输出端连接,电容C6的另一端连接电感L7的一端,电感L7的另一端与NMOS管M10的栅极和电阻R10的一端连接在一起,电阻R10的另一端与偏置单元中NMOS管M12的源极和NMOS管M13的源极连接在一起,NMOS管M10的源极连接电感L8的一端,电感L8的另一端接地,NMOS管M9的漏极、NMOS管M10的漏极和复用放大单元的输入端连接在一起。
6.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,所述复用放大单元包括NMOS管M11、电感L9、电感L10、电感L11、电容C7、电容C8、电容C9和电阻R11,电容C7的一端与矢量合成单元输出端以及电感L9的一端连接,电容C7的另一端与电阻R11的一端和NMOS管M11的栅极连接在一起,电阻R11的另一端连接偏置电压VG2,电感L9的另一端与NMOS管M11的源极和电容C8的一端连接在一起,电容C8的另一端接地,NMOS管M11的漏极连接电感L10的一端,电感L10的另一端与电容C9的一端和电感L11的一端连接在一起,电感L11的另一端连接电源VDD,电容C9的另一端作为射频信号RFout输出端。
7.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,所述偏置单元包括反相器inv1、反相器inv2、反相器inv3、反相器inv4、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、电阻R12、电阻R13和电阻R14,NMOS管M12的栅极、反相器inv2的输入端、NMOS管M19的栅极、反相器inv4的输入端和时序控制单元的第三输出端连接在一起,NMOS管M12的漏极、NMOS管M16的漏极、电阻R12的一端和电阻R13的另一端连接在一起,电阻R12的另一端连接电源VDD,NMOS管M13的栅极连接反相器inv2的输出端,NMOS管M13的漏极、NMOS管M14的源极和NMOS管M15的源极连接在一起,NMOS管M14的栅极、反相器inv1的输入端、NMOS管M17的栅极、反相器inv3的输入端和时序控制单元的第四输出端口连接在一起,NMOS管M14的漏极、NMOS管M18的漏极、电阻R13的一端和电阻R14的另一端连接在一起,NMOS管M15的栅极连接反相器inv1的输出端,NMOS管M15的漏极、NMOS管M19的漏极、电阻R14的一端与地连接在一起,NMOS管M16的栅极连接反相器inv3的输出端,NMOS管M17的漏极、NMOS管M18的源极和NMOS管M19的源极连接在一起,NMOS管M18的栅极连接反相器inv4的输出端。
8.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,时序控制单元包括FPGA,FPGA的Bit1和Bit2端分别控制I路双相调制单元和Q路双相调制单元的0°/180°相位切换,FPGA的Bit3和Bit4端通过偏置单元来分别控制矢量合成单元中I路和Q路中的偏置电压在第1电平、第2电平和零电平之间切换,当偏置电压为第1和第2电平时,I/Q路通道的归一化增益值分别为sin(π/2)和sin(π/4),即1和√2/2;
FPGA的Bit1、Bit2、Bit3和Bit4端产生时序控制信号,周期为TP,用于实现I路和Q路的增益时序:使I路增益时序呈现近似正弦曲线的二级阶梯型时序,使Q路增益时序呈现近似余弦曲线的二级阶梯型时序,并使得时刻t2、t1、t'2和t'1满足:t2-t1=t'2-t'1=TP/2和t1-t'1=TP/4,并使得归一化增益为1的脉宽τ1和归一化增益为√2/2的脉宽τ2满足:τ2=3τ1=3TP/8。
9.根据权利要求1所述的基于时变矢量合成的高精度有源移相器,其特征在于,在偏置单元中用N+1个电阻来分压产生第1、第2一直到第N个非零电平,并使得I/Q路通道的归一化增益值分别为sin[πN/(2N)]、sin[π(N-1)/(2N)]一直到sin[π/(2N)],利用FPGA实现I路和Q路的增益时序:使I路增益时序呈现近似正弦曲线的N级阶梯型时序,使Q路增益时序呈现近似余弦曲线的N级阶梯型时序,并使得时刻t2、t1、t'2和t'1满足:t2-t1=t'2-t'1=TP/2和t1-t'1=TP/4,并使得归一化增益为sin[πN/(2N)]的脉宽τ1满足:τ1=TP/(4N),归一化增益为sin[π(N-1)/(2N)]的脉宽τ2满足:τ2=3TP/(4N),归一化增益为sin[π/(2N)]的脉宽τN满足:τN=(2N-1)TP/(4N)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110616227.9A CN113328728B (zh) | 2021-06-02 | 2021-06-02 | 一种基于时变矢量合成的高精度有源移相器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110616227.9A CN113328728B (zh) | 2021-06-02 | 2021-06-02 | 一种基于时变矢量合成的高精度有源移相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113328728A true CN113328728A (zh) | 2021-08-31 |
CN113328728B CN113328728B (zh) | 2022-09-27 |
Family
ID=77423309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110616227.9A Active CN113328728B (zh) | 2021-06-02 | 2021-06-02 | 一种基于时变矢量合成的高精度有源移相器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113328728B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105207644A (zh) * | 2015-09-16 | 2015-12-30 | 电子科技大学 | 一种基于矢量合成的片上有源移相器 |
CN107707217A (zh) * | 2017-11-17 | 2018-02-16 | 西安电子科技大学 | 高dB增益的宽带变跨导六位有源移相器 |
CN110380707A (zh) * | 2019-06-14 | 2019-10-25 | 浙江大学 | 一种片上矢量调制移相器 |
CN112104338A (zh) * | 2020-07-22 | 2020-12-18 | 西安交通大学 | 射频/毫米波频段用7位高精度宽带有源移相器及应用 |
-
2021
- 2021-06-02 CN CN202110616227.9A patent/CN113328728B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105207644A (zh) * | 2015-09-16 | 2015-12-30 | 电子科技大学 | 一种基于矢量合成的片上有源移相器 |
CN107707217A (zh) * | 2017-11-17 | 2018-02-16 | 西安电子科技大学 | 高dB增益的宽带变跨导六位有源移相器 |
CN110380707A (zh) * | 2019-06-14 | 2019-10-25 | 浙江大学 | 一种片上矢量调制移相器 |
CN112104338A (zh) * | 2020-07-22 | 2020-12-18 | 西安交通大学 | 射频/毫米波频段用7位高精度宽带有源移相器及应用 |
Also Published As
Publication number | Publication date |
---|---|
CN113328728B (zh) | 2022-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110212887B (zh) | 一种射频有源移相器结构 | |
Koh et al. | A 6–18 GHz 5-bit active phase shifter | |
US8724739B2 (en) | Variable phase shifter-attenuator | |
CN109687839B (zh) | 有源无源混合型微波移相器 | |
CN107863949B (zh) | 基于有源和无源相结合的x波段5位移相器 | |
CN110855247B (zh) | 一种e波段带有矢量调制器的多通道接收机 | |
US20160336909A1 (en) | Switched capacitor power amplifier circuits and methods | |
US6806792B2 (en) | Broadband, four-bit, MMIC phase shifter | |
Beikmirza et al. | A wideband four-way Doherty bits-in RF-out CMOS transmitter | |
CN112262528A (zh) | 具有滤波后输出的数字功率放大器 | |
US20110012769A1 (en) | Differential switch, d/a converter, semiconductor integrated circuit and communication apparatus | |
CN113328728B (zh) | 一种基于时变矢量合成的高精度有源移相器 | |
CN113783550B (zh) | 一种用于k波段的高精度数控移相器及其移相方法 | |
CN115765669A (zh) | 一种120~160GHz宽带紧凑型6比特无源矢量调制型移相器 | |
Duan et al. | A 6-bit CMOS phase shifter with active balun and three-stage poly-phase filter for phased arrays | |
CN112787628A (zh) | 一种超宽带可重构有源移相器 | |
Luo et al. | A 6–18 GHz 6-bit active phase shifter in 0.13-µm SiGe BiCMOS | |
CN113612465B (zh) | 一种高频宽带双向高精度无源移相器 | |
CN113810022B (zh) | 一种基于x型反相器的5比特矢量调制型移相器 | |
CN217445328U (zh) | 一种单端输入差分输出射频有源移相器 | |
CN117081545B (zh) | 一种超宽带数字移相器 | |
Choopani et al. | 5–6 GHz dual-vector phase shifter in 0.18 µm LID CMOS | |
CN115694423A (zh) | 一种6位低均方根相位误差高线性有源移相器 | |
CN117767913A (zh) | 一种宽带有源移相器电路 | |
Pomorev et al. | C-Band Digitally Controlled Phase Shifter Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |