CN113327636A - 读出放大器 - Google Patents
读出放大器 Download PDFInfo
- Publication number
- CN113327636A CN113327636A CN202010130361.3A CN202010130361A CN113327636A CN 113327636 A CN113327636 A CN 113327636A CN 202010130361 A CN202010130361 A CN 202010130361A CN 113327636 A CN113327636 A CN 113327636A
- Authority
- CN
- China
- Prior art keywords
- coupled
- load current
- circuit
- sense amplifier
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000003321 amplification Effects 0.000 description 30
- 238000003199 nucleic acid amplification method Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
一种读出放大器,包括:第一负载电流输出电路,与所述灵敏放大器耦接;所述第二负载电流输出电路,与灵敏放大器耦接;第一负载电流输出电路与第二负载电流输出电路同时连接至灵敏放大器的不同输入端;第一MTJ单元,与灵敏放大器的第一输入端耦接;第二MTJ单元,与所述灵敏放大器的第二输入端耦接;灵敏放大器,第一输入端的电压与输入的负载电流以及第一MTJ电流的大小相关,第二输入端的电压与输入的负载电流以及第二MTJ电流的大小相关,输出端适于输出比较结果,比较结果为读出数值。上述方案能够提高读出数值的准确度,并且能够提高数值判断对应的判断裕量空间。
Description
技术领域
本发明涉及存储器技术领域,尤其涉及一种读出放大器。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种非易失性的存储器,具有静态随机存储器的高速读取写入能力,以及动态随机存储器的高集成度,成为先进工艺节点下颇具潜力的存储器类型。
受工艺限制,MRAM的存储单元(cell)的高阻和低阻两种状态的电阻值比率较低,导致读出电路区分上述两种状态的窗口较小,读出速度和判断裕量之间的矛盾难以平衡。
传统的读出电路的参考单元通常是采用固定的电流或者电压,判断裕量取决于读0cell或者读1cell较小的一侧。但是,受工艺水平的限制,当阵列(array)较大时,或者cell的一致性较差是,采用单一的参考单元来比较cell中存储的是0还是1,判决的准确性较差。
发明内容
本发明实施例解决的是读出电路读出数值的准确性较差。
为解决上述技术问题,本发明实施例提供一种读出放大器,包括:第一负载电流输出电路、第二负载电流输出电路、第一MTJ单元、第二MTJ单元以及灵敏放大器,所述第一MTJ单元与所述第二MTJ单元组成一个存储单元,其中:所述第一负载电流输出电路,与所述灵敏放大器耦接,适于输出第一负载电流;所述第二负载电流输出电路,与所述灵敏放大器耦接,适于输出第二负载电流;所述第一负载电流输出电路与所述第二负载电流输出电路同时连接至所述灵敏放大器的不同输入端;所述第一MTJ单元,与所述灵敏放大器的第一输入端耦接,所述第一MTJ单元对应的第一MTJ电流为定值;所述第二MTJ单元,与所述灵敏放大器的第二输入端耦接,所述第二MTJ单元对应的第二MTJ电流为定值,且所述第二MTJ电流与所述第一MTJ电流不等;所述灵敏放大器,所述第一输入端的电压与输入的负载电流以及所述第一MTJ电流的大小相关,所述第二输入端的电压与输入的负载电流以及所述第二MTJ电流的大小相关,输出端适于输出比较结果,所述比较结果为读出数值。
可选的,所述第一负载电流输出电路包括:第一负载电流源、第一开关电路、第二开关电路,其中:所述第一负载电流源,输入端与预设的电压源耦接,输出端与所述第一开关电路的第一端耦接,控制端与所述第二开关电路的第一端耦接;所述第一开关电路,第二端与所述第一MTJ单元以及所述灵敏放大器的第一输入端耦接;所述第二开关电路,第二端与所述灵敏放大器的第二输入端耦接。
可选的,所述第一负载电流输出电路还包括:第一二极管、第三开关电路、第一电容、第二电容以及第四开关电路,其中:所述第一二极管,正极与所述电压源耦接,负极与所述第三开关电路的第一端耦接;所述第三开关电路,第二端与所述第一负载电流源的控制端、所述第二开关电路的第一端耦接;所述第一电容,第一端与所述电压源耦接,第二端与所述第二开关电路的第一端耦接;所述第二电容,第一端与所述第一负载电流源的控制端、所述第二开关电路的第一端耦接,第二端与所述第四开关电路的第一端耦接;所述第四开关电路,第二端与所述灵敏放大器的第二输入端耦接。
可选的,所述第二负载电流输出电路包括:第二负载电流源、第五开关电路、第六开关电路,其中:所述第二负载电流源,输入端与预设的电压源耦接,输出端与所述第五开关电路的第一端耦接,控制端与所述第六开关电路的第一端耦接;所述第五开关电路,第二端与所述第二MTJ单元以及所述灵敏放大器的第二输入端耦接;所述第六开关电路,第二端与所述灵敏放大器的第一输入端耦接。
可选的,所述第二负载电流输出电路还包括:第二二极管、第七开关电路、第三电容、第四电容以及第八开关电路,其中:所述第二二极管,正极与所述电压源耦接,负极与所述第七开关电路的第一端耦接;所述第七开关电路,第二端与所述第二负载电流源的控制端、所述第六开关电路的第一端耦接;所述第三电容,第一端与所述电压源耦接,第二端与所述第六开关电路的第一端耦接;所述第四电容,第一端与所述第二负载电流源的控制端、所述第六开关电路的第一端耦接,第二端与所述第八开关电路的第一端耦接;所述第八开关电路,第二端与所述灵敏放大器的第一输入端耦接。
可选的,所述第一MTJ单元包括:第一MTJ、第一开关管以及第一电阻,其中:所述第一MTJ的上极板与第一位线耦接,下极板与所述第一开关管的漏极耦接;所述第一开关管的栅极与第一字线耦接,源极与第一源线耦接;所述第一电阻设置在所述第一开关管的漏极与所述第一位线之间。
可选的,所述读出放大器还包括:第一钳位电路以及第一位线地址选择电路,其中:所述第一钳位电路,输入端与所述第一位线地址选择电路的输出端耦接,输出端与所述灵敏放大器的第一输入端耦接,适于将所述第一位线选择电路所选择的第一位线的电压固定在预设第一电压值;所述第一位线地址选择电路,输入端与多个位线连接,适于从中选择出所述第一位线。
可选的,所述第一MTJ电流由所述第一位线上的电压以及所述第一电阻的阻值确定。
可选的,所述第二MTJ单元包括:第二MTJ、第二开关管以及第二电阻,其中:所述第二MTJ单元的上极板与第二位线耦接,下极板与所述第二开关管的漏极耦接;所述第二开关管的栅极与第二字线耦接,源极与第二源线耦接;所述第二电阻设置在所述第二开关管的漏极与所述第二位线之间。
可选的,所述读出放大器还包括:第二钳位电路以及第二位线地址选择电路,其中:所述第二钳位电路,输入端与所述第二位线地址选择电路的输出端耦接,输出端与所述灵敏放大器的第一输入端耦接,适于将所述第二位线选择电路所选择的第二位线的电压固定在预设第二电压值;所述第二位线地址选择电路,输入端与多个位线连接,适于从中选择出所述第二位线。
可选的,所述第二MTJ电流由所述第二位线上的电压以及所述第二电阻的阻值确定。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
灵敏放大器的第一输入端的电压与负载电流以及第一MTJ电流的大小相关,灵敏放大器的第二输入端的电压与负载电流以及第二MTJ电流的大小相关。对灵敏放大器的第一输入端以及第二输入端的电压进行比较,实质上是由负载电流与第一MTJ电流之间的大小关系、负载电流与第二MTJ电流之间的大小关系进行确定。因此,在从存储单元中读出数据时,无需依赖额外的参考单元来判断存储单元中存储的数值。当灵敏放大器的第一输入端输入的负载电流小于第一MTJ电流时,灵敏放大器的第一输入端对应的电压升高;相应地,当灵敏放大器的第二输入端输入的负载电流大于第二MTJ电流时,灵敏放大器的第二输入端对应的电压降低。因此,通过控制灵敏放大器的第一输入端以及第二输入端的负载电流,可以扩大灵敏放大器的两个输入端之间的电压差,从而可以提高数值判断的判断裕量空间,进而提高读出数值的准确度。
此外,第一负载电流源的控制端与灵敏放大器的第二输入端耦接,第二负载电流源的控制端与灵敏放大器的第一输入端耦接。在第四开关电路导通时,第一负载电流源的控制端的电压发生变化,导致第一负载电流源输出的第一负载电流发生变化,进而影响灵敏放大器中接收第一负载电流的输入端的电压。在第八开关电路导通时,第二负载电流源的控制端的电压发生变化,导致第二负载电流源输出的第二负载电流发生变化,进而影响灵敏放大器中接收第二负载电流的输入端的电压。灵敏放大器的两个输入端的电压反向变化,可以进一步扩大两个输入端之间的电压差,进一步提高判断存储数值的判断裕量空间,故可以进一步提高读出数值的准确度。
附图说明
图1是本发明实施例中的一种读出放大器的结构示意图;
图2是本发明实施例中的一种MTJ单元的结构示意图;
图3是本发明实施例中的一种读出放大器的一次放大阶段的电路状态示意图;
图4是本发明实施例中的一种读出放大器的二次放大阶段的电路状态示意图;
图5是本发明实施例中的一种读出放大器的三次放大阶段的电路状态示意图。
具体实施方式
如上所述,现有技术中,传统的读出电路在从cell中读出数据时,判决的准确性较差。
本发明实施例中,在从存储单元中读出数据时,无需依赖额外的参考单元来判断存储单元中存储的数值。当灵敏放大器的第一输入端输入的负载电流小于第一MTJ电流时,灵敏放大器的第一输入端对应的电压升高;相应地,当灵敏放大器的第二输入端输入的负载电流大于第二MTJ电流时,灵敏放大器的第二输入端对应的电压降低。因此,通过控制灵敏放大器的第一输入端以及第二输入端的负载电流,可以扩大灵敏放大器的两个输入端之间的电压差,从而可以提高数值判断的判断裕量空间,进而提高读出数值的准确度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种读出放大器,包括第一负载电流输出电路、第二负载电流输出电路、第一MTJ单元、第二MTJ单元以及灵敏放大器。在本发明实施例中,第一MTJ单元与第二MTJ单元可以组成一个存储单元(cell)。
在具体实施中,第一负载电流输出电路可以与灵敏放大器耦接,适于输出第一负载电流。在本发明实施例中,第一负载电流输出电路可以与灵敏放大器的第一输入端或第二输入端可选择的连接。换而言之,在某一时间段,第一负载电流输出电路的输出端可以与灵敏放大器的第一输入端耦接;在另一时间段,第一负载电流输出电路的输出端可以与灵敏放大器的第二输入端耦接。
在具体实施中,第二负载电流输出电路也可以与灵敏放大器耦接,适于输出第二负载电流。在本发明实施例中,第二负载电流输出电路可以与灵敏放大器的第一输入端或第二输入端可选择的连接。换而言之,在某一时间段,第二负载电流输出电路的输出端可以与灵敏放大器的第一输入端耦接;在另一时间段,第二负载电流输出电路的输出端可以与灵敏放大器的第二输入端耦接。
在本发明实施例中,第一负载电流输出电路与第二负载电流输出电路同时与灵敏放大器耦接时,第一负载电流输出电路与第二负载电流输出电路分别连接至灵敏放大器的不同输入端。具体而言,当第一负载电流输出电路与第二负载电流输出电路均与灵敏放大器耦接时,第一负载电流输出电路与灵敏放大器的第一输入端耦接时,第二负载电流输出电路与灵敏放大器的第二输入端耦接;或者,第一负载电流输出电路与灵敏放大器的第二输入端耦接时,第二负载电流输出电路与灵敏放大器的第一输入端耦接。
在具体实施中,可以通过设置开关电路实现第一负载电流输出电路与灵敏放大器的两个输入端的可选择连接,以及实现第二负载电流输出电路与灵敏放大器的两个输入端的可选择连接。
在具体实施中,第一MTJ单元可以与灵敏放大器的第一输入端耦接,第一MTJ单元对应的第一MTJ电流可以为定值。
在本发明实施例中,第一MTJ单元可以包括第一MTJ、第一开关管以及第一电阻,其中:第一MTJ单元的上极板可以与第一位线耦接,第一MTJ单元的下极板可以与第一开关管的漏极耦接;第一开关管的栅极可以与第一字线耦接,第一开关管的源极可以与第一源线(Source Line,SL);第一电阻可以设置在第一开关管的漏极与第一位线之间,也即第一电阻串联在第一开关管的漏极与第一位线之间。
在本发明实施例中,第一MTJ电流为第一位线上的电压与第一电阻的电阻值之间的比值。例如,第一位线上的电压为100mV,第一电阻的电阻值为5KΩ,则第一MTJ电流为20μA。
在本发明实施例中,第二MTJ单元可以包括第二MTJ、第二开关管以及第二电阻,其中:第二MTJ单元的上极板可以与第二位线耦接,第二MTJ单元的下极板可以与第二开关管的漏极耦接;第二开关管的栅极可以与第二字线耦接,第二开关管的源极可以与第二源线(Source Line,SL);第二电阻可以设置在第二开关管的漏极与第二位线之间,也即第二电阻串联在第二开关管的漏极与第二位线之间。
在本发明实施例中,第二MTJ电流为第二位线上的电压与第二电阻的电阻值之间的比值。例如,第二位线上的电压为100mV,第一电阻的电阻值为10KΩ,则第二MTJ电流为10μA。
在本发明实施例中,第一MTJ电流与第二MTJ电流可以不相同。如上述示例,第一MTJ电流为20μA,第二MTJ电流为10μA。可以理解的是,在实际应用中,第一MTJ电流与第二MTJ电流还可以为其他值,可以根据实际的应用场景进行设定。
参照图2,给出了本发明实施例中的一种MTJ单元的结构示意图。图2中包括两个MTJ单元,第一MTJ单元包括第一电阻R1、第一开关管M1以及第一MTJ(图2中未示出)。第一开关管M1的源极与第一源线S1耦接,第一开关管M1的漏极与第一电阻R1的第一端耦接,第一开关管M1的栅极与第一字线WL1耦接,第一电阻的第二端与第一位线BL1耦接。
图2中,第一MTJ单元对应的第一字线与第二MTJ单元对应的第二字线均为WL1。第二MTJ单元包括第二电阻R2、第二开关管M2以及第二MTJ(图2中未示出)。第二开关管M2的源极与第二源线S2耦接,第二开关管M2的漏极与第二电阻R2的第一端耦接,第二开关管M2的栅极与第一字线WL1耦接,第二电阻的第二端与第二位线BL2耦接。
在具体实施中,灵敏放大器的第一输入端的电压与输入的负载电流以及第一MTJ电流的大小相关,灵敏放大器的第二输入端的电压与输入的负载电流以及第二MTJ电流的大小相关,灵敏放大器的输出端适于输出比较结果,比较结果即为读出数值。
从本发明上述实施例中可知,灵敏放大器的第一输入端可以与第一负载电流输出电路耦接,也可以与第二负载电流输出电路耦接,因此,灵敏放大器的第一输入端输入的负载电流可以是第一负载电流,也可以是第二负载电流,且同一时刻只输入第一负载电流与第二负载电流中的一个。
相应地,灵敏放大器的第二输入端可以与第一负载电流输出电路耦接,也可以与第二负载电流输出电路耦接,因此,灵敏放大器的第二输入端输入的负载电流可以是第一负载电流,也可以是第二负载电流,且同一时刻只输入第一负载电流与第二负载电流中的一个。
当灵敏放大器的第一输入端输入第一负载电流时,灵敏放大器的第二输入端输入第二负载电流;当灵敏放大器的第一输入端输入第二负载电流时,灵敏放大器的第二输入端输入第一负载电流。
在具体实施中,当第一负载电流输出电路与灵敏放大器的第一输入端耦接时,此时,第一负载电流输出电路与第一MTJ单元均连接至灵敏放大器的第一输入端。第一负载电流输出电路与第一MTJ单元实质上是串联的,二者可以视为串联在电压源与地之间的分压电路,灵敏放大器的第一输入端设置在第一负载电流输出电路与第一MTJ单元之间。当第一负载电流大于第一MTJ电流时,灵敏放大器的第一输入端的电压会被朝向第一负载电流输出电路拉高,直至趋于稳定;相应地,当第一负载电流小于第一MTJ电流时,灵敏放大器的第一输入端的电压会被朝向第一MTJ单元拉低,直至趋于稳定。
当第二负载电流输出电路与灵敏放大器的第二输入端耦接时,此时,第二负载电流输出电路与第二MTJ单元均连接至灵敏放大器的第二输入端。第二负载电流输出电路与第二MTJ单元实质上是串联的,二者可以视为串联在电压源与地之间的分压电路,灵敏放大器的第二输入端设置在第二负载电流输出电路与第二MTJ单元之间。当第二负载电流大于第二MTJ电流时,灵敏放大器的第二输入端的电压会被朝向第二负载电流输出电路拉高,直至趋于稳定;相应地,当第二负载电流小于第二MTJ电流时,灵敏放大器的第二输入端的电压会被朝向第二MTJ单元拉低,直至趋于稳定。
相应地,当第一负载电流输出电路与灵敏放大器的第二输入端耦接时,可以将第一负载电流与第二MTJ电流进行比较,也即将第一负载电流与第二MTJ电流进行竞争。当第一负载电流大于第二MTJ电流时,灵敏放大器的第二输入端的电压会被朝向第一负载电流输出电路拉高,直至趋于稳定;当第一负载电流小于第二MTJ电流时,灵敏放大器的第二输入端的电压会被朝向第二MTJ单元拉低,直至趋于稳定。
当第二负载电流输出电路与灵敏放大器的第一输入端耦接时,可以将第二负载电流与第一MTJ电流进行比较,也即将第二负载电流与第一MTJ电流进行竞争。当第二负载电流大于第一MTJ电流时,灵敏放大器的第一输入端的电压会被朝向第二负载电流输出电路拉高,直至趋于稳定;当第二负载电流小于第一MTJ电流时,灵敏放大器的第一输入端的电压会被朝向第一MTJ单元拉低,直至趋于稳定。
也就是说,灵敏放大器的第一输入端的电压,会随着输入的负载电流与第一MTJ电流之间的大小关系而上下浮动;灵敏放大器的第二输入端的电压,会随着负载电流与第二MTJ电流之间的大小关系上下浮动。
下面对本发明实施例中提供的读出放大器进行详细说明。参照图1,给出了本发明实施例中的一种读出放大器的结构示意图。
在具体实施中,第一负载电流输出电路可以包括第一负载电流源11、第一开关电路si1以及第二开关电路sr1。
在本发明实施例中,第一负载电流源11的输入端可以与预设的电压源VDD耦接,第一负载电流源11的输出端可以与第一开关电路si1的第一端耦接,第一负载电流源11的控制端可以与第二开关电路sr1的第一端耦接;第一负载电流源11的输出端输出的电流为第一负载电流。
在本发明实施例中,第一开关电路si1的第二端可以与第一MTJ单元18以及灵敏放大器13的第一输入端耦接;第二开关电路sr1的第二端可以与灵敏放大器13的第二输入端耦接。通过第一开关电路si1以及第二开关电路sr1,可以实现第一负载电流源11输出的第一负载电流与灵敏放大器13的第一输入端、灵敏放大器13的第二输入端可选择的连接。
在具体实施中,第一负载电流输出电路还可以包括:第一二极管D1、第三开关电路sd1、第一电容C1、第二电容C2以及第四开关电路sc1。
在本发明实施例中,第一二极管D1的正极可以与电压源VDD耦接,第一二极管D1的负极可以与第三开关电路sd1的第一端耦接。
第三开关电路sd1的第二端可以与第一负载电流源11的控制端、第二开关电路sr1的第一端耦接。
第一电容C1的第一端可以与电压源VDD耦接,第一电容C1的第二端可以与第二开关电路sr1的第一端、第三开关电路sd1的第二端耦接。
第二电容C2的第一端可以与第一负载电流源11的控制端、第二开关电路sr1的第一端耦接,第二电容C2的第二端可以与第四开关电路sc1的第一端耦接。
第四开关电路sc1的第二端可以与灵敏放大器13的第二输入端、第二开关的第二端耦接。
在具体实施中,第二负载电流输出电路可以包括第二负载电流源12、第五开关电路以及第六开关电路。
在本发明实施例中,第二负载电流源12的输入端可以与预设的电压源VDD耦接,第二负载电流源12的输出端可以与第五开关电路的第一端耦接,第二负载电流源12的控制端可以与第六开关电路的第一端耦接;第二负载电流源12的输出端输出的电流为第二负载电流。
在本发明实施例中,第五开关电路的第二端可以与第二MTJ单元19以及灵敏放大器13的第二输入端耦接;第六开关电路的第二端可以与灵敏放大器13的第一输入端耦接。通过第五开关电路以及第六开关电路,可以实现第二负载电流源12输出的第二负载电流与灵敏放大器13的第一输入端、灵敏放大器13的第二输入端可选择的连接。
在具体实施中,第二负载电流输出电路还包括:第二二极管D2、第七开关电路、第三电容C3、第四电容C4以及第八开关电路。
在本发明实施例中,第二二极管D2的正极可以与电压源VDD耦接,第二二极管D2的负极可以与第七开关电路的第一端耦接。
第七开关电路的第二端可以与第二负载电流源12的控制端、第六开关电路的第一端耦接。
第三电容C3的第一端可以与电压源VDD耦接,第三电容C3的第二端可以与第六开关电路的第一端、第七开关电路的第二端耦接。
第四电容C4的第一端可以与第二负载电流源12的控制端、第七开关电路的第二端耦接,第四电容C4的第二端可以与第八开关电路的第一端耦接。第八开关电路的第二端可以与灵敏放大器13的第一输入端耦接。
在具体实施中,读出放大器还可以包括第一钳位电路14以及第一位线地址选择电路15。
在本发明实施例中,第一钳位电路14的输入端可以与第一位线地址选择电路15耦接,第一钳位电路14的输出端可以与灵敏放大器13的第一输入端耦接,第一钳位电路14适于将第一位线选择电路所选择的第一位线的电压固定在预设第一电压值,以避免电压过高损坏第一MTJ单元18的可靠性。
第一位线地址选择电路15的输入端可以与多个位线连接,从中选择一个有效的位线作为第一位线。
在具体实施中,读出放大器还可以包括第二钳位电路16以及第二位线地址选择电路17。
在本发明实施例中,第二钳位电路16的输入端可以与第二位线地址选择电路17耦接,第二钳位电路16的输出端可以与灵敏放大器13的第二输入端耦接,第二钳位电路16适于将第二位线选择电路所选择的第二位线的电压固定在预设第二电压值,以避免电压过高损坏第二MTJ单元19的可靠性。
第二位线地址选择电路17的输入端可以与多个位线连接,从中选择一个有效的位线作为第二位线。
灵敏放大器13的对第一输入端输入的电压Vdata与第二输入端输入的电压Vref进行比较,并通过输出端输出比较结果DOUT。
下面通过举例,对本发明上述实施例中提供的读出放大器的具体工作原理及工作流程进行说明。
在本发明实施例中,读出放大器的工作状态包括预充电状态(一次放大状态)、二次放大状态、三次放大状态以及锁定状态。
以存储单元中存储的数据为1为例,也即cell=1。
第一位线BL1上的电压为100mV,第二位线BL2上的电压为100mV,高阻态电阻RH=10KΩ,低阻态电阻RL=5KΩ。第一负载电流为20μA,第二负载电流为10μA。第一MTJ电流为10μA,第二MTJ电流为20μA。
在预充电状态,第三开关电路sd1、第二开关电路sr1闭合,第七开关电路sd2、第六开关电路sr2闭合,第一开关电路si1、第四开关电路sc1、第五开关电路si2、第八开关电路sc2均断开。此时,读出放大电路的电路状态示意图参照图3。
图3中,灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref相等。
在二次放大阶段,第一开关电路si1导通,第二开关电路sr1、第三开关电路sd1以及第四开关电路sc1均断开;第五开关电路si2导通,第六开关电路sr2、第七开关电路sd2以及第八开关电路sc2均断开。此时,读出放大电路的电路状态示意图参照图4。
图4中,第一负载电流输入至灵敏放大器13的第一输入端,第二负载电流输入至灵敏放大器13的第二输入端。由于第一负载电流为20μA,第一MTJ电流为10μA,在第一负载电流与第一MTJ电流的竞争下,灵敏放大器13的第一输入端的电压Vdata逐渐上升并趋于稳定。相应地,由于第二负载电流为10μA,第二MTJ电流为20μA,在第二负载电流与第二MTJ电流的竞争下,灵敏放大器13的第二输入端的电压Vref逐渐下降并趋于稳定。
也就是说,在二次放大阶段,灵敏放大器13的第一输入端的电压Vdata呈上升趋势,直至稳定至上下电压分压点;灵敏放大器13的第二输入端的电压Vref呈下降趋势,直至稳定至上下电压分压点。在二次放大阶段,实质上是增加灵敏放大器13的第一输入端的电压Vdata,降低灵敏放大器13的第二输入端的电压Vref,从而使得灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref之间的差值增加。
在三次放大阶段,第一开关电路si1、第四开关电路sc1均闭合,第二开关电路sr1、第三开关电路sd1均断开。第五开关电路si2、第八开关电路sc2均闭合,第六开关电路sr2、第七开关电路sd2均断开。此时,读出放大电路的电路状态示意图参照图5。
图5中,第一负载电流输入至灵敏放大器13的第一输入端,第二负载电流输入至灵敏放大器13的第二输入端。
由于第四开关电路sc1闭合,第一负载电流源11的控制端连接至灵敏放大器13的第二输入端,故而导致第一负载电流源11的控制端的电压降低,进而导致第一负载电流源11输出的第一负载电流增加。换而言之,第一负载电流已经大于20μA。将第一负载电流与第一MTJ电流进行比较,由于第一负载电流已经大于20μA,第一MTJ电流为10μA,因此,灵敏放大器13的第一输入端的电压Vdata继续升高并趋于稳定。
由于第八开关电路sc2闭合,第二负载电流源12的控制端连接至灵敏放大器13的第一输入端,故而导致第二负载电流源12的控制端的电压升高,进而导致第二负载电流源12输出的第二负载电流降低。换而言之,第二负载电流已经小于10μA。将第二负载电流与第二MTJ电流进行比较,由于第二负载电流小于10μA,第二MTJ电流为20μA,因此,灵敏放大器13的第二输入端的电压Vref继续降低并趋于稳定。
相比于二次放大阶段,三次放大阶段时灵敏放大器13的第一输入端的电压,大于二次放大阶段时灵敏放大器13的第一输入端的电压。三次放大阶段是灵敏放大器13的第二输入端的电压,小于二次放大阶段时灵敏放大器13的第二输入端的电压。因此,三次放大阶段时灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref的差值,大于二次放大阶段时灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref的差值。因此,灵敏放大器13的两个输入端之间的电压差值进一步扩大,读出的数据更为准确。
在三次放大阶段,当灵敏放大器13的第一输入端以及第二输入端的电压Vref趋于稳定后,读出放大器处于锁定输出状态。
以存储单元中存储的数据为0为例,也即cell=0。
第一位线BL1上的电压为100mV,第二位线BL2上的电压为100mV,高阻态电阻RH=10KΩ,低阻态电阻RL=5KΩ。第一负载电流为10μA,第二负载电流为20μA。第一MTJ电流为20μA,第二MTJ电流为10μA。
在预充电状态,第三开关电路sd1、第二开关电路sr1闭合,第七开关电路sd2、第六开关电路sr2闭合,第一开关电路si1、第四开关电路sc1、第五开关电路si2、第八开关电路sc2均断开。此时,读出放大电路的电路状态示意图参照图3。
在二次放大阶段,第一开关电路si1导通,第二开关电路sr1、第三开关电路sd1以及第四开关电路sc1均断开;第五开关电路si2导通,第六开关电路sr2、第七开关电路sd2以及第八开关电路sc2均断开。此时,读出放大电路的电路状态示意图参照图4。
图4中,第一负载电流输入至灵敏放大器13的第一输入端,第二负载电流输入至灵敏放大器13的第二输入端。由于第一负载电流为10μA,第一MTJ电流为20μA,在第一负载电流与第一MTJ电流的竞争下,灵敏放大器13的第一输入端的电压Vdata逐渐下降并趋于稳定。相应地,由于第二负载电流为20μA,第二MTJ电流为10μA,在第二负载电流与第二MTJ电流的竞争下,灵敏放大器13的第二输入端的电压Vref逐渐上升并趋于稳定。
也就是说,在二次放大阶段,灵敏放大器13的第一输入端的电压Vdata呈下降趋势,直至稳定至上下电压分压点;灵敏放大器13的第二输入端的电压Vref呈上升趋势,直至稳定至上下电压分压点。在二次放大阶段,实质上是降低灵敏放大器13的第一输入端的电压Vdata,增加灵敏放大器13的第二输入端的电压Vref,从而使得灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref之间的差值增加。
在三次放大阶段,第一开关电路si1、第四开关电路sc1均闭合,第二开关电路sr1、第三开关电路sd1均断开。第五开关电路si2、第八开关电路sc2均闭合,第六开关电路sr2、第七开关电路sd2均断开。此时,读出放大电路的电路状态示意图参照图5。
图5中,第一负载电流输入至灵敏放大器13的第一输入端,第二负载电流输入至灵敏放大器13的第二输入端。
由于第四开关电路sc1闭合,第一负载电流源11的控制端连接至灵敏放大器13的第二输入端,故而导致第一负载电流源11的控制端的电压上升,进而导致第一负载电流源11输出的第一负载电流减小。换而言之,第一负载电流已经小于10μA。将第一负载电流与第一MTJ电流进行比较,由于第一负载电流已经小于10μA,第一MTJ电流为20μA,因此,灵敏放大器13的第一输入端的电压Vdata继续降低并趋于稳定。
由于第八开关电路sc2闭合,第二负载电流源12的控制端连接至灵敏放大器13的第一输入端,故而导致第二负载电流源12的控制端的电压降低,进而导致第二负载电流源12输出的第二负载电流升高。换而言之,第二负载电流已经大于20μA。将第二负载电流与第二MTJ电流进行比较,由于第二负载电流大于20μA,第二MTJ电流为10μA,因此,灵敏放大器13的第二输入端的电压Vref继续升高并趋于稳定。
相比于二次放大阶段,三次放大阶段时灵敏放大器13的第一输入端的电压,小于二次放大阶段时灵敏放大器13的第一输入端的电压。三次放大阶段是灵敏放大器13的第二输入端的电压,大于二次放大阶段时灵敏放大器13的第二输入端的电压。因此,三次放大阶段时灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref的差值,大于二次放大阶段时灵敏放大器13的第一输入端的电压Vdata与第二输入端的电压Vref的差值。因此,灵敏放大器13的两个输入端之间的电压差值进一步扩大,读出的数据更为准确。
在三次放大阶段,当灵敏放大器13的第一输入端以及第二输入端的电压Vref趋于稳定后,读出放大器处于锁定输出状态。
需要说明的是,在本发明实施例中,所述的“电压趋于稳定”,是指电压趋于稳定在上下分压电压点。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种读出放大器,其特征在于,包括:第一负载电流输出电路、第二负载电流输出电路、第一MTJ单元、第二MTJ单元以及灵敏放大器,所述第一MTJ单元与所述第二MTJ单元组成一个存储单元,其中:
所述第一负载电流输出电路,与所述灵敏放大器耦接,适于输出第一负载电流;
所述第二负载电流输出电路,与所述灵敏放大器耦接,适于输出第二负载电流;所述第一负载电流输出电路与所述第二负载电流输出电路同时连接至所述灵敏放大器的不同输入端;
所述第一MTJ单元,与所述灵敏放大器的第一输入端耦接,所述第一MTJ单元对应的第一MTJ电流为定值;
所述第二MTJ单元,与所述灵敏放大器的第二输入端耦接,所述第二MTJ单元对应的第二MTJ电流为定值,且所述第二MTJ电流与所述第一MTJ电流不等;
所述灵敏放大器,所述第一输入端的电压与输入的负载电流以及所述第一MTJ电流的大小相关,所述第二输入端的电压与输入的负载电流以及所述第二MTJ电流的大小相关,输出端适于输出比较结果,所述比较结果为读出数值。
2.如权利要求1所述的读出放大器,其特征在于,所述第一负载电流输出电路包括:第一负载电流源、第一开关电路、第二开关电路,其中:
所述第一负载电流源,输入端与预设的电压源耦接,输出端与所述第一开关电路的第一端耦接,控制端与所述第二开关电路的第一端耦接;
所述第一开关电路,第二端与所述第一MTJ单元以及所述灵敏放大器的第一输入端耦接;
所述第二开关电路,第二端与所述灵敏放大器的第二输入端耦接。
3.如权利要求2所述的读出放大器,其特征在于,所述第一负载电流输出电路还包括:第一二极管、第三开关电路、第一电容、第二电容以及第四开关电路,其中:
所述第一二极管,正极与所述电压源耦接,负极与所述第三开关电路的第一端耦接;
所述第三开关电路,第二端与所述第一负载电流源的控制端、所述第二开关电路的第一端耦接;
所述第一电容,第一端与所述电压源耦接,第二端与所述第二开关电路的第一端耦接;
所述第二电容,第一端与所述第一负载电流源的控制端、所述第二开关电路的第一端耦接,第二端与所述第四开关电路的第一端耦接;
所述第四开关电路,第二端与所述灵敏放大器的第二输入端耦接。
4.如权利要求1所述的读出放大器,其特征在于,所述第二负载电流输出电路包括:第二负载电流源、第五开关电路、第六开关电路,其中:
所述第二负载电流源,输入端与预设的电压源耦接,输出端与所述第五开关电路的第一端耦接,控制端与所述第六开关电路的第一端耦接;
所述第五开关电路,第二端与所述第二MTJ单元以及所述灵敏放大器的第二输入端耦接;
所述第六开关电路,第二端与所述灵敏放大器的第一输入端耦接。
5.如权利要求4所述的读出放大器,其特征在于,所述第二负载电流输出电路还包括:第二二极管、第七开关电路、第三电容、第四电容以及第八开关电路,其中:
所述第二二极管,正极与所述电压源耦接,负极与所述第七开关电路的第一端耦接;
所述第七开关电路,第二端与所述第二负载电流源的控制端、所述第六开关电路的第一端耦接;
所述第三电容,第一端与所述电压源耦接,第二端与所述第六开关电路的第一端耦接;
所述第四电容,第一端与所述第二负载电流源的控制端、所述第六开关电路的第一端耦接,第二端与所述第八开关电路的第一端耦接;
所述第八开关电路,第二端与所述灵敏放大器的第一输入端耦接。
6.如权利要求1所述的读出放大器,其特征在于,所述第一MTJ单元包括:第一MTJ、第一开关管以及第一电阻,其中:
所述第一MTJ的上极板与第一位线耦接,下极板与所述第一开关管的漏极耦接;
所述第一开关管的栅极与第一字线耦接,源极与第一源线耦接;
所述第一电阻设置在所述第一开关管的漏极与所述第一位线之间。
7.如权利要求6所述的读出放大器,其特征在于,还包括:第一钳位电路以及第一位线地址选择电路,其中:
所述第一钳位电路,输入端与所述第一位线地址选择电路的输出端耦接,输出端与所述灵敏放大器的第一输入端耦接,适于将所述第一位线选择电路所选择的第一位线的电压固定在预设第一电压值;
所述第一位线地址选择电路,输入端与多个位线连接,适于从中选择出所述第一位线。
8.如权利要求6所述的读出放大器,其特征在于,所述第一MTJ电流由所述第一位线上的电压以及所述第一电阻的阻值确定。
9.如权利要求1所述的读出放大器,其特征在于,所述第二MTJ单元包括:第二MTJ、第二开关管以及第二电阻,其中:
所述第二MTJ单元的上极板与第二位线耦接,下极板与所述第二开关管的漏极耦接;
所述第二开关管的栅极与第二字线耦接,源极与第二源线耦接;
所述第二电阻设置在所述第二开关管的漏极与所述第二位线之间。
10.如权利要求9所述的读出放大器,其特征在于,还包括:第二钳位电路以及第二位线地址选择电路,其中:
所述第二钳位电路,输入端与所述第二位线地址选择电路的输出端耦接,输出端与所述灵敏放大器的第一输入端耦接,适于将所述第二位线选择电路所选择的第二位线的电压固定在预设第二电压值;
所述第二位线地址选择电路,输入端与多个位线连接,适于从中选择出所述第二位线。
11.如权利要求9所述的读出放大器,其特征在于,所述第二MTJ电流由所述第二位线上的电压以及所述第二电阻的阻值确定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010130361.3A CN113327636B (zh) | 2020-02-28 | 2020-02-28 | 读出放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010130361.3A CN113327636B (zh) | 2020-02-28 | 2020-02-28 | 读出放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113327636A true CN113327636A (zh) | 2021-08-31 |
CN113327636B CN113327636B (zh) | 2024-01-26 |
Family
ID=77412840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010130361.3A Active CN113327636B (zh) | 2020-02-28 | 2020-02-28 | 读出放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113327636B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102420004A (zh) * | 2011-11-29 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器 |
CN103165179A (zh) * | 2011-12-14 | 2013-06-19 | 北京时代全芯科技有限公司 | 一种用于相变存储器的快速数据读取电路 |
CN108074617A (zh) * | 2016-11-18 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种非易失性存储器 |
CN108389598A (zh) * | 2018-03-26 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 反相器钳位的灵敏放大器电路 |
CN109997190A (zh) * | 2016-09-27 | 2019-07-09 | 斯平转换技术公司 | 从利用动态冗余寄存器的存储器设备读取数据的方法 |
-
2020
- 2020-02-28 CN CN202010130361.3A patent/CN113327636B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102420004A (zh) * | 2011-11-29 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器 |
CN103165179A (zh) * | 2011-12-14 | 2013-06-19 | 北京时代全芯科技有限公司 | 一种用于相变存储器的快速数据读取电路 |
CN109997190A (zh) * | 2016-09-27 | 2019-07-09 | 斯平转换技术公司 | 从利用动态冗余寄存器的存储器设备读取数据的方法 |
CN108074617A (zh) * | 2016-11-18 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种非易失性存储器 |
CN108389598A (zh) * | 2018-03-26 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 反相器钳位的灵敏放大器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN113327636B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6944077B2 (en) | Reading circuit and semiconductor memory device including the same | |
US9640239B2 (en) | Sense circuits, semiconductor devices, and related methods for resistance variable memory | |
US5699293A (en) | Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device | |
US7495971B2 (en) | Circuit and a method of determining the resistive state of a resistive memory cell | |
US20060028889A1 (en) | Multiple stage method and system for sensing outputs from memory cells | |
US20080285360A1 (en) | Semiconductor Memory Device and Method of Reading Data Therefrom | |
TWI660363B (zh) | Non-volatile semiconductor memory device | |
CN111489778A (zh) | 存储器器件及其操作方法 | |
CN109360593B (zh) | 感测放大装置 | |
US7330375B2 (en) | Sense amplifier circuit for parallel sensing of four current levels | |
US10741267B2 (en) | Memory cell with two anti-fuse elements | |
US6795336B2 (en) | Magnetic random access memory | |
US10593397B1 (en) | MRAM read and write methods using an incubation delay interval | |
US6404666B1 (en) | Read only memory having correction current supplying circuit | |
US9761309B2 (en) | Sensing circuit for resistive memory array | |
US6717856B2 (en) | Method and apparatus for sen-ref equalization | |
CN110223725B (zh) | 一种非易失性随机存储器数据读取电路、存储器及方法 | |
US10553644B2 (en) | Test circuit block, variable resistance memory device including the same, and method of forming the variable resistance memory device | |
CN113327636B (zh) | 读出放大器 | |
KR19980064537A (ko) | 반도체 기억장치 | |
KR930000769B1 (ko) | 반도체 메모리 소자 | |
CN111724830B (zh) | 一种电压增强型读出放大电路 | |
US4376986A (en) | Double Lambda diode memory cell | |
JP2019179799A (ja) | 半導体記憶装置 | |
US11450355B1 (en) | Semiconductor memory with temperature dependence |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |