CN113316324A - 一种hdi板制造工艺 - Google Patents

一种hdi板制造工艺 Download PDF

Info

Publication number
CN113316324A
CN113316324A CN202110583712.0A CN202110583712A CN113316324A CN 113316324 A CN113316324 A CN 113316324A CN 202110583712 A CN202110583712 A CN 202110583712A CN 113316324 A CN113316324 A CN 113316324A
Authority
CN
China
Prior art keywords
board
expansion
layer
daughter
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110583712.0A
Other languages
English (en)
Other versions
CN113316324B (zh
Inventor
黄铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynamic Electronics Kunshan Co ltd
Original Assignee
Dynamic Electronics Kunshan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynamic Electronics Kunshan Co ltd filed Critical Dynamic Electronics Kunshan Co ltd
Priority to CN202110583712.0A priority Critical patent/CN113316324B/zh
Publication of CN113316324A publication Critical patent/CN113316324A/zh
Application granted granted Critical
Publication of CN113316324B publication Critical patent/CN113316324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种HDI板制造工艺，制造工艺包括：将覆铜板分别切割成单个生产大小所需要的铜板；将铜板水平放置在设备的工作台上，定义铜板中浸润玻纤布中同一方向玻纤走向所在方向为X1向，定义感光膜上沿同一方向平行设置的线路所在方向为X2向，将感光膜贴合在铜板的表面，使X1向与X2向交叉形成一锐角；采用上述方法并分别制作上层子板、下层子板和中间芯板，通过确认上层子板的涨缩系数和下层子板的涨缩系数，从而确定中间芯板的涨缩系数。本发明通过将浸润玻纤布的走向和感光膜上的线路走向交叉形成一锐角，有效的解决了玻纤效应，提高信号传播速度。

Description

一种HDI板制造工艺
技术领域
本发明涉及印刷电路板领域，具体涉及一种HDI板制造工艺。
背景技术
HDI板，是指High Density Interconnect，即高密度互连板。是PCB行业在20世纪末发展起来的一门较新的技术。传统的PCB板的钻孔由于受到钻刀影响，当钻孔孔径达到0.15mm时，成本已经非常高，且很难再次改进。而HDI板的钻孔不再依赖于传统的机械钻孔，而是利用激光钻孔技术。(所以有时又被称为镭射板。)HDI板的钻孔孔径一般为3-6mil(0.076-0.152mm)，线路宽度一般为3-4mi1(0.076-0.10mm)，焊盘的尺寸可以大幅度的减小所以单位面积内可以得到更多的线路分布，高密度互连由此而来。HDI技术的出现，适应并推进了PCB行业的发展。使得在HDI板内可以排列上更加密集的BGA、QFP等。
随着PCB产业发展水平日益加剧，日趋倾向轻薄、短小电子产品，对此类产品。市场需求日益增多，针对市场需求，HDI板的制造面临严峻挑战。
PCB常用的原材料是FR4覆铜板，它通常是由玻纤布加树脂，外面贴着两张铜箔组成。这个玻纤布的介电常数约为6.7，树脂的介电常数约为3.2，这就会导致板材的介电常数是不均匀的。走在玻纤的上的信号线感受到的介电常数比较大，而走在窗口上的走线感受到的介电常数比较小。因为介电常数越高信号传播速度越慢，介电常数越低信号传播速度越快，差分线由于介电常数的差异，导致NP之间等长不等时从而产生玻纤效应。
同时，PCB板在表面过孔铜电镀时，PCB厚度与孔径比(简称厚径比)，也是影响高信号的传播速度，
发明内容
为解决上述技术问题，本发明提供了一种HDI板制造工艺，所述制造工艺包括：
将覆铜板分别切割成单个生产大小所需要的铜板；
定义所述铜板表面的树脂纤维的横向为X1轴，将所述铜板水平放置在设备的工作台上；定义所述感光膜上并以大部分线路的走向为X2轴，将所述感光膜贴合在所述铜板的表面，此时X1轴与X2轴交叉并形成一锐角，能够有效的避免玻纤效应；将贴好感光膜的板子经过曝光处理后使得透光的部分固化，经过显影褪掉没固化的干膜，同时将贴有固化保护膜的板进行蚀刻，再经过退膜处理，这时内层的线路图形被转移到板子上并形成PCB子板；
采用上述方法并分别制作上层子板、下层子板和中间芯板，通过确认所述铜板的涨缩系数，包括铜箔的涨缩系数和树脂的涨缩系数，从而进一步的确认所述上层子板的涨缩系数和下层子板的涨缩系数；当所述上层子板的涨缩系数和下层子板的涨缩系数确认后，取所述上层子板的涨缩系数和所述下层子板的涨缩系数的平均值，从而预估所述中间芯板的涨缩系数，使得所述上层子板、中间芯板和下层子板之间的涨缩系数差异值最小；
分别在所述子板和所述中间芯板的四周钻第一定位孔，通过所述第一定位孔进行定位并压合形成母板，同时在上层的子板第一定位孔处进行扩孔处理，形成母板上第二定位孔。
进一步的，所述铜板中浸润玻纤布的X1向与所述感光膜中线路的X2向交叉形成的锐角为5-10度。
进一步的，所述上层子板、下层子板和中间芯板图形转移时所述铜板中浸润玻纤布的X1向与所述感光膜中线路的X2向交叉形成的角度相同。
进一步的，所述中间芯板与所述上层子板和下层子板压合前，通过镭射对子板表面进行钻孔处理，以实现压合后形成埋孔。
进一步的，所述埋孔在所述母板内层按等距离的四方形分布或直线分布，以实现埋孔的设计密度。
进一步的，所述上层子板、下层子板和中间芯板通过半固化片进行压合处理。
进一步的，所述压合后的母板进行黑化或棕化处理。
进一步的，所述上层子板、下层子板和中间芯板通过在双面丝印树脂并烘烤压合处理。
进一步的，所述子板和/或所述芯板进过多次研磨、丝印和烘烤后使得所述子板和/或芯板的厚度控制在0.1-0.2mm之间。
本发明的有益技术效果是：
1、定义所述铜板表面的树脂纤维的横向为X1轴，将所述铜板水平放置在设备的工作台上；定义所述感光膜上并以大部分线路的走向为X2轴，将所述感光膜贴合在所述铜板的表面，此时X1轴与X2轴交叉并形成一锐角，能够有效的避免玻纤效应。
2、通过将埋孔的分布按相同PITCH的四方形分布或直线分布减小埋孔的密度，有助于提高HDI板耐热性可制造性。
3、将子板和芯板的双面丝印树脂，减去了黑化和棕化的处理步骤，并通过反复多次丝印、烘烤和研磨后有效的控制介质的厚度，从而便于在母板上过孔以及过孔铜电镀，使得孔铜均匀，避免回流焊接时造成开路不良。
4、首先分别在上层子板、下层子板和中间芯板表面通过镭射钻第一定位孔，通过第一定位孔定位将上层子板、下层子板和中间芯板压合，避免压合时产生偏差，进一步的，通过确认上层子板和下层子板的涨缩系数，从而确定中间芯板的涨缩系数，将压合时产生的偏差控制在有效的范围之内。
附图说明
图1为本发明的工艺流程图；
图2为本发明的钻孔的工艺流程图；
具体实施方式
为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述，以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1本发明具体涉及一种HDI板制造工艺，包括以下步骤：
首先将敷铜板切割成单个生产铜板；定义所述铜板表面的树脂纤维的横向为X1轴，将所述铜板水平放置在设备的工作台上；定义所述感光膜上并以大部分线路的走向为X2轴，将所述感光膜贴合在所述铜板的表面，此时X1轴与X2轴交叉并形成一锐角，能够有效的避免玻纤效应；其中，所述上层子板、下层子板和中间芯板图形转移时所述铜板中浸润玻纤布的X1向与所述感光膜中线路的X2向交叉形成的角度相同。
需要说明的是，PCB常用的原材料是FR4覆铜板，它通常是由玻纤布加树脂，外面贴着两张铜箔组成。这个玻纤布的介电常数约为6.7，树脂的介电常数约为3.2，这就会导致板材的介电常数是不均匀的。走在玻纤的上的信号线感受到的介电常数比较大，而走在窗口上的走线感受到的介电常数比较小。因为介电常数越高信号传播速度越慢，介电常数越低信号传播速度越快，差分线由于介电常数的差异，导致NP之间等长不等时从而产生玻纤效应。
PCB低速的时候，我们可以忽略掉板材时间的膨胀和尺寸的收缩，但是高速的时候就一定不能。玻纤效应对信号影响体现在阻抗波动、差分玻纤效应两个方面；不同规格玻纤布玻纤束宽度、厚度、缝隙不同，引起的阻抗波动和玻纤效应不同。
当玻纤的开窗越小，信号线走在窗口上的部分就更小，玻纤效应的影响就更小。有效的解决了玻纤效应和阻抗波动，提高高信号传播的速度。
进一步的，所述铜板中浸润玻纤布的X1向与所述感光膜中线路的X2向交叉形成的锐角为5-10度。
其中，将贴好感光膜的板子经过曝光处理后使得透光的部分固化，经过显影褪掉没固化的干膜，同时将贴有固化保护膜的板进行蚀刻，再经过退膜处理，这时内层的线路图形被转移到板子上并形成PCB子板；
采用上述方法并分别制作上层子板、下层子板和中间芯板，通过确认所述铜板的涨缩系数，包括铜箔的涨缩系数和树脂的涨缩系数，从而进一步的确认所述上层子板的涨缩系数和下层子板的涨缩系数；当所述上层子板的涨缩系数和下层子板的涨缩系数确认后，取所述上层子板的涨缩系数和所述下层子板的涨缩系数的平均值，从而预估所述中间芯板的涨缩系数；
需要说明的是，由于覆铜板的厂家不同，导致所使用的树脂成分也不一样，进一步的，导致每个覆铜板的涨缩系数不同；因此，首先通过树脂成分、纤维布和基材确认覆铜板的涨缩系数，从而确定上层子板的涨缩系数和下层子板的涨缩系数。取所述上层子板的涨缩系数和下层子板的涨缩系数的平均值，从而可以预判中间芯板的涨缩系数，通过预判中间芯板的涨缩系数可以找出最接近的中间芯板，可以有效的避免上层子板、中间芯板和下层子板在压合时出现偏差，从而导致内部线路异常。
进一步的，当批量生产时，可以进行分堆管理，首先将不同厂家的覆铜板进行分类管理，进一步的，将同一区间的涨缩系数的上层子板和同一区间的涨缩系数的下层子板进行分堆管控，可以有效的解决压合异常，同时当使用时，直接选取该分堆里面的涨缩系数的上层子板或下层子板，提供生产效率。
其中，当所述母板在压合前分别在所述子板和中间芯板的四周钻第一定位孔，通过所述第一定位孔进行定位并压合形成母板，同时在上层的子板第一定位孔处进行扩孔处理，形成母板上第二定位孔。
通过参考第一定位孔进行定位，可以有效的避免子板和芯板在压合时产生的偏差，压合结束后，实际的母板的内层的芯板和上下层子板的第一定位孔，由于板材本身的涨缩，从而存在误差，无法做到完全相通，因此通过在上层子板的表面的第一定位孔处再次扩孔，形成母板上的第二定位孔，便于再次定位使用。
所述中间芯板与所述上层子板和下层子板压合前，通过镭射对子板表面进行钻孔处理，以实现压合后形成埋孔。所述埋孔在所述母板内层按等距离的四方形分布或直线分布，以实现埋孔的设计密度。
需要说明的是，分层区域的埋孔由于受热产生的应力容易导致分层，目前市面上的埋孔均为三角形分布，通过切片研究发现，呈三角形分布的埋孔受热所产生的应力最大，而同等距离的四方形或者直线分布的埋孔受热时所产生的应力最小。进一步的，在电源层或接地层进行分割时，通过将埋孔与分割线边缘距离大于2倍孔径，有助于提高HDI板耐热性可制造性。
其中，所述上层子板、下层子板和中间芯板通过TU-668型号的半固化片进行压合处理。所述压合后的母板进行黑化或棕化处理。
本发明的第二实施例：
其中，所述上层子板、下层子板和中间芯板通过在双面丝印树脂并烘烤压合处理。通过丝印树脂，可以有效的控制树脂位于子板或芯板表面的量，从而有效的限制子板或芯板的整体厚度。当压合形成母板时，在母板的表面形成过孔，提高厚径比，从而使得过孔铜电镀均匀。
需要说明的是，PCB板不是太厚而孔径较大，电镀过程中的电势分布比较均匀，孔中离子扩散度比较好，所以电镀液的深镀能力值往往比较大；反之，厚径比比较高时，孔壁会表现为“狗骨”现象，镀液的深镀能力就较差。
其中，所述子板和/或所述芯板进过多次研磨、丝印和烘烤后使得所述子板和/或芯板的厚度控制在0.1-0.2mm之间。
以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (9)

1.一种HDI板制造工艺，其特征在于，所述制造工艺包括：
将覆铜板分别切割成单个生产大小所需要的铜板；
将所述铜板水平放置在设备的工作台上，定义铜板中浸润玻纤布中同一方向玻纤走向所在方向为X1向，定义感光膜上沿同一方向平行设置的线路所在方向为X2向，将所述感光膜贴合在所述铜板的表面，使X1向与X2向交叉形成一锐角；将贴好感光膜的铜板经过曝光处理后使得透光的部分固化，经过显影褪掉没固化的干膜，同时将贴有固化保护膜的板进行蚀刻，再经过退膜处理，这时内层的线路图形被转移到板子上并形成PCB子板；
采用上述方法并分别制作上层子板、下层子板和中间芯板，通过确认所述铜板的涨缩系数，包括铜箔的涨缩系数和树脂的涨缩系数，从而进一步的确认所述上层子板的涨缩系数和下层子板的涨缩系数；当所述上层子板的涨缩系数和下层子板的涨缩系数确认后，取所述上层子板的涨缩系数和所述下层子板的涨缩系数的平均值，从而预估所述中间芯板的涨缩系数，使得所述上层子板、中间芯板和下层子板之间的涨缩系数差异值最小；
分别在所述子板和所述中间芯板的四周钻第一定位孔，通过所述第一定位孔进行定位并压合形成母板，同时在上层的子板第一定位孔处进行扩孔处理，形成母板上第二定位孔。
2.根据权利要求1所述的一种HDI板制造工艺，其特征在于，所述铜板中浸润玻纤布的X1向与所述感光膜中线路的X2向交叉形成的锐角为5-10度。
3.根据权利要求1所述的一种HDI板制造工艺，其特征在于，所述上层子板、下层子板和中间芯板图形转移时所述铜板中浸润玻纤布的X1向与所述感光膜中线路的X2向交叉形成的角度相同。
4.根据权利要求1所述的一种HDI板制造工艺，其特征在于，所述中间芯板与所述上层子板和下层子板压合前，通过镭射对子板表面进行钻孔处理，以实现压合后形成埋孔。
5.根据权利要求4所述的一种HDI板制造工艺，其特征在于，所述埋孔在所述母板内层按等距离的四方形分布或直线分布，以实现埋孔的设计密度。
6.根据权利要求1所述的一种HDI板制造工艺，其特征在于，所述上层子板、下层子板和中间芯板通过半固化片进行压合处理。
7.根据权利要求6所述的一种HDI板制造工艺，其特征在于，所述压合后的母板进行黑化或棕化处理。
8.根据权利要求1所述的一种HDI板制造工艺，其特征在于，所述上层子板、下层子板和中间芯板通过在双面丝印树脂并烘烤压合处理。
9.根据权利要求8所述的一种HDI板制造工艺，其特征在于，所述子板和/或所述芯板通过多次打磨、丝印和烘烤后使得所述子板和/或芯板的厚度控制在0.1-0.2mm之间。
CN202110583712.0A 2021-05-27 2021-05-27 一种hdi板制造工艺 Active CN113316324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110583712.0A CN113316324B (zh) 2021-05-27 2021-05-27 一种hdi板制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110583712.0A CN113316324B (zh) 2021-05-27 2021-05-27 一种hdi板制造工艺

Publications (2)

Publication Number Publication Date
CN113316324A true CN113316324A (zh) 2021-08-27
CN113316324B CN113316324B (zh) 2022-01-18

Family

ID=77375569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110583712.0A Active CN113316324B (zh) 2021-05-27 2021-05-27 一种hdi板制造工艺

Country Status (1)

Country Link
CN (1) CN113316324B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171834A (ja) * 2007-01-05 2008-07-24 Hitachi Ltd ガラスクロス配線基板
CN202262053U (zh) * 2012-01-16 2012-05-30 茂成电子科技（东莞）有限公司 一种具有改良电子信号传输速率电路结构的印刷电路板
CN103384441A (zh) * 2012-11-27 2013-11-06 上海斐讯数据通信技术有限公司 印制电路板
CN103813614A (zh) * 2012-11-07 2014-05-21 辉达公司 Pcb板、用于制造pcb板的芯板和用于制造pcb板的方法
CN105704931A (zh) * 2014-11-28 2016-06-22 中兴通讯股份有限公司 一种差分信号线的布线方法和pcb板
CN106793581A (zh) * 2016-11-18 2017-05-31 深圳崇达多层线路板有限公司 多层n+n叠构线路板压合定位方法
CN109348651A (zh) * 2018-10-16 2019-02-15 欣强电子（清远）有限公司 一种elic pcb板件内层对位加工方法
CN110253676A (zh) * 2019-04-15 2019-09-20 深圳崇达多层线路板有限公司 一种改善大孔成型锣孔变形的方法
CN110708896A (zh) * 2019-10-18 2020-01-17 生益电子股份有限公司 一种pin孔加工方法及hdi板的制作方法
CN212573085U (zh) * 2020-07-09 2021-02-19 上海麦骏电子有限公司 优化高速线信号完整性的pcb结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171834A (ja) * 2007-01-05 2008-07-24 Hitachi Ltd ガラスクロス配線基板
CN202262053U (zh) * 2012-01-16 2012-05-30 茂成电子科技（东莞）有限公司 一种具有改良电子信号传输速率电路结构的印刷电路板
CN103813614A (zh) * 2012-11-07 2014-05-21 辉达公司 Pcb板、用于制造pcb板的芯板和用于制造pcb板的方法
CN103384441A (zh) * 2012-11-27 2013-11-06 上海斐讯数据通信技术有限公司 印制电路板
CN105704931A (zh) * 2014-11-28 2016-06-22 中兴通讯股份有限公司 一种差分信号线的布线方法和pcb板
CN106793581A (zh) * 2016-11-18 2017-05-31 深圳崇达多层线路板有限公司 多层n+n叠构线路板压合定位方法
CN109348651A (zh) * 2018-10-16 2019-02-15 欣强电子（清远）有限公司 一种elic pcb板件内层对位加工方法
CN110253676A (zh) * 2019-04-15 2019-09-20 深圳崇达多层线路板有限公司 一种改善大孔成型锣孔变形的方法
CN110708896A (zh) * 2019-10-18 2020-01-17 生益电子股份有限公司 一种pin孔加工方法及hdi板的制作方法
CN212573085U (zh) * 2020-07-09 2021-02-19 上海麦骏电子有限公司 优化高速线信号完整性的pcb结构

Also Published As

Publication number Publication date
CN113316324B (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
US10362687B2 (en) Simultaneous and selective wide gap partitioning of via structures using plating resist
US11765827B2 (en) Simultaneous and selective wide gap partitioning of via structures using plating resist
US9258897B2 (en) Wiring board and method for manufacturing the same
US8667675B2 (en) Simultaneous and selective partitioning of via structures using plating resist
US6444922B1 (en) Zero cross-talk signal line design
US11304311B2 (en) Simultaneous and selective wide gap partitioning of via structures using plating resist
US5369219A (en) Multi-layer printed circuit board apparatus and method for making same
CN105744740A (zh) 印刷电路板及其制造方法
US20190387613A1 (en) Printed wiring board and method for manufacturing same
CN113316324B (zh) 一种hdi板制造工艺
US20030070838A1 (en) Multilayer printed wiring board and its manufacturing method
CN110785012A (zh) 一种超长多层板钻孔定位制作方法
KR102166048B1 (ko) 다층회로기판
JP2024004539A (ja) プリント配線板
JP2017123357A (ja) プリント配線板
JP2009088337A (ja) プリント配線板およびその製造方法
US20090136656A1 (en) Method of manufacturing printed circuit board
JP2015088717A (ja) 印刷回路基板およびその製造方法
Kollipara et al. Printed Wiring Boards
JPH0548246A (ja) フレキシブルプリント配線板の製造方法
JP2016082102A (ja) プリント配線板
KR20130008332A (ko) 인쇄회로기판 및 그 제조방법
JP2017117900A (ja) 印刷配線板およびその製造方法
JP2008288291A (ja) プリント配線板及びその製造方法
KR20000025308A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant