CN113314463B - 薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置 - Google Patents
薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置 Download PDFInfo
- Publication number
- CN113314463B CN113314463B CN202110860532.2A CN202110860532A CN113314463B CN 113314463 B CN113314463 B CN 113314463B CN 202110860532 A CN202110860532 A CN 202110860532A CN 113314463 B CN113314463 B CN 113314463B
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- dielectric layer
- layer
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 463
- 239000011229 interlayer Substances 0.000 claims abstract description 243
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 24
- 239000001301 oxygen Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000007772 electrode material Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000010408 film Substances 0.000 description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001819 mass spectrum Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 ITO) Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置，薄膜晶体管基板的制备方法，包括以下过程：在基质上依次层叠有源层、栅绝缘层和栅极层；依次层叠第一层间介质层、第二层间介质层和第三层间介质层，所述第一层间介质层的材料和所述第二层间介质层的材料均为氧化硅，所述第一层间介质层的材料中氧元素的含量大于所述第二层间介质层的材料中氧元素的含量，所述第三层间介质层的材料为氮化硅或氮氧化硅；形成源极接触孔和漏极接触孔；形成源/漏极材料层；形成源极和漏极；去除所述第三层间介质层，得到所述薄膜晶体管基板。本发明能够杜绝SD残留。
Description
技术领域
本发明涉及薄膜晶体管（TFT）技术领域，更具体地，涉及一种薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置。
背景技术
参考图1，现有技术中，薄膜晶体管（TFT）基板包括衬底111、形成于衬底111上方的缓冲层112、依次层叠于缓冲层112上方的有源层120、栅绝缘层130和栅极层140、以及层间介质层150。层间介质层150覆盖栅极层140、栅绝缘层130和有源层120的整个表面，在层间介质层150分别形成源极接触孔（对应源极161）和漏极接触孔（对应漏极162），露出有源层120，在层间介质层上方以及源极接触孔和漏极接触孔内沉积源/漏极材料层，刻蚀源/漏极材料层分别形成源极161和漏极162，继续在整个结构的表面依次层叠钝化层170和平坦层180。
现有技术中，层间介质层150通常为单层氧化硅层，采用CVD工艺一次成型，现有技术的缺点是：氧化硅层在栅极140台阶的根部拐角处成膜性较差，具体表现为凹凸不平、质地不均匀以及存在较多晶格缺陷，导致沉积在其上方的源/漏极材料层的成膜性也较差，存在较多晶格缺陷，以至于在刻蚀源/漏极材料（SD）层形成源极161和漏极162时难以被刻蚀，形成向外凸出的SD残留200（请参见图3），如图2和图3所示，SD残留200严重会导致器件短路，降低器件性能和良率。栅极台阶越陡，SD残留200越严重。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置，避免产生SD残留。
为实现上述目的，本发明的技术方案如下：
一种薄膜晶体管基板的制备方法，包括以下过程：
在基质上层叠有源层，所述有源层具有栅极区域、源极区域和漏极区域，在所述有源层的栅极区域依次层叠栅绝缘层和栅极层；
在所述有源层、所述栅绝缘层和所述栅极层的整个表面上依次层叠第一层间介质层、第二层间介质层和第三层间介质层，所述第一层间介质层的材料和所述第二层间介质层的材料均为氧化硅，所述第一层间介质层的材料中氧元素的含量大于所述第二层间介质层的材料中氧元素的含量，所述第三层间介质层的材料为氮化硅或氮氧化硅；
在对应所述源极区域依次刻蚀所述第三层间介质层、所述第二层间介质层和所述第一层间介质层直至露出所述有源层，形成源极接触孔；在对应所述漏极区域依次刻蚀所述第三层间介质层、所述第二层间介质层和所述第一层间介质层直至露出所述有源层，形成漏极接触孔；
在所述源极接触孔内、所述漏极接触孔内以及所述第三层间介质层上形成源/漏极材料层；
刻蚀所述源/漏极材料层分别形成源极和漏极，所述源极通过所述源极接触孔内的所述源/漏极材料层与所述有源层电连接，所述漏极通过所述漏极接触孔内的所述源/漏极材料层与所述有源层电连接；
去除所述第三层间介质层，得到所述薄膜晶体管基板。
本发明还公开了一种上述制备方法得到的薄膜晶体管基板，包括基质、依次层叠于所述基质上的有源层、栅绝缘层和栅极层以及依次层叠于所述有源层、所述栅绝缘层和所述栅极层的整个表面上的第一层间介质层和第二层间介质层，其中，所述有源层具有栅极区域、漏极区域和源极区域，所述栅绝缘层和所述栅极层位于所述栅极区域，所述薄膜晶体管基板在所述源极区域具有贯穿所述第二层间介质层和所述第一层间介质层直至所述有源层的源极接触孔，所述薄膜晶体管基板在所述漏极区域还具有贯穿所述第二层间介质层和所述第一层间介质层直至所述有源层的漏极接触孔，所述源极接触孔内和所述漏极接触孔内均填充有源/漏极材料层，在所述源极接触孔内的所述源/漏极材料层上方还设置有源极，所述源极通过所述源极接触孔内的所述源/漏极材料层与所述有源层电连接，在所述漏极接触孔内的所述源/漏极材料层上方还设置有漏极，所述漏极通过所述漏极接触孔内的所述源/漏极材料层与所述有源层电连接；
所述第一层间介质层的材料和所述第二层间介质层的材料均为氧化硅，所述第一层间介质层的材料中氧元素的含量大于所述第二层间介质层的材料中氧元素的含量。
本发明还公开了一种显示装置，包括上述的薄膜晶体管基板。
实施本发明实施例，将具有如下有益效果：
本发明实施例依次形成第一层间介质层、第二层间介质层和第三层间介质层的三层层叠结构，通过调节CVD工艺，得到不同膜质的层间介质层。
通过采用氧元素含量高的氧化硅层作为第一层间介质层，由于氧元素的含量高，即减少形成氧化硅层时使用的气源硅烷的通入量，可以降低第一层间介质层的沉积速度，提高膜层的致密性、均匀性和覆盖率，即使栅极台阶的根部拐角处的成膜性也较好，有利于后期膜层的成膜质量，另一方面，减少硅烷的通入量，还可以使引入第一层间介质层的氢含量变少，避免TFT器件负偏。
通过氧元素含量低的氧化硅层作为第二层间介质层，由于氧元素的含量低，即增加形成氧化硅层时使用的气源硅烷的通入量，可以提高第二层间介质层的沉积速度，有利于提高产能，另一方面，第二层间介质层的材料和其下方的第一层间介质层的材料均为氧化硅，减少第一层间介质层和第二层间介质层之间界面上的晶格缺陷，提高第二层间介质层的成膜质量，因此，设置上述第二层间介质层不仅能提高产能，还能保证膜层质量，使得第一层间介质层和第二层间介质层的膜层质量均较佳。
通过在第二层间介质层上形成氮氧化硅层或氮化硅层作为第三层间介质层，氮氧化硅层或氮化硅层由于掺杂有氮元素，其膜层的成膜质量和覆盖性均比氧化硅膜层更好，即使在栅极台阶的根部拐角处也无异常，使得沉积在其上方的源/漏极材料层的质地均匀，无晶格缺陷，能够在刻蚀源/漏极材料（SD）层形成源/漏极时易被刻蚀，避免产生SD残留，防止器件负偏。
通过在形成源极和漏极后去除第三层间介质层，一方面，确保SD残留被完全去除，另一方面，使层间介质层仅包括均为氧化硅材料的第一层间介质层和第二层间介质层，避免掺杂有氮元素的第三层间介质层影响器件电性能。
综上，本发明的制备方法不仅克服了现有技术中SD残留的问题，而且提高了氧化硅材料的层间介质层在任何位置的成膜质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1是现有技术中薄膜晶体管基板的结构示意图。
图2是现有技术制备的薄膜晶体管基板的俯视结构形貌图。
图3是图2中颗粒所在位置的截面结构形貌图。
图4~图11是本发明一具体实施例的薄膜晶体管基板的制备过程结构示意图。
图12是本发明一具体实施例制备的薄膜晶体管基板的俯视结构形貌图。
图13是图12所示的薄膜晶体管基板中的第一层间介质层的质谱图。
图14是图12所示的薄膜晶体管基板中的第二层间介质层的质谱图。
图15是图12所示的薄膜晶体管基板中的第三层间介质层的质谱图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图4~图11，本发明公开了一种薄膜晶体管基板的制备方法，包括以下步骤：
步骤S1：参考图4，在基质10上层叠有源层20，有源层20具有栅极区域、源极区域和漏极区域，在有源层20的栅极区域依次层叠栅绝缘层30和栅极层40。
在一具体实施例中，基质10包括衬底11和形成于衬底11上方的缓冲层12，在另一具体实施例中，基质10也可以仅包括衬底11，或者仅包括缓冲层12。具体的，衬底11的材料可以是无机衬底（例如玻璃、石英等）、有机衬底（例如透明树脂等）或金属衬底等，缓冲层12的材料可以是氧化硅或氮化硅等。
有源层20可以为非晶硅有源层、多晶硅有源层或氧化物有源层，对于非晶硅有源层，因非晶硅特性的限制，如迁移率、开态电流等，难以用于需要较大电流和快速响应的器件，如有机发光显示器和大尺寸、高分辨率、高刷新频率的显示器等。对于多晶硅有源层，因多晶硅特性优于非晶硅，可以用于需要较大电流和快速响应的器件，但是因多晶硅的均匀性不佳，制备中、大尺寸的面板仍有困难。对于氧化物有源层，其迁移率、开态电流、开关特性等优于非晶硅有源层，虽然特性不如多晶硅有源层，但足以用于需要较大电流和快速响应的器件，而且氧化物有源层的均匀性好，与多晶硅有源层相比，由于没有均匀性的问题，可以采用溅射、沉积等方法制备有源层20，不需增加额外的设备，成本较低。在本具体实施例中，有源层20为氧化物有源层，氧化物有源层的材料可以为铟镓锌氧化物（IndiumGallium Zinc Oxide，简称IGZO）、铟锡锌氧化物（Indium Tin Zinc Oxide，简称ITZO）或铟锌氧化物（IZO）等。
栅绝缘层30的作用是隔绝有源层20和栅极层40，栅绝缘层30的材料可以是氧化硅或氮化硅。
栅极层40可以由通用的电极材料形成，例如，金属、金属合金、导电金属氧化物、导电金属氮化物等。具体的，金属可以为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)或钽(Ta)，金属合金可以是包括上述两种或两种以上的金属的合金，导电金属氧化物可以为氧化铟锌(In-Zn-O，IZO)、氧化铝锌(Al-Zn-O，AZO)、氧化铟锡(In-Sn-O，ITO)、氧化镓锌(Ga-Zn-O，GZO)或氧化锌锡(Zn-Sn-O，ZTO)等。此外，栅极层40可以具有单层结构或多层结构。
在本步骤中，可以采用涂覆、溅射、电镀、CVD或PECVD等方法在衬底11上形成缓冲层12；接着，采用溅射、电镀、CVD或PECVD等方法在缓冲层12上方形成有源层20，图案化有源层20形成各个TFT的有源层20，各个TFT的有源层20之间互不相连接；然后，采用溅射、电镀、CVD或PECVD等方法在形成的有源层20上方依次形成栅绝缘层30和栅极层40。
步骤S2：参考图4，在氧化物有源层20、栅绝缘层30和栅极层40的整个表面上依次层叠第一层间介质层51、第二层间介质层52和第三层间介质层53，第一层间介质层51的材料和第二层间介质层52的材料均为氧化硅，第一层间介质层51的材料中氧元素的含量大于第二层间介质层52的材料中氧元素的含量，第三层间介质层53的材料为氮化硅或氮氧化硅。
在本步骤中，可以采用溅射、电镀、CVD或PECVD等方法依次形成第一层间介质层51、第二层间介质层52和第三层间介质层53。在本具体实施例中，采用CVD方法依次形成第一层间介质层51、第二层间介质层52和第三层间介质层53的三层层叠结构，通过调节CVD工艺，得到不同膜质的层间介质层。对于第一层间介质层51，由于氧元素的含量高，即减少形成第一层间介质层51时使用的气源硅烷的通入量，可以降低第一层间介质层51的沉积速度，提高膜层的致密性、均匀性和覆盖率，即使栅极台阶的根部拐角处的成膜性也较好，有利于后期膜层的成膜质量，另一方面，减少硅烷的通入量，还可以使引入第一层间介质层51的氢含量变少，避免TFT器件负偏。对于第二层间介质层52，由于氧元素的含量低，即增加形成氧化硅层时使用的气源硅烷的通入量，可以提高第二层间介质层52的沉积速度，有利于提高产能，另一方面，第二层间介质层52的材料和其下方的第一层间介质层51的材料均为氧化硅，减少第一层间介质层51和第二层间介质层52之间界面上的晶格缺陷，提高第二层间介质层52的成膜质量，因此，设置上述第二层间介质层52不仅能提高产能，还能保证膜层质量，使得第一层间介质层51和第二层间介质层52的膜层质量均较佳。通过在第二层间介质层52上形成氮氧化硅层或氮化硅层作为第三层间介质层53，氮氧化硅层或氮化硅层由于掺杂有氮元素，其膜层的成膜质量和覆盖性均比氧化硅膜层更好，即使在栅极台阶的根部拐角处也无异常，使得沉积在其上方的源/漏极材料层60的质地均匀，无晶格缺陷，能够在刻蚀源/漏极62材料（SD）层形成源极61和漏极62时易被刻蚀，避免产生SD残留200，防止器件负偏。
在一具体实施例中，第一层间介质层51的材料为硅、氧元素摩尔比为1：2~4的氧化硅，第二层间介质层52的材料为硅、氧元素摩尔比为的1：0.5~2的氧化硅。
在一具体实施例中，分别采用CVD方法形成第一层间介质层51、第二层间介质层52和第三层间介质层53，形成第一层间介质层51时，以SiH4和N2O为气源，且SiH4和N2O的体积比为1:40~1:100，能够制得硅、氧元素摩尔比为1：2~4的氧化硅层；形成第二层间介质层52时，以SiH4和N2O为气源，且SiH4和N2O的体积比为1:20~1:40，能够制得硅、氧元素摩尔比为的1：0.5~2的氧化硅层；形成第三层间介质层53时，以SiH4、N2O和NH3为气源，加入NH3的气源后，形成的膜层中含有氮元素，即形成氮化硅（SiNx）或氮氧化硅（SiOxNy）。
在一具体实施例中，第一层间介质层51的厚度为1000埃~2000埃，第一层间介质层51的厚度太薄，不利于得到表面光滑均匀且覆盖率高的第一层间介质层51，厚度太厚，影响产能。
在一具体实施例中，第二层间介质层52的厚度为5000埃~7000埃。
在一具体实施例中，第三层间介质层53的厚度为1000埃~2000埃，第三层间介质层53的厚度太薄，不利于得到表面光滑均匀且覆盖率高的第三层间介质层53，厚度太厚，由于第三层间介质层53会在后续的步骤中被去除，不仅浪费生产成本，而且导致位于源极61和漏极62下方的第三层间介质层53影响器件的电性能。
步骤S3：参考图4，在对应源极区域依次刻蚀第三层间介质层53、第二层间介质层52和第一层间介质层51直至露出氧化物有源层20，形成源极接触孔54；在对应漏极区域依次刻蚀第三层间介质层53、第二层间介质层52和第一层间介质层51直至露出氧化物有源层20，形成漏极接触孔55，得到如图5所示的结构。
在本步骤中，参考图4，在第三层间介质层53上方形成图案化的第一掩模91，图案化的第一掩模91的开窗处对应源极61和漏极62所在位置，以图案化的第一掩模91为掩模，采用干法或湿法刻蚀工艺刻蚀第三层间介质层53、第二层间介质层52和第一层间介质层51直至露出氧化物有源层20，去除图案化的第一掩模91，形成源极接触孔54和漏极接触孔55，得到如图5所示的结构。
在本具体实施例中，采用干法刻蚀工艺，以10%的OE为刻蚀剂依次刻蚀第三层间介质层53、第二层间介质层52和第一层间介质层51直至露出氧化物有源层20。
步骤S4：参考图6，在源极接触孔54内、漏极接触孔55内以及第三层间介质层53上形成源/漏极材料层60。
源/漏极材料层60的材料可以为金属、金属合金或导电金属氧化物等，具体的，金属材料可以为Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、Nd、Cr或Ta，金属合金材料可以是包括上述两种或两种以上的金属的合金，导电金属氧化物可以为IZO、AZO、ITO、GZO或ZTO等，源/漏极材料层60可以为单层也可以为堆叠的多层结构，每一层的材料可以相同也可以不相同，源/漏极材料层60的材料可以和栅极层40材料相同，也可以不相同。
步骤S5：参考图7，刻蚀源/漏极材料层60分别形成源极61和漏极62，得到图8所示的结构，源极61通过源极接触孔54内的源/漏极材料层60与氧化物有源层20电连接，漏极62通过漏极接触孔55内的源/漏极材料层60与氧化物有源层20电连接。
在本步骤中，参考图7，在步骤S6形成的源/漏极材料层60上形成图案化的第二掩模92，第二掩模92覆盖下的区域对应源极61和漏极62的位置，以图案化的第二掩模92为掩模，采用干法或湿法刻蚀工艺刻蚀源/漏极材料层60分别形成源极61和漏极62，如图8所示。
由于源/漏极材料层60沉积在成膜质量高的第三层间介质层53上方，源/漏极材料层60的晶格缺陷少，易被刻蚀去除，避免产生SD残留200。
在本具体实施例中，采用干法刻蚀工艺，以40%的OE为刻蚀剂刻蚀源/漏极材料层60。
步骤S6：参考图9，去除第三层间介质层53，得到薄膜晶体管基板，如图10所示。
在本步骤中，以源极61和漏极62为掩模，采用干法或湿法刻蚀工艺刻蚀去除第三层间介质层53，被源极61和漏极62覆盖下的第三层间介质层53被保留，未被源极61和漏极62覆盖的第三层间介质层53被去除。一方面，保障SD残留200被完全去除，另一方面，使层间介质层仅包括均为氧化硅材料的第一层间介质层51和第二层间介质层52，避免掺杂有氮元素的第三层间介质层53影响器件电性能。
参考图10，在一具体实施例中，去除第三层间介质层53后，还包括刻蚀部分第二层间介质层52的过程，以进一步保证完全去除SD残留，防止器件负偏，以及完全去除第三层间介质层53，防止第三层间介质层53影响器件电性能。
步骤S7：参考图11，在步骤S6得到的结构的整个表面上依次层叠钝化层70和平坦层80，得到薄膜晶体管基板。
综上，上述制备方法不仅克服了现有技术中SD残留的问题，而且提高了氧化硅材料的层间介质层在任何位置的成膜性。
参考图11，上述制备方法得到的薄膜晶体管基板，包括基质10、依次层叠于基质10上的有源层20、栅绝缘层30和栅极层40以及依次层叠于有源层20、栅绝缘层30和栅极层40的整个表面上的第一层间介质层51和第二层间介质层52，有源层20具有栅极区域、漏极区域和源极区域，栅绝缘层30和栅极层40位于栅极区域，薄膜晶体管基板在源极区域具有贯穿第二层间介质层52和第一层间介质层51直至有源层20的源极接触孔54，薄膜晶体管基板在漏极区域还具有贯穿第二层间介质层52和第一层间介质层51直至有源层20的漏极接触孔55；源极接触孔54内和漏极接触孔55内填充有源/漏极材料层60，在源极接触孔54内的源/漏极材料层60上方还设置有源极61，源极61通过源极接触孔54内的源/漏极材料层60与有源层20电连接，在漏极接触孔55内的有源/漏极材料层60上方还设置有漏极62，漏极62通过漏极接触孔55内的源/漏极材料层60与有源层20电连接；第一层间介质层51的材料和第二层间介质层52的材料均为氧化硅，第一层间介质层51的材料中氧元素的含量大于第二层间介质层52的材料中氧元素的含量。由于第一层间介质层51的材料中氧元素的含量高，第一层间介质层51的覆盖性好以及成膜质量高，使得第二层间介质层52的成膜质量也高。
在一具体实施例中，形成第一层间介质层51时，以SiH4和N2O为气源，且SiH4和N2O的体积比为1:40~1:100，形成第二层间介质层52时，以SiH4和N2O为气源，且SiH4和N2O的体积比为1:20~1:40，如此，形成的第一层间介质层51的材料中氧元素的含量大于第二层间介质层52的材料中氧元素的含量。
进一步的，在一具体实施例中，第一层间介质层51的材料为硅、氧元素摩尔比为1：2~4的氧化硅，第二层间介质层52的材料为硅、氧元素摩尔比为的1：0.5~2的氧化硅。
在一具体实施例中，参考图11，源极61的尺寸大于源极接触孔54的尺寸，源极61和第二层间介质层52之间还包括第三层间介质层53；漏极62的尺寸大于漏极接触孔55的尺寸，漏极62和第二层间介质层52之间还包括第三层间介质层53，第三层间介质层53的材料为氮化硅或氮氧化硅。
第三层间介质层53形成于第二层间介质层52和源/漏极材料层60之间，图案化源/漏极材料层60形成源极61和漏极62，之后，以源极61和漏极62为掩模，去除第三层间介质层53，源极61和漏极62覆盖下的第三层间介质层53被保留。在源/漏极材料层60下方形成第三层间介质层53的目的是减少源/漏极材料层60的晶格缺陷，防止源/漏极材料层60在刻蚀过程中难以被去除，形成SD残留。
在一具体实施例中，第三层间介质层53的厚度为1000埃~2000埃，第三层间介质层53过厚，会影响薄膜晶体管的电性能。
在一具体实施例中，参考图11，源极61正下方的第二层间介质层52的上表面高于源极61周围的第二层间介质层52的上表面；漏极62正下方的第二层间介质层52的上表面高于漏极62周围的第二层间介质层52的上表面。
在一具体实施例中，第一层间介质层51的厚度为1000埃~2000埃；第二层间介质层52的厚度为5000埃~7000埃。
参考图11，在源极61、漏极62以及第二层间介质层52上方还依次层叠有钝化层70和平坦层80。
本发明还公开了一种显示装置，包括上述的薄膜晶体管基板以及设置于薄膜晶体管基板上方的显示屏，显示屏可以为液晶显示屏、OLED显示屏、LED显示屏、Micro-LED显示屏或Nano-LED显示屏等。
上述显示装置可应用于电脑、平板、手机、显示屏、电视、相机等各种电子产品中。
参考图12，其为采用本发明的制备方法制得的薄膜晶体管基板的俯视形貌图，从图中可以看到：本发明制备的薄膜晶体管基板的表面非常光滑，杜绝了图2中现有技术制备的薄膜晶体管基板表面因SD残留而形成的凸出表面的颗粒。
图13、图14和图15分别给出了图12的薄膜晶体管基板的第一层间介质层51、第二层间介质层52和第三层间介质层53的质谱图，表1、表2和表3分别给出了图13、图14和图15中各元素的重量百分比，经过换算，第一层间介质层51中硅、氧元素的摩尔比为1:3.45，第二层间介质层52中硅、氧元素的摩尔比为1:1.34，第三层间介质层53中含有氮元素。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种薄膜晶体管基板的制备方法，其特征在于，包括以下过程：
在基质上层叠有源层，所述有源层具有栅极区域、源极区域和漏极区域，在所述有源层的栅极区域依次层叠栅绝缘层和栅极层；
在所述有源层、所述栅绝缘层和所述栅极层的表面上依次层叠第一层间介质层、第二层间介质层和第三层间介质层，所述第一层间介质层的材料和所述第二层间介质层的材料都为氧化硅，所述第一层间介质层的材料中氧元素的含量大于所述第二层间介质层的材料中氧元素的含量，所述第三层间介质层的材料为氮化硅或氮氧化硅；
在对应所述源极区域依次刻蚀所述第三层间介质层、所述第二层间介质层和所述第一层间介质层直至露出所述有源层，形成源极接触孔；在对应所述漏极区域依次刻蚀所述第三层间介质层、所述第二层间介质层和所述第一层间介质层直至露出所述有源层，形成漏极接触孔；
在所述源极接触孔内、所述漏极接触孔内以及所述第三层间介质层上形成源/漏极材料层；
刻蚀所述源/漏极材料层分别形成源极和漏极，所述源极通过所述源极接触孔内的所述源/漏极材料层与所述有源层电连接，所述漏极通过所述漏极接触孔内的所述源/漏极材料层与所述有源层电连接；
去除所述第三层间介质层，得到所述薄膜晶体管基板。
2.根据权利要求1所述的制备方法，其特征在于，形成所述第一层间介质层时，以SiH4和N2O为气源，且所述SiH4和所述N2O的体积比为1:40~1:100；
形成所述第二层间介质层时，以SiH4和N2O为气源，且所述SiH4和所述N2O的体积比为1:20~1:40；
形成所述第三层间介质层时，以SiH4、N2O和NH3为气源。
3.根据权利要求1或2所述的制备方法，其特征在于，所述去除所述第三层间介质层后，还包括：刻蚀部分所述第二层间介质层。
4.根据权利要求3所述的制备方法，其特征在于，所述去除所述第三层间介质层时，以所述源极和所述漏极为掩模，被所述源极和所述漏极覆盖下的所述第三层间介质层被保留，未被所述源极和所述漏极覆盖的所述第三层间介质层被去除。
5.根据权利要求4所述的制备方法，其特征在于，所述第一层间介质层的厚度为1000埃~2000埃；
所述第二层间介质层的厚度为5000埃~7000埃；
所述第三层间介质层的厚度为1000埃~2000埃。
6.根据权利要求5所述的制备方法，其特征在于，分别采用CVD方法形成所述第一层间介质层、所述第二层间介质层和所述第三层间介质层。
7.根据权利要求1所述的制备方法，其特征在于，所述有源层为非晶硅有源层、多晶硅有源层或氧化物有源层；
所述栅绝缘层的材料为氧化硅或氮化硅；
所述栅极层的材料为金属、金属合金、导电金属氧化物或导电金属氮化物；
所述源/漏极材料层的材料为金属、金属合金或导电金属氧化物。
8.根据权利要求1所述的制备方法，其特征在于，所述去除所述第三层间介质层后，还包括在去除所述第三层间介质层后得到的结构的整个表面上依次层叠钝化层和平坦层的过程。
9.一种薄膜晶体管基板，其特征在于，包括：
基质；
有源层，所述有源层层叠于所述基质上；
栅绝缘层，所述栅绝缘层层叠于所述有源层上；
栅极层，所述栅极层层叠于所述栅绝缘层上；
第一层间介质层，所述第一层间介质层层叠于所述有源层、所述栅绝缘层和所述栅极层的表面上；以及
第二层间介质层，所述第二层间介质层层叠于所述第一层间介质层上；
其中，所述有源层具有栅极区域、漏极区域和源极区域；所述栅绝缘层和所述栅极层位于所述栅极区域，所述源极区域设有贯穿所述第二层间介质层和所述第一层间介质层并连接至所述有源层的源极接触孔，所述漏极区域设有贯穿所述第二层间介质层和所述第一层间介质层并连接至所述有源层的漏极接触孔；所述源极接触孔内和所述漏极接触孔内均填充有源/漏极材料层，并分别在所述源极接触孔的上方形成有源极和在所述漏极接触孔的上方形成有漏极；
所述第一层间介质层的材料和所述第二层间介质层的材料均为氧化硅，所述第一层间介质层的材料中氧元素的含量大于所述第二层间介质层的材料中氧元素的含量。
10.根据权利要求9所述的薄膜晶体管基板，其特征在于，所述源极的尺寸大于所述源极接触孔的尺寸，所述源极和所述第二层间介质层之间还包括第三层间介质层；所述漏极的尺寸大于所述漏极接触孔的尺寸，所述漏极和所述第二层间介质层之间还包括所述第三层间介质层，所述第三层间介质层的材料为氮化硅或氮氧化硅。
11.根据权利要求10所述的薄膜晶体管基板，其特征在于，所述源极正下方的所述第二层间介质层的上表面高于所述源极周围的所述第二层间介质层的上表面；所述漏极正下方的所述第二层间介质层的上表面高于所述漏极周围的所述第二层间介质层的上表面。
12.根据权利要求11所述的薄膜晶体管基板，其特征在于，在所述源极、所述漏极以及所述第二层间介质层上方还依次层叠有钝化层和平坦层。
13.一种显示装置，其特征在于，包括权利要求9~12中任意一项所述的薄膜晶体管基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110860532.2A CN113314463B (zh) | 2021-07-29 | 2021-07-29 | 薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110860532.2A CN113314463B (zh) | 2021-07-29 | 2021-07-29 | 薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113314463A CN113314463A (zh) | 2021-08-27 |
| CN113314463B true CN113314463B (zh) | 2021-10-22 |
Family
ID=77381988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110860532.2A Active CN113314463B (zh) | 2021-07-29 | 2021-07-29 | 薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113314463B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978560A (zh) * | 2017-11-21 | 2018-05-01 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
| CN111430367A (zh) * | 2019-01-10 | 2020-07-17 | 株式会社日本显示器 | 半导体器件和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6561366B2 (ja) * | 2016-03-16 | 2019-08-21 | 株式会社Ｊｏｌｅｄ | 半導体装置とその製造方法 |
-
2021
- 2021-07-29 CN CN202110860532.2A patent/CN113314463B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978560A (zh) * | 2017-11-21 | 2018-05-01 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
| CN111430367A (zh) * | 2019-01-10 | 2020-07-17 | 株式会社日本显示器 | 半导体器件和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113314463A (zh) | 2021-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| US9202896B2 (en) | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT | |
| KR101542840B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| EP2717315A1 (en) | Copper-based metal wiring comprising oxide layer including indium and zinc | |
| TWI455322B (zh) | 薄膜電晶體及其製造方法 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US9646997B2 (en) | Array substrate, method for manufacturing the same and display device | |
| US10615284B2 (en) | Thin film transistor and method for fabricating the same, display substrate, display apparatus | |
| TWI458100B (zh) | 薄膜電晶體結構及其製造方法 | |
| CN100446260C (zh) | Tft阵列面板及其制造方法 | |
| CN108428730A (zh) | Oled显示基板及其制作方法、显示装置 | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| WO2014131258A1 (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 | |
| WO2013139135A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN114023699B (zh) | 阵列基板的制备方法及其阵列基板 | |
| CN108474986A (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
| US20110228502A1 (en) | Active device array substrate and fabricating method thereof | |
| US20220352275A1 (en) | Oled display panel and method of manufacturing same | |
| CN113314463B (zh) | 薄膜晶体管基板的制备方法、薄膜晶体管基板和显示装置 | |
| KR20100075058A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| WO2018192210A1 (zh) | 导电图案结构及其制备方法、阵列基板和显示装置 | |
| CN212230436U (zh) | 一种薄膜晶体管结构 | |
| US10553614B2 (en) | Thin-film transistor array substrate and manufacturing method for the same | |
| CN111681960A (zh) | 一种tft结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |