CN113284842B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN113284842B
CN113284842B CN202010939653.1A CN202010939653A CN113284842B CN 113284842 B CN113284842 B CN 113284842B CN 202010939653 A CN202010939653 A CN 202010939653A CN 113284842 B CN113284842 B CN 113284842B
Authority
CN
China
Prior art keywords
hole
distance
shift
channel
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010939653.1A
Other languages
English (en)
Other versions
CN113284842A (zh
Inventor
金永録
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113284842A publication Critical patent/CN113284842A/zh
Application granted granted Critical
Publication of CN113284842B publication Critical patent/CN113284842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体装置以及半导体装置的制造方法。一种制造半导体装置的方法包括以下步骤：形成第一层叠结构；形成穿透第一层叠结构的多个第一孔；在第一层叠结构上形成第二层叠结构；形成穿透第二层叠结构的多个第二孔；测量第一孔的边缘与第二孔的边缘之间的第一方向距离；以及校正要形成第二孔的第一方向位置。多个第二孔可包括相对于第一孔在正第一方向上移位的第一移位孔和相对于第一孔在负第一方向上移位的第二移位孔中的一个。

Description

半导体装置以及半导体装置的制造方法
技术领域
本公开总体上涉及电子装置，更具体地，涉及一种半导体装置以及该半导体装置的制造方法。
背景技术
非易失性存储器装置是即使供电中断时也维持所存储的数据的存储器装置。随着存储器单元以单层形式形成在半导体基板上方的二维非易失性存储器装置的集成度的改进已达到极限，已提出了存储器单元在垂直方向上形成在半导体基板上方的三维非易失性存储器装置。
三维存储器装置包括交替地层叠的层间绝缘层和栅电极以及穿透层间绝缘层和栅电极的沟道层。存储器单元沿着沟道层层叠。已开发了各种结构和制造方法以改进三维非易失性存储器装置的操作可靠性。
发明内容
根据本公开的一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成第一层叠结构；形成穿透第一层叠结构的多个第一孔；在第一层叠结构上形成第二层叠结构；形成穿透第二层叠结构的多个第二孔；测量第一孔的边缘与第二孔的边缘之间的第一方向距离以计算第一校正值，多个第一孔的边缘的位置分别通过第二孔暴露；以及使用第一校正值来校正要形成第二孔的第一方向位置，其中，多个第二孔包括相对于第一孔在正第一方向上移位的第一移位孔和相对于第一孔在负第一方向上移位的第二移位孔中的一个。
根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法包括以下步骤：形成第一层叠结构；使用包括多个第一开口的第一掩模来形成穿透第一层叠结构的多个第一孔；在第一层叠结构上形成第二层叠结构；使用包括多个第二开口的第二掩模来形成穿透第二层叠结构的多个第二孔；测量第一孔的边缘与第二孔的边缘之间的第一方向距离以计算第一校正值，多个第一孔的边缘的位置分别通过第二孔暴露；以及使用第一校正值来校正第二掩模的第一方向位置，其中，多个第二开口包括相对于第一开口在正第一方向上移位的第一移位开口和相对于第一开口在负第一方向上移位的第二移位开口中的一个。
根据本公开的另一方面，提供了一种半导体装置，该半导体装置包括：第一层叠结构；穿透第一层叠结构的多个第一孔；位于第一层叠结构上的第二层叠结构；穿透第二层叠结构的第一移位孔，该第一移位孔相对于所述多个第一孔当中的第一孔在正第一方向上移位；以及穿透第二层叠结构的第二移位孔，该第二移位孔相对于所述多个第一孔当中的第一孔在负第一方向上移位。
附图说明
现在将在下文参照附图更充分地描述实施方式的示例；然而，其可按照不同的形式具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员传达实施方式的示例的范围。
在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
图1A、图1B、图2A、图2B、图3A、图3B、图4A、图4B和图4C是示出根据本公开的实施方式的半导体装置的制造方法的示图。
图5是示出根据本公开的实施方式的半导体装置的制造方法的流程图。
图6A、图6B和图6C是示出根据本公开的实施方式的半导体装置的结构的截面图。
图7A、图7B、图8A、图8B、图9A和图9B是示出根据本公开的实施方式的半导体装置的结构的示图。
图10是示出根据本公开的实施方式的半导体装置的结构的布局。
图11A、图11B、图11C、图11D、图11E、图12A、图12B、图12C、图12D、图12E、图13A和图13B是示出根据本公开的实施方式的半导体装置的制造方法的示图。
图14A、图14B和图14C是示出根据本公开的实施方式的掩模图案的修改的示图。
图15A、图15B和图15C是示出根据本公开的实施方式的掩模图案的修改的示图。
图16是示出根据本公开的实施方式的存储器系统的配置的框图。
图17是示出根据本公开的实施方式的存储器系统的配置的框图。
图18是示出根据本公开的实施方式的计算系统的配置的框图。
图19是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
为了描述根据本公开的概念的实施方式，本文所公开的具体结构或功能描述仅是例示性的。根据本公开的概念的实施方式可按各种形式实现，不能被解释为限于本文中所阐述的实施方式。
实施方式可提供一种具有稳定的结构和改进的特性的半导体装置以及该半导体装置的制造方法。
图1A至图3A、图1B至图3B以及图4A至图4C是示出根据本公开的实施方式的半导体装置的制造方法的示图。
参照图1A和图1B，形成第一层叠结构ST1。随后，形成第一孔H1，其穿透第一层叠结构ST1。例如，使用包括第一开口OP1的第一掩模MK1来形成第一孔H1。第一掩模MK1可以是在曝光工艺中使用的光掩模。在使用第一掩模MK1在第一层叠结构ST1上形成第一掩模图案MP1之后，可通过使用第一掩模图案MP1作为蚀刻屏障蚀刻第一层叠结构ST1来形成第一孔H1。
第一孔H1可布置在第一方向I以及与第一方向I交叉的第二方向II上。第一孔H1可在第三方向III上扩展。第三方向III可以是从由第一方向I和第二方向II限定的平面突出的方向。
随后，在第一孔H1中形成牺牲层SC。牺牲层SC可包括相对于第一层叠结构ST1具有高蚀刻选择性的材料。第一层叠结构ST1可包括氧化物、氮化物等，并且牺牲层SC可包括多晶硅、钨、氮化钛等。例如，可在第一孔H1中形成穿透结构。
参照图2A和图2B，形成第二层叠结构ST2。随后，形成第二孔H2，其穿透第二层叠结构ST2。例如，使用包括第二开口OP2的第二掩模MK2来形成第二孔H2。第二掩模MK2可以是在曝光工艺中使用的光掩模。第二开口OP2可包括第一移位开口SOP1和第二移位开口SOP2。第一移位开口SOP1可以是相对于第一开口OP1在正第一方向+I上移位的开口。第二移位开口SOP2可以是相对于第一开口OP1在负第一方向-I上移位的开口。第一移位开口SOP1移位的距离D1和第二移位开口SOP2移位的距离D2仅具有不同的方向，但是可具有基本上相同的值。尽管图中未示出，第二开口OP2还可包括与第一开口对准(即，未移位)的非移位开口。
在使用第二掩模MK2在第二层叠结构ST2上形成第二掩模图案MP2之后，可通过使用第二掩模图案MP2作为蚀刻屏障蚀刻第二层叠结构ST2来形成第二孔H2。第二孔H2可具有锥形截面。各个第二孔H2在第一表面S1处的第一宽度W1可大于在界面IF处的第二宽度W2。在界面IF处，各个第一孔H1的第三宽度W3可大于各个第二孔H2的第二宽度W2。
第二孔H2可包括与第一移位开口SOP1对应的第一移位孔SH1以及与第二移位开口SOP2对应的第二移位孔SH2。可通过反映第二开口OP2的移位距离D1和D2以及第二掩模MK2的未对准值来定位第一移位孔SH1和第二移位孔SH2。
第一移位孔SH1可相对于第一孔H1在正第一方向+I上移位。因此，第一孔H1的第一边缘E1可在正第一方向+I上通过第一移位孔SH1暴露。第二移位孔SH2可相对于第一孔H1在负第一方向-I上移位。因此，第一孔H1的第一边缘E1可在负第一方向-I上通过第二移位孔SH2暴露。因此，可检查在界面IF处第一边缘E1的位置。具体地，可检查在正第一方向+I和负第一方向-I上第一边缘E1的位置。在实施方式中，可通过各个第二孔H2检查在正第一方向+I和负第一方向-I上第一边缘E1的位置。在实施方式中，可通过各个第二开口OP2检查在正第一方向+I和负第一方向-I上第一边缘E1的位置。
尽管图中未示出，第二孔H2还可包括与非移位开口对应的非移位孔。可通过反映第二掩模MK2的未对准值来定位非移位孔。
参照图3A和图3B，通过第二孔H2测量第一孔H1的第一边缘E1与第二孔H2的边缘E2和E3之间的第一方向距离。
参照图3A，可测量第一孔H1的通过第一移位孔SH1暴露的第一边缘E1与第一移位孔SH1的第二边缘E2之间的第一距离X1。可测量第一孔H1的通过第二移位孔SH2暴露的第一边缘E1与第二移位孔SH2的第二边缘E2之间的第二距离X2。第一边缘E1可以是界面IF处的边缘，第二边缘E2可以是第一表面处的边缘。
参照图3B，可测量第一孔H1的通过第一移位孔SH1暴露的第一边缘E1与第一移位孔SH1的第三边缘E3之间的第一距离X1。可测量第一孔H1的通过第二移位孔SH2暴露的第一边缘E1与第二移位孔SH2的第三边缘E3之间的第二距离X2。第一边缘E1和第三边缘E3可以是界面IF处的边缘。
参照图4A至图4C，可使用测量结果来计算相对于要形成第二孔H2的第一方向位置的校正值。通过比较第一距离X1和第二距离X2，可确定第二孔H2是否形成为在正第一方向+I上移位或者第二孔H2是否形成为在负第一方向-I上移位。另外，可基于测量结果校正在下一批次要形成第二孔H2的第一方向位置。在下一批次校正第二掩模MK2(参见图2A)的位置，从而可校正要形成第二孔H2的第一方向位置。
参照图4A，第一距离X1和第二距离X2可基本上相同。因此，可以看出，第二孔H2形成在目标位置。即，可以看出，第二掩模MK2对准在目标位置。因此，不校正在下一批次要形成第二孔H2的第一方向位置。在实施方式中，例如，在下一批次第二掩模MK2的位置可保持与在前一批次第二掩模MK2的位置基本上相同。
参照图4B，第一距离X1可大于第二距离X2。因此，可以看出，第二孔H2相对于目标位置在正第一方向+I上移位。即，可以看出，第二掩模MK2相对于目标位置在正第一方向+I上移位。因此，在负第一方向-I上校正在下一批次第二掩模MK2的位置。因此，可在负第一方向-I上校正在下一批次要形成的第二孔H2的位置。在实施方式中，例如，可在负第一方向-I上校正在下一批次第二掩模MK2的位置，以使第二孔H2移位回目标位置。
参照图4C，第二距离X2可大于第一距离X1。因此，可以看出，第二孔H2相对于目标位置在负第一方向-I上移位。即，可以看出，第二掩模MK2相对于目标位置在负第一方向-I上移位。因此，在正第一方向+I上校正在下一批次第二掩模MK2的位置。因此，可在正第一方向+I上校正在下一批次要形成的第二孔H2的位置。可使用下式1计算第二掩模MK2的位置校正值。当校正值为0时，可不校正第二掩模MK2的位置(参见图4A)。当校正值为负(-)时，可在负第一方向-I上校正第二掩模MK2的位置(参见图4B)。当校正值为正(+)时，可在正第一方向+I上校正第二掩模MK的位置(参见图4C)。
式1
校正值＝(X2-X1)/2
根据上述制造方法，使用包括在正第一方向+I和负第一方向-I上移位的第二开口OP2的第二掩模MK2来形成移位的第二孔H2。因此，第一孔H1的边缘可通过移位的第二孔H2暴露，并且可精细地测量第一孔H1与第二孔H2之间的交叠程度。此外，基于测量结果校正在下一批次要使用的第二掩模MK2的位置，以使得第一孔H1和第二孔H2之间在第一方向上的交叠程度可增加。
此外，第一层叠结构ST1、第二层叠结构ST2、第一孔H1和第二孔H2可对应于监测图案。监测图案可具有与主结构(例如，包括层叠的存储器单元的单元层叠结构或者包括互连结构(包括线、接触插塞等)的层间绝缘层)相似的结构。当形成单元层叠结构或层间绝缘层时，第一层叠结构ST1和第二层叠结构ST2可与单元层叠结构或层间绝缘层一起形成。当形成沟道孔或接触孔时，第一孔H1和第二孔H2可与沟道孔或接触孔一起形成。
当主图案和监测图案一起形成时，用于形成监测图案的掩模和用于形成主图案的掩模类似地未对准。因此，可计算相对于监测图案的校正值，并且所计算的校正值可应用于主图案。可使用通过第二孔H2测量的校正值来校正在下一批次形成的沟道孔或接触孔的位置。即，可使用监测图案来增加主结构在第一方向上的交叠程度。
图5是示出根据本公开的实施方式的半导体装置的制造方法的流程图。
首先，形成第一层叠结构ST1和穿透第一层叠结构ST1的第一孔H1(S50)。随后，形成第二层叠结构ST2(S51)。
随后，在第二层叠结构ST2上形成第二掩模图案MP2。可通过使用第二掩模MK2对掩模层进行曝光和显影来形成第二掩模图案MP2。另外，可使用位于划道区域中的对准键来测量第二掩模图案MP2的第一交叠程度(S52)。
随后，使用第二掩模图案MP2作为蚀刻屏障来蚀刻第二层叠结构ST2，从而形成第二孔H2(S53)。随后，可测量第二孔H2和第一孔H1的第二交叠程度(S54)。可通过第二孔H2测量第二孔H2的边缘与第一孔H1的边缘之间的距离。
随后，计算第二掩模MK2的位置校正值(S55)。校正值可基于第二交叠程度来计算，或者考虑第一交叠程度和第二交叠程度二者来计算。随后，执行后续工艺，例如在第一孔H1和第二孔H2中形成穿透结构的工艺。穿透结构可以是沟道结构、接触插塞、线、电极等。
随后，检查对应批次是不是最后批次(S56)。当对应批次是最后批次时(S56，是)，制造工艺结束。当对应批次不是最后批次时(S56，否)，新开始下一批次的工艺。另外，当在下一批次形成第二孔H2时(S53)，应用上面计算的校正值。从监测图案计算的校正值可等同地应用于主图案。
图6A至图6C是示出根据本公开的实施方式的半导体装置的结构的截面图，其表示主层叠结构的结构。以下，将省略与上述内容重复的内容的描述。
参照图6A，根据本公开的实施方式的半导体装置可包括单元层叠结构作为主层叠结构。半导体装置可包括第一单元层叠结构CST1、第二单元层叠结构CST2和沟道结构CH。
第一单元层叠结构CST1可包括交替地层叠的第一导电层11和第一绝缘层12。第一导电层11和第一绝缘层12可沿着第三方向III层叠。第一导电层11可以是选择晶体管、存储器单元等的栅电极。第一导电层11可包括诸如多晶硅、钨或金属的导电材料。第一绝缘层12用于将层叠的第一导电层11彼此绝缘，并且可包括诸如氧化物或氮化物的绝缘材料。第一导电层11当中的至少一个最下导电层可以是第一选择线，其它第一导电层11可以是字线。第一选择线可以是源极选择线或漏极选择线。
第一单元层叠结构CST1和第二单元层叠结构CST2可沿着第三方向III层叠。第二单元层叠结构CST2可位于第一单元层叠结构CST1的顶部或底部。第二单元层叠结构CST2可包括交替地层叠的第二导电层13和第二绝缘层14。第二导电层13可以是选择晶体管、存储器单元等的栅电极。第二导电层13可包括诸如多晶硅、钨或金属的导电材料。第二绝缘层14用于将层叠的第二导电层13彼此绝缘，并且可包括诸如氧化物或氮化物的绝缘材料。第二导电层13当中的至少一个最上导电层可以是第二选择线，其它第二导电层13可以是字线。第二选择线可以是漏极选择线或源极选择线。
第一单元层叠结构CST1可包括第一沟道孔CHL1，第二单元层叠结构CST2可包括第二沟道孔CHL2。第二沟道孔CHL2可分别连接到第一沟道孔CHL1。第一沟道孔CHL1可在第一方向I上彼此相邻，并且各个第一沟道孔CHL1可在第三方向III上扩展。第三方向III可以是第一单元层叠结构CST1和第二单元层叠结构CST2的层叠方向。第三方向III可以是从第一表面S1或界面IF突出的方向。
第一沟道孔CHL1和第二沟道孔CHL2中的每一个可具有锥形截面。在第一单元层叠结构CST1与第二单元层叠结构CST2之间的界面IF处，第一沟道孔CHL1的宽度可大于第二沟道孔CHL2的宽度。
沟道结构CH可穿透第一单元层叠结构CST1和第二单元层叠结构CST2。沟道结构CH可在第一方向I上彼此相邻，并且各个沟道结构CH可在第三方向III上扩展。沟道结构CH可形成在穿透第一单元层叠结构CST1的第一沟道孔CHL1和穿透第二单元层叠结构CST2的第二沟道孔CHL2中。一个沟道结构CH可形成在彼此连接的第二沟道孔CHL2和第一沟道孔CHL1中。
沟道结构CH可包括沟道层16，并且还包括存储器层15、间隙填充层17和焊盘18中的至少一个。沟道层16是形成选择晶体管、存储器单元等的沟道的区域，并且可包括诸如硅(Si)或锗(Ge)的半导体材料或者包括诸如纳米点、纳米管或石墨烯的纳米结构材料。存储器层15可包括隧道绝缘层、数据存储层和阻挡层中的至少一个。数据存储层可用作实质数据存储，并且包括浮栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料等。间隙填充层17可形成在沟道层16中，并且包括氧化物等。焊盘18可连接到沟道层16，并且包括导电材料。沟道层16可通过焊盘18连接到诸如位线或源极线的线。
根据此结构，选择晶体管、存储器单元等可位于第一导电层11和第二导电层13与沟道结构CH交叉的区域中。共享沟道结构CH的选择晶体管和存储器单元可构成一个存储器串。例如，存储器串可包括至少一个第一选择晶体管、存储器单元和至少一个第二选择晶体管。
参照图6B，第一沟道结构CH1可位于第一沟道孔CHL1中，并且第二沟道结构CH2可位于第二沟道孔CHL2中。第一沟道结构CH1可包括第一沟道层2，并且还包括第一存储器层1、第一间隙填充层3和第一焊盘4中的至少一个。第二沟道结构CH2可包括第二沟道层6，并且还包括第二存储器层5、第二间隙填充层7和第二焊盘8中的至少一个。第二沟道层6可通过第一焊盘4连接到第一沟道层2。
参照图6C，第一沟道孔CHL1和第二沟道孔CHL2可能未对准。第一沟道孔CHL1和第二沟道孔CHL2可通过彼此分离的工艺形成。在形成第一单元层叠结构CST1并且形成第一沟道孔CHL1之后，可形成第二单元层叠结构CST2，并且可形成第二沟道孔CHL2。因此，由于工艺的限制等，第一沟道孔CHL1和第二沟道孔CHL2可倾斜并形成。另选地，第一沟道孔CHL1和第二沟道孔CHL2可在界面IF处错位。
第一沟道孔CHL1和第二沟道孔CHL2中的每一个可在第四方向IV上扩展。第四方向IV可以是从第一表面S1或界面IF突出的方向。第四方向IV可以是与第三方向III交叉的方向。另外，第一沟道孔CHL1的轴线AX1和第二沟道孔CHL2的轴线AX2可错位。
第一沟道孔CHL1的第一边缘E1和第二沟道孔CHL2的第三边缘E3在第一方向I上错位的程度大于第一沟道孔CHL1的第一边缘E1和第二沟道孔CHL2的第二边缘E2在第一方向I上错位的程度。因此，尽管第一边缘E1和第二边缘E2在第三方向III上对准，但是在界面IF处第一边缘E1和第三边缘E3可能未对准。
因此，为了改进交叠程度，除了第二边缘E2和第一边缘E1的对准之外，还要改进第三边缘E3和第一边缘E1的对准。在根据本公开的实施方式的半导体装置的制造方法中，使用参照图1A至图5描述的监测图案来监测第一沟道孔CHL1和第二沟道孔CHL2的对准。
当形成第一单元层叠结构CST1和第二单元层叠结构CST2以及第一沟道孔CHL1和第二沟道孔CHL2时，形成监测图案，其具有与第一单元层叠结构CST1和第二单元层叠结构CST2以及第一沟道孔CHL1和第二沟道孔CHL2的结构相似的结构。监测图案可包括与第一单元层叠结构CST1和第二单元层叠结构CST2对应的第一层叠结构和第二层叠结构，包括与第一沟道孔CHL1和第二沟道孔CHL2对应的第一孔和第二孔，并且包括与沟道结构CH对应的穿透结构。因此，可通过监测图案监测第一沟道孔CHL1和第二沟道孔CHL2的对准，并且交叠程度可改进。
图7A至图9A和图7B至图9B是示出根据本公开的实施方式的半导体装置的结构的示图。图7A至图9A中的每一个是截面图，并且图7B至图9B中的每一个是图7A至图9A中的每一个所示的界面IF的布局。以下，将省略与上述内容重复的内容的描述。
参照图7A和图7B，根据本公开的实施方式的半导体装置可包括第一层叠结构ST1、第二层叠结构ST2和穿透结构PS1。第一层叠结构ST1和第二层叠结构ST2可对应于具有与单元层叠结构的结构相似的结构的监测图案。穿透结构PS1可对应于具有与沟道结构的结构相似的结构的监测图案。
第一层叠结构ST1可包括交替地层叠的第一材料层21和第二材料层22。第一材料层21可包括相对于第二材料层22具有高蚀刻选择性的材料。在示例中，第一材料层21可包括诸如氮化物的牺牲材料，并且第二材料层22可包括诸如氧化物的绝缘材料。在另一示例中，第一材料层可包括诸如多晶硅或钨的导电材料，并且第二材料层22可包括诸如氧化物的绝缘材料。
第一层叠结构ST1可包括第一孔H1。第一孔H1可在界面IF和第二表面S2处具有基本上相同的宽度，或者在界面IF处的宽度大于在第二表面S2处的宽度。第一孔H1可具有锥形截面。
第二层叠结构ST2可位于第一层叠结构ST1的顶部。第二层叠结构ST2可包括交替地层叠的第三材料层23和第四材料层24。第三材料层23可包括相对于第四材料层24具有高蚀刻选择性的材料。在示例中，第三材料层23可包括诸如氮化物的牺牲材料，并且第四材料层24可包括诸如氧化物的绝缘材料。在另一示例中，第三材料层23可包括诸如多晶硅或钨的导电材料，并且第四材料层24可包括诸如氧化物的绝缘材料。
第二层叠结构ST2可包括第二孔H2。第二孔H2可在第一表面S1和界面IF处具有基本上相同的宽度，或者在第一表面S1处的宽度大于在界面IF处的宽度。第二孔H2可具有锥形截面。在第一层叠结构ST1与第二层叠结构ST2之间的界面IF处，第一孔H1的宽度可大于第二孔H2的宽度。
第二孔H2可包括相对于第一孔H1在不同的方向上移位的第一移位孔SH1和第二移位孔SH2。第一移位孔SH1可相对于第一孔H1在正第一方向+I上移位。第二移位孔SH2可相对于第一孔H1在负第一方向-I上移位。
穿透结构PS1可穿透第一层叠结构ST1和第二层叠结构ST2。穿透结构PS1可形成在第一孔H1和第二孔H2中。穿透结构PS1可包括虚设沟道层26，并且还包括虚设存储器层25、虚设间隙填充层27和虚设焊盘28中的至少一个。
穿透结构PS1可具有与参照图6A描述的沟道结构CH的结构相似的结构。虚设沟道层26可具有与沟道层16基本上相同的结构，并且包括与沟道层16基本上相同的材料。虚设沟道层26可以是使用形成沟道层16的工艺形成的层。虚设存储器层25可具有与存储器层15基本上相同的结构，并且包括与存储器层15基本上相同的材料。存储器层25可以是使用形成存储器层15的工艺形成的层。虚设间隙填充层27可具有与间隙填充层17基本上相同的结构，并且包括与间隙填充层17基本上相同的材料。虚设间隙填充层27可以是使用形成间隙填充层17的工艺形成的层。虚设焊盘28可具有与焊盘18基本上相同的结构，并且包括与焊盘18基本上相同的材料。虚设焊盘28可以是使用形成焊盘18的工艺形成的焊盘。穿透结构PS1可具有与图6B所示相似的结构。
图7B示出在界面处第一孔H1和第二孔H2的相对位置。参照图7B，第一移位孔SH1的边缘和第一孔H1的边缘可在第一方向I上以第一距离X1彼此间隔开。第二移位孔SH2的边缘和第一孔H1的边缘可在第一方向I上以第二距离X2彼此间隔开。第一距离X1和第二距离X2可基本上相同。即，可以看出，在制造工艺中，用于形成第二孔H2的掩模对准在目标位置，并且第一移位孔SH1和第二移位孔SH2形成在目标位置。
尽管图中未示出，与参照图7A和图7B描述的监测图案对应的主结构也可形成在目标位置。在形成第一移位孔SH1和第二移位孔SH2时形成第二沟道孔CHL2的情况下，用于形成第二沟道孔CHL2的掩模对准在目标位置，并且第二沟道孔CHL2形成在目标位置。即，第二沟道孔CHL2对准在第一沟道孔CHL1中。
参照图8A和图8B，根据本公开的实施方式的半导体装置可包括第一层叠结构ST1、第二层叠结构ST2和穿透结构PS2。第一层叠结构ST1和第二层叠结构ST2可对应于单元结构，并且穿透结构PS2可对应于沟道结构。穿透结构PS2可穿透第一层叠结构ST1和第二层叠结构ST2。穿透结构PS2可形成在第一孔H1和第二孔H2中。
第二孔H2可包括相对于第一孔H1在不同方向上移位的第一移位孔SH1和第二孔SH2。第一移位孔SH1可相对于第一孔H1在正第一方向+I上移位。第二移位孔SH2可相对于第一孔H1在负第一方向-I上移位。然而，第一移位孔SH1移位的距离和第二移位孔SH2移位的距离可彼此不同。
参照图8B，第一移位孔SH1的边缘和第一孔H1的边缘可按第一距离X1彼此间隔开，并且第二移位孔SH2的边缘和第一孔H1的边缘可按第二距离X2彼此间隔开。第二距离X2的值可大于第一距离X1的值。即，可以看出，在制造工艺中，用于形成第二孔H2的掩模被定位成相对于目标位置在负第一方向-I上移位，并且第二孔H2整体形成为相对于目标位置在负第一方向-I上移位。
尽管图中未示出，与参照图8A和图8B描述的监测图案对应的主结构也可被定位成相对于目标位置在负第一方向-I上移位。在形成第一移位孔SH1和第二移位孔SH2时形成第二沟道孔CHL2的情况下，用于形成第二沟道孔CHL2的掩模被设置成相对于目标位置在负第一方向-I上移位，并且第二沟道孔CHL2形成为相对于目标位置在负第一方向-I上移位。即，第二沟道孔CHL2相对于第一沟道孔CHL1在负第一方向-I上未对准。
参照图9A和图9B，根据本公开的实施方式的半导体装置可包括第一层叠结构ST1、第二层叠结构ST2以及穿透结构PS3和PS3’。第一层叠结构ST1和第二层叠结构ST2以及穿透结构PS3和PS3’可对应于具有与单元层叠结构和沟道结构的结构相似的结构的监测图案。第一层叠结构ST1和第二层叠结构ST2可对应于单元层叠结构，并且穿透结构PS3和PS3’可对应于沟道结构。
穿透结构PS3可穿透第一层叠结构ST1和第二结构ST2，并且形成在第一孔H1和第二孔H2中。穿透结构PS3’可穿透第二层叠结构ST2，并且形成在第二孔H2中。牺牲层SC可形成在与穿透结构PS3’对应的第一孔H1中。
第二孔H2可包括在不同的方向上移位或在相同的方向上移位的第一移位孔SH1和第二移位孔SH2。
参照图9B，第一移位孔SH1的边缘和第一孔H1的边缘可按第一距离X1彼此间隔开，并且第二移位孔SH2的边缘和第一孔H1的边缘可按第二距离X2彼此间隔开。第一距离X1和第二距离X2可彼此不同，并且第二距离X2的值可大于第一距离X1的值。另外，第一孔H1的边缘可不暴露于第一移位孔SH1中。即，可以看出，在制造工艺中，用于形成第二孔H2的掩模被定位成相对于目标位置在负第一方向-I上移位，并且第二孔H2整体形成为相对于目标位置在负第一方向-I上移位。另外，可以看出，第二孔H2形成为相对于参照图8A和图8B描述的第二孔H2在负第一方向-I上进一步移位。
尽管图中未示出，与参照图8A和图8B描述的监测图案对应的主结构也可被定位成相对于目标位置在负第一方向-I上移位。在形成第一移位孔SH1和第二移位孔SH2时形成第二沟道孔CHL2的情况下，用于形成第二沟道孔CHL2的掩模被设置为相对于目标位置在负第一方向-I上移位，并且第二沟道孔CHL2形成为相对于目标位置在负第一方向-I上移位。即，第二沟道孔CHL2相对于第一沟道孔CHL1在负第一方向-I上未对准。
图10是示出根据本公开的实施方式的半导体装置的结构的布局。以下，将省略与上述内容重复的内容的描述。
参照图10，根据本公开的实施方式的半导体装置可包括芯片CHIP，并且监测图案可位于芯片CHIP中。监测图案可位于芯片CHIP的拐角CN处。芯片CHIP可包括存储器单元层叠的单元区域以及虚设区域，并且根据本公开的实施方式的监测图案可位于虚设区域中。包括在监测图案中的层叠结构、穿透结构等可与单元层叠结构、沟道结构等分离定位。
当多个芯片CHIP形成在晶圆上时，可在芯片CHIP之间限定划道区域SB。划道区域SB可以是用于将形成在晶圆上的多个芯片CHIP切割成各个芯片CHIP的切割区域。在制造工艺中使用的对准键可位于划道区域SB中。尽管对准键在切割工艺中被去除，但形成在芯片CHIP中的监测图案可保留。
图11A至图11E、图12A至图12E、图13A和图13B是示出根据本公开的实施方式的半导体装置的制造方法的示图。以下，将省略与上述内容重复的内容的描述。
参照图11A至图11E，形成第一层叠结构ST1，其包括交替地层叠的第一材料层31和第二材料层32。形成第一单元层叠结构CST1，其包括交替地层叠的第一材料层41和第二材料层42。可在形成第一材料层31时形成第一材料层41，并且可在形成第二材料层32时形成第二材料层42。
第一材料层31和41可包括相对于第二材料层32和42具有高蚀刻选择性的材料。在示例中，第一材料层31和41可包括诸如氮化物的牺牲材料，并且第二材料层32和42可包括诸如氧化物的绝缘材料。在另一示例中，第一材料层31和41可包括诸如多晶硅或钨的导电材料，并且第二材料层32和42可包括诸如氧化物的绝缘材料。
随后，形成第一孔H1，其穿透第一层叠结构ST1。可使用包括第一开口OP1的第一掩模51来形成第一孔H1。第一掩模51可以是光掩模。第一开口OP1可布置在第一方向I以及与第一方向I交叉的第二方向II上。另外，在第一方向I上相邻的第一开口OP1可被布置为在第二方向上错开，或者在第二方向II上相邻的第一开口OP1可被布置为在第一方向I上错开。第一孔H1可与第一开口OP1对应设置。
可在形成第一孔H1时形成第一沟道孔CHL1，第一沟道孔CHL1穿透第一单元层叠结构CST1。可使用形状与第一掩模51相同的掩模来形成第一沟道孔CHL1。因此，第一沟道孔CHL1的布置方式、截面形状、倾斜角度等可与第一孔H1基本上相等。
参照图12A至图12E，在第一孔H1中形成第一牺牲层35。当形成第一牺牲层35时，可在第一沟道孔CHL1中形成第二牺牲层45。第一牺牲层35和第二牺牲层45可包括相对于第一材料层和第二材料层31、32、41和42具有高蚀刻选择性的材料。代替形成第一牺牲层35和第二牺牲层45，可形成虚设沟道结构和沟道结构。
随后，在第一层叠结构ST1上形成第二层叠结构ST2。第二层叠结构ST2可包括交替地层叠的第三材料层33和第四材料层34。在第一单元层叠结构CST1上形成第二单元层叠结构CST2。第二单元层叠结构CST2可包括交替地层叠的第三材料层43和第四材料层44。可在形成第三材料层33时形成第三材料层43，并且可在形成第四材料层34时形成第四材料层44。
第三材料层33和34可包括相对于第四材料层34和44具有高蚀刻选择性的材料。在示例中，第三材料层33和43可包括诸如氮化物的牺牲材料，并且第四材料层34和44可包括诸如氧化物的绝缘材料。在另一示例中，第三材料层33和43可包括诸如多晶硅或钨的导电材料，并且第四材料层34和44可包括诸如氧化物的绝缘材料。
随后，形成第二孔H2，其穿透第二层叠结构ST2。可使用包括第二开口OP2的第二掩模52来形成第二孔H2。第二掩模52可以是光掩模。第二开口OP2可与第一开口OP1对应设置。第二开口OP2可包括在正第一方向+I上移位第一距离D1的第一移位开口SOP1以及在负第一方向-I上移位第一距离D1的第二移位开口SOP2。第二开口OP2可包括在正第二方向+II上移位第二距离D2的第三移位开口SOP3以及在负第二方向-II上移位第二距离D2的第四移位开口SOP4。第二开口OP2可包括第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3和第四移位开口SOP4。第一距离D1和第二距离D2可具有基本上相同的值，或具有不同的值。另外，第二开口OP2还可包括与第一开口OP1对准的非移位开口NOP。
第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3、第四移位开口SOP4和非移位开口NOP可按各种形式布置。在此实施方式中，示出非移位开口SOP1以十字形布置的情况。第一移位开口SOP1和第二移位开口SOP2可被设置为在倾斜方向上面向彼此，并且第三移位开口SOP3和第四移位开口SOP4可被设置为在倾斜方向上面向彼此。然而，第二开口OP2的布置形式和顺序不限于此，可不同地改变。
第二孔H2可与第二开口OP2对应设置。第二孔H2可包括在正第一方向+I上移位的第一移位孔SH1、在负第一方向-I上移位的第二移位孔SH2、在正第二方向+II上移位的第三移位孔SH3以及在负第二方向-II上移位的第四移位孔SH4。第二孔H2还可包括与第一孔H1对准的非移位孔NSH。另外，由于第二掩模52的未对准，第二孔H2可整体形成为在正第一方向+I、负第一方向-I、正第二方向+II或负第二方向-II上移位。
当形成第二孔H2时，可形成第二沟道孔CHL2，其穿透第二单元层叠结构CST2。可使用形状与第一掩模51基本上相同的第三掩模来形成第二沟道孔CHL2。与第二掩模52不同，第三掩模没有任何移位开口，因此，第二沟道孔CHL2的目标位置与第一沟道孔CHL1对准。然而，当第三掩模未对准时，第二沟道孔CHL2可整体未对准。
由于在形成第二孔H2时形成第二沟道孔CHL2，所以第二掩模52由于第三掩模的未对准而未对准。因此，第二沟道孔CHL和第二孔H2中的每一个可形成为相对于其目标位置移位基本上相同的距离。
随后，通过第二孔H2测量第一孔H1的边缘与第二孔H2的边缘之间的距离。可通过第一移位孔SH1测量第一移位孔SH1的底表面边缘与第一孔H1的顶表面边缘之间的第一方向距离X1。可通过第二移位孔SH2测量第二移位孔SH2的底表面边缘与第一孔H1的顶表面边缘之间的第一方向距离X2。可通过第三移位孔SH3测量第三移位孔SH3的底表面边缘与第一孔H1的顶表面边缘之间的第二方向距离X3。可通过第四移位孔SH4测量第四移位孔SH4的底表面边缘与第一孔H1的顶表面边缘之间的第二方向距离X4。
随后，使用测量结果计算第二掩模52的位置校正值。可使用第一方向距离X1和第一方向距离X2来计算校正值(即，第一方向校正值)。可使用第二方向距离X3和第二方向距离X4来计算校正值(即，第二方向校正值)。在实施方式中，第二方向校正值可为(X4-X3)/2。
参照图13A和图13B，通过第二孔H2去除第一牺牲层35。可通过选择性地蚀刻第一牺牲层35来使第一孔H1再次敞开。当由于第二孔H2未对准，第一牺牲层35未暴露或者第一牺牲层35的仅一部分暴露时，可能无法去除第一牺牲层35或者可去除第一牺牲层35的仅一部分。即，第一牺牲层35可保留在第一孔H1中。当第一牺牲层35被去除时，可通过第二沟道孔CHL2去除第二牺牲层45。可通过选择性地蚀刻第二牺牲层45来使第二沟道孔CHL2再次敞开。
随后，在第一沟道孔CHL1和第二沟道孔CHL2中形成沟道结构CH。沟道结构CH可包括存储器层46、沟道层47、间隙填充层48和焊盘49。当形成沟道结构CH时，穿透结构PS可形成在第一孔H1和第二孔H2中。穿透结构PS可以是虚设沟道结构，并且包括虚设存储器层36、虚设沟道层37、虚设间隙填充层38和虚设焊盘39。
随后，可利用第五材料层61替换第一单元层叠结构CST1的第一材料层41和第二单元层叠结构CST2的第三材料层43。当第一材料层41和第三材料层43包括牺牲材料并且第二材料层42和第四材料层44包括绝缘材料时，可利用导电层替换第一材料层41和第三材料层43。当第一材料层41和第三材料层43包括导电材料并且第二材料层42和第四材料层44包括绝缘材料时，第一材料层41和第三材料层43可被硅化。
当利用第五材料层61替换第一材料层41和第三材料层43时，第一材料层31和第三材料层33可原样保留。另选地，也可利用第五材料层61替换第一层叠结构ST1的第一材料层31和第二层叠结构ST2的第三材料层33。
根据上述制造方法，当形成单元层叠结构CST1和CST2以及沟道结构CH时，监测图案与单元层叠结构CST1和CST2以及沟道结构CH一起形成。因此，可通过监测图案来计算第二掩模52的位置校正值。该位置校正值可被应用于下一批次的制造工艺，并且可校正在下一批次使用的第二掩模52和第三掩模的位置。因此，在下一批次的制造工艺中第一沟道孔CHL1与第二沟道孔CHL2之间的交叠程度可改进。
图14A至图14C是示出根据本公开的实施方式的掩模图案的修改的示图。以下，将省略与上述内容重复的内容的描述。
参照图14A和图14C，使用第一掩模71形成穿透第一层叠结构ST1的第一孔H1。第一掩模71可以是光掩模。第一掩模71可包括第一开口OP1。第一开口OP1可布置在第一方向I和第二方向II上。第一孔H1可与第一开口OP1对应设置。第一孔H1可布置在第一方向I和第二方向II上。
参照图14B和图14C，使用第二掩模72形成穿透第二层叠结构ST2的第二孔H2。第二掩模72可以是光掩模。第二开口OP2可与第一开口OP1对应设置。第二开口OP2可包括在正第一方向+I上移位第一距离D1的第一移位开口SOP1以及在负第一方向-I上移位第一距离D1的第二移位开口SOP2。第二开口OP2可包括在正第二方向+II上移位第二距离D2的第三移位开口SOP3以及在负第二方向-II上移位第二距离D2的第四移位开口SOP4。第二开口OP2可包括第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3和第四移位开口SOP4。第二开口OP2还可包括与第一开口OP1对准的非移位开口NOP。
第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3、第四移位开口SOP4和非移位开口NOP可按各种形式布置。第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3、第四移位开口SOP4和非移位开口NOP可布置在第二方向II上。尽管在此实施方式中示出第四移位开口SOP4、第二移位开口SOP2、非移位开口NOP、第一移位开口SOP1和第三移位开口SOP3依次布置的情况，但本公开不限于此。第二开口OP2的布置形式和顺序可不同地改变。
第二孔H2可与第二开口OP2对应设置。第二孔H2可包括在正第一方向+I上移位的第一移位孔SH1、在负第一方向-I上移位的第二移位孔SH2、在正第二方向+II上移位的第三移位孔SH3以及在负第二方向-II上移位的第四移位孔SH4。第二孔H2还可包括与第一孔H1对准的非移位孔NSH。另外，由于第二掩模72的未对准，第二孔H2可整体形成为在正第一方向+I、负第一方向-I、正第二方向+II或负第二方向-II上移位。
图15A至图15C是示出根据本公开的实施方式的掩模图案的修改的示图。
参照图15A和图15C，使用第一掩模81形成穿透第一层叠结构ST1的第一孔H1。第一掩模81可以是光掩模。第一掩模81可包括第一开口OP1。第一开口OP1可布置在第一方向I和第二方向II上。第一孔H1可与第一开口OP1对应设置。第一孔H1可布置在第一方向I和第二方向II上。
参照图15B和图15C，使用第二掩模82形成穿透第二层叠结构ST2的第二孔H2。第二掩模82可以是光掩模。第二开口OP2可与第一开口OP1对应设置。第二开口OP2可包括在正第一方向+I上移位第一距离D1的第一移位开口SOP1以及在负第一方向-I上移位第一距离D1的第二移位开口SOP2。第二开口OP2可包括在正第二方向+II上移位第二距离D2的第三移位开口SOP3以及在负第二方向-II上移位第二距离D2的第四移位开口SOP4。第二开口OP2可包括第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3和第四移位开口SOP4。第二开口OP2还可包括与第一开口OP1对准的非移位开口NOP。
第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3、第四移位开口SOP4和非移位开口NOP可按各种形式布置。第一移位开口SOP1、第二移位开口SOP2、第三移位开口SOP3、第四移位开口SOP4和非移位开口NOP可布置在第一方向I上。尽管在此实施方式中示出了第二移位开口SOP2、第三移位开口SOP3、非移位开口NOP、第四移位开口SOP4和第一移位开口SOP1依次布置的情况，但本公开不限于此。第二开口OP2的布置形式和顺序可不同地改变。
第二孔H2可与第二开口OP2对应设置。第二孔H2可包括在正第一方向+I上移位的第一移位孔SH1、在负第一方向-I上移位的第二移位孔SH2、在正第二方向+II上移位的第三移位孔SH3以及在负第二方向-II上移位的第四移位孔SH4。第二孔H2还可包括与第一孔H1对准的非移位孔NSH。另外，由于第二掩模82的未对准，第二孔H2可整体形成为在正第一方向+I、负第一方向-I、正第二方向+II或负第二方向-II上移位。
图16是示出根据本公开的实施方式的存储器系统的配置的框图。
参照图16，根据本公开的实施方式的存储器系统1000包括存储器装置1200和控制器1100。
存储器装置1200用于存储具有诸如文本、图形和软件代码的各种数据格式的数据信息。存储器装置1200可以是非易失性存储器。另外，存储器装置1200可具有参照图1A至图15C描述的结构，并且根据参照图1A至图15C描述的制造方法制造。在实施方式中，存储器装置1200可包括：第一层叠结构；第一孔，其穿透第一层叠结构；第二层叠结构，其位于第一层叠结构上；第一移位孔，其穿透第二层叠结构，该第一移位孔相对于第一孔在正第一方向上移位；以及第二移位孔，其穿透第二层叠结构，该第二移位孔相对于第一孔在负第一方向上移位。存储器装置1200的结构和制造方法与上述相同，因此，将省略其详细描述。
控制器1100连接到主机和存储器装置1200，并且响应于来自主机的请求而访问存储器装置1200。例如，控制器1100被配置为控制存储器装置1200的读操作、写操作、擦除操作和后台操作。
控制器1100包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140、存储器接口1150等。
RAM 1110可用作CPU 1120的工作存储器、存储器装置1200与主机之间的高速缓存存储器以及存储器装置1200与主机之间的缓冲存储器。RAM 1110可由静态随机存取存储器(SRAM)、只读存储器(ROM)等代替。
CPU 1120控制控制器1100的总体操作。例如，CPU 1120被配置为操作存储在RAM1110中的诸如闪存转换层(FTL)的固件。
主机接口1130被配置为与主机接口。例如，控制器1100使用诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议和私有协议的各种接口协议中的至少一种来与主机通信。
ECC电路1140被配置为使用纠错码(ECC)来检测并纠正从存储器装置1200读取的数据中包括的错误。
存储器接口1150可被配置为与存储器装置1200接口。例如，存储器接口1150包括NAND接口或NOR接口。
控制器1100还可包括用于暂时地存储数据的缓冲存储器(未示出)。缓冲存储器可用于暂时地存储通过主机接口1130传送到外部的数据或者通过存储器接口1150从存储器装置1200传送的数据。控制器1100还可包括存储用于与主机接口的代码数据的ROM。
如上所述，根据本公开的实施方式的存储器系统1000包括具有改进的集成度和改进的特性的存储器装置1200，因此存储器系统1000的集成度和特性可改进。
图17是示出根据本公开的实施方式的存储器系统的配置的框图。以下，将省略与上述内容重复的内容的描述。
参照图17，根据本公开的实施方式的存储器系统1000’包括存储器装置1200’和控制器1100。控制器1100包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、存储器接口1150等。
存储器装置1200’可以是非易失性存储器。另外，存储器装置1200’可具有参照图1A至图15C描述的结构，并且根据参照图1A至图15C描述的制造方法制造。在实施方式中，存储器装置1200’可包括：第一层叠结构；第一孔，其穿透第一层叠结构；第二层叠结构，其位于第一层叠结构上；第一移位孔，其穿透第二层叠结构，该第一移位孔相对于第一孔在正第一方向上移位；以及第二移位孔，其穿透第二层叠结构，该第二移位孔相对于第一孔在负第一方向上移位。存储器装置1200’的结构和制造方法与上述相同，因此，将省略其详细描述。
存储器装置1200’可以是包括多个存储器芯片的多芯片封装。这多个存储器芯片被分成多个组，其被配置为经由第一通道至第k通道(CH1至CHk)与控制器1100通信。另外，包括在一个组中的存储器芯片可被配置为经由公共通道与控制器1100通信。作为参考，存储器系统1000’可被修改，使得一个存储器芯片连接到一个通道。
如上所述，根据本公开的实施方式的存储器系统1000’包括具有改进的集成度和改进的特性的存储器装置1200’，因此存储器系统1000’的集成度和特性可改进。具体地，存储器装置1200’被配置为多芯片封装，以使得存储器系统1000’的数据存储容量可增加，并且存储器系统1000’的操作速度可改进。
图18是示出根据本公开的实施方式的计算系统的配置的框图。以下，将省略与上述内容重复的内容的描述。
参照图18，根据本公开的实施方式的计算系统2000包括存储器装置2100、CPU2200、RAM 2300、用户接口2400、电源2500、系统总线2600等。
存储器装置2100存储通过用户接口2400提供的数据、由CPU 2200处理的数据等。另外，存储器装置2100通过系统总线2600电连接到CPU 2200、RAM 2300、用户接口2400、电源2500等。例如，存储器装置2100可通过控制器(未示出)或直接连接到系统总线2600。当存储器装置2100直接连接到系统总线2600时，控制器的功能可由CPU 2200、RAM 2300等执行。
存储器装置2100可以是非易失性存储器。存储器装置2100可具有参照图1A至图15C描述的结构，并且根据参照图1A至图15C描述的制造方法制造。在实施方式中，存储器装置2100可包括：第一层叠结构；第一孔，其穿透第一层叠结构；第二层叠结构，其位于第一层叠结构上；第一移位孔，其穿透第二层叠结构，该第一移位孔相对于第一孔在正第一方向上移位；以及第二移位孔，其穿透第二层叠结构，该第二移位孔相对于第一孔在负第一方向上移位。存储器装置2100的结构和制造方法与上述相同，因此，将省略其详细描述。
存储器装置2100可以是包括如参照图17描述的多个存储器芯片的多芯片封装。
如上所述配置的计算系统2000可以是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图像记录仪、数字图像播放器、数字视频记录仪、数字视频播放器、用于在无线环境中通信信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息网络的各种电子装置之一、RFID装置等。
如上所述，根据本公开的实施方式的计算系统2000包括具有改进的集成度和改进的特性的存储器装置2100，因此计算系统2000的特性也可改进。
图19是示出根据本公开的实施方式的计算系统的配置的框图。
参照图19，根据本公开的实施方式的计算系统3000包括软件层，该软件层包括操作系统3200、应用3100、文件系统3300、转换层3400等。另外，计算系统3000包括存储器装置3500等的硬件层。
操作系统3200可管理计算系统3000的软件资源、硬件资源等，并且控制中央处理单元的程序执行。应用3100是在计算系统3000上运行的各种应用程序之一，并且可以是由操作系统3200执行的实用程序。
文件系统3300意指用于管理计算系统3000中的数据、文件等的逻辑结构，并且根据规则来组织存储在存储器装置3500中的数据或文件。文件系统3300可根据计算系统3000中所使用的操作系统3200来确定。例如，当操作系统3200是微软的Windows操作系统之一时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。当操作系统3200是Unix/Linux操作系统之一时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)。
在该图中，操作系统3200、应用3100和文件系统3300被示出为单独的块。然而，应用3100和文件系统3300可被包括在操作系统3200中。
响应于来自文件系统3300的请求，转换层3400将地址转换为适合于存储器装置3500的形式。例如，转换层3400将文件系统3300所生成的逻辑地址转换成存储器装置3500的物理地址。逻辑地址与物理地址之间的映射信息可被存储为地址转换表。例如，转换层3400可以是闪存转换层(FTL)、通用闪存链路层(ULL)等。
存储器装置3500可以是非易失性存储器。存储器装置3500可具有参照图1A至图15C描述的结构，并且根据参照图1A至图15C描述的制造方法制造。在实施方式中，存储器装置3500可包括：第一层叠结构；第一孔，其穿透第一层叠结构；第二层叠结构，其位于第一层叠结构上；第一移位孔，其穿透第二层叠结构，该第一移位孔相对于第一孔在正第一方向上移位；以及第二移位孔，其穿透第二层叠结构，该第二移位孔相对于第一孔在负第一方向上移位。存储器装置3500的结构和制造方法与上述相同，因此，将省略其详细描述。
如上所述配置的计算系统3000可被分为在上层区域中执行的操作系统层以及在下层区域中执行的控制器层。应用3100、操作系统3200和文件系统3300被包括在操作系统层中，并且可由计算系统3000的工作存储器驱动。另外，转换层3400可被包括在操作系统层或控制器层中。
如上所述，根据本公开的实施方式的计算系统3000包括具有改进的集成度和改进的特性的存储器装置3500，因此计算系统3000的特性也可改进。
根据本公开，可提供一种具有稳定的结构和改进的可靠性的半导体装置。此外，当制造半导体装置时，工艺难度可降低，制造过程可简化，并且制造成本可降低。
已在附图和说明书中描述了本公开的实施方式。尽管这里使用了特定术语，但这些术语仅用于说明本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内可进行许多变化。对于本领域技术人员而言应该显而易见，除了本文所公开的实施方式之外，还可基于本公开的技术范围进行各种修改。
只要没有不同地定义，本文所使用的所有术语(包括技术术语或科学术语)具有本公开所属领域的技术人员通常理解的含义。具有字典中定义的定义的术语应被理解为使得其具有与相关技术的上下文一致的含义。只要在本申请中没有清楚地定义，术语不应以理想或过于正式的方式理解。
相关申请的交叉引用
本申请要求2020年2月19日提交于韩国知识产权局的韩国专利申请号10-2020-0020586的优先权，其完整公开通过引用并入本文。

Claims (15)

1.一种制造半导体装置的方法，该方法包括以下步骤：
形成第一层叠结构；
形成穿透所述第一层叠结构的多个第一孔；
在所述第一层叠结构上形成第二层叠结构；
形成穿透所述第二层叠结构的多个第二孔；
测量所述第一孔的顶表面边缘与所述第二孔的底表面边缘之间的第一方向距离以计算第一校正值，多个所述第一孔的所述顶表面边缘的位置分别通过所述第二孔暴露；以及
如果所述第一校正值是负或正并且对应批次不是最后批次，则在所述对应批次之后的下一批次中，使用所述第一校正值来校正要形成所述第二孔的第一方向位置，
其中，多个所述第二孔包括相对于第一孔在正第一方向上移位的第一移位孔和相对于第一孔在负第一方向上移位的第二移位孔中的一个，
其中，测量所述第一方向距离的步骤包括以下步骤：
测量所述第一移位孔的底表面边缘与第一孔的通过所述第一移位孔暴露的顶表面边缘之间的第一距离；以及
测量所述第二移位孔的底表面边缘与第一孔的通过所述第二移位孔暴露的顶表面边缘之间的第二距离，
其中，通过使用式“(X2-X1)/2”来计算所述第一校正值，并且其中，X1是所述第一距离，并且X2是所述第二距离。
2.根据权利要求1所述的方法，其中，在校正所述第二孔的所述第一方向位置的步骤中，当所述第一距离大于所述第二距离时，在所述负第一方向上校正要形成所述第二孔的位置。
3.根据权利要求1所述的方法，其中，当所述第二距离大于所述第一距离时，在所述正第一方向上校正要形成所述第二孔的位置。
4.根据权利要求1所述的方法，其中，多个所述第二孔包括相对于第一孔在正第二方向上移位的第三移位孔和相对于第一孔在负第二方向上移位的第四移位孔中的一个。
5.根据权利要求4所述的方法，该方法还包括以下步骤：
测量所述第一孔的顶表面边缘与所述第三移位孔的底表面边缘和所述第四移位孔的底表面边缘之间的第二方向距离以计算第二校正值，所述第一孔的所述顶表面边缘的位置通过所述第三移位孔和所述第四移位孔暴露；以及
使用所述第二校正值来校正要形成所述第二孔的第二方向位置。
6.根据权利要求1所述的方法，其中，在所述第一孔与所述第二孔之间的界面处，所述第一孔的宽度大于所述第二孔的宽度。
7.根据权利要求1所述的方法，其中，多个所述第二孔包括与第一孔对准的非移位孔。
8.根据权利要求1所述的方法，该方法还包括以下步骤：
形成第一单元层叠结构；
形成穿透所述第一单元层叠结构的第一沟道孔；
在所述第一单元层叠结构上形成第二单元层叠结构；以及
形成穿透所述第二单元层叠结构的第二沟道孔。
9.根据权利要求8所述的方法，其中，当形成所述第一孔时，形成所述第一沟道孔，并且当形成所述第二孔时，形成所述第二沟道孔。
10.根据权利要求8所述的方法，该方法还包括以下步骤：使用所述第一校正值来校正要形成所述第二沟道孔的第一方向位置。
11.一种制造半导体装置的方法，该方法包括以下步骤：
形成第一层叠结构；
使用包括多个第一开口的第一掩模来形成穿透所述第一层叠结构的多个第一孔；
在所述第一层叠结构上形成第二层叠结构；
使用包括多个第二开口的第二掩模来形成穿透所述第二层叠结构的多个第二孔；
测量所述第一孔的顶表面边缘与所述第二孔的底表面边缘之间的第一方向距离以计算第一校正值，多个所述第一孔的所述顶表面边缘的位置分别通过所述第二孔暴露；以及
如果所述第一校正值是负或正并且对应批次不是最后批次，则在所述对应批次之后的下一批次中，使用所述第一校正值来校正所述第二掩模的第一方向位置，
其中，多个所述第二开口包括相对于第一开口在正第一方向上移位的第一移位开口和相对于第一开口在负第一方向上移位的第二移位开口中的一个，
其中，形成多个所述第二孔的步骤包括以下步骤：
形成相对于第一孔在所述正第一方向上移位的第一移位孔；以及
形成相对于第一孔在所述负第一方向上移位的第二移位孔，
其中，测量所述第一方向距离的步骤包括以下步骤：
测量所述第一移位孔的底表面边缘与第一孔的通过所述第一移位孔暴露的顶表面边缘之间的第一距离；以及
测量所述第二移位孔的底表面边缘与第一孔的通过所述第二移位孔暴露的顶表面边缘之间的第二距离，
其中，通过使用式“(X2-X1)/2”来计算所述第一校正值，并且其中，X1是所述第一距离，并且X2是所述第二距离。
12.根据权利要求11所述的方法，其中，在校正所述第二掩模的所述第一方向位置的步骤中，当所述第一距离大于所述第二距离时，在所述负第一方向上校正所述第二掩模的位置。
13.根据权利要求11所述的方法，其中，在校正所述第二掩模的所述第一方向位置的步骤中，当所述第二距离大于所述第一距离时，在所述正第一方向上校正所述第二掩模的位置。
14.根据权利要求11所述的方法，其中，多个所述第二开口包括相对于第一开口在正第二方向上移位的第三移位开口和相对于第一开口在负第二方向上移位的第四移位开口中的一个。
15.根据权利要求14所述的方法，该方法还包括以下步骤：
测量所述第一孔的顶表面边缘与所述第二孔的底表面边缘之间的第二方向距离以计算第二校正值，所述第一孔的顶表面边缘的位置通过所述第二孔暴露；以及
使用所述第二校正值来校正所述第二掩模的第二方向位置。
CN202010939653.1A 2020-02-19 2020-09-09 半导体装置以及半导体装置的制造方法 Active CN113284842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200020586A KR20210105741A (ko) 2020-02-19 2020-02-19 반도체 장치 및 반도체 장치의 제조 방법
KR10-2020-0020586 2020-02-19

Publications (2)

Publication Number Publication Date
CN113284842A CN113284842A (zh) 2021-08-20
CN113284842B true CN113284842B (zh) 2024-03-01

Family

ID=77273261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010939653.1A Active CN113284842B (zh) 2020-02-19 2020-09-09 半导体装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (2) US11495504B2 (zh)
KR (1) KR20210105741A (zh)
CN (1) CN113284842B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210022797A (ko) * 2019-08-20 2021-03-04 삼성전자주식회사 반도체 장치
US11387243B2 (en) * 2020-05-13 2022-07-12 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN113725113B (zh) * 2021-08-30 2023-11-10 长江存储科技有限责任公司 半导体器件测量方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114204A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN108695335A (zh) * 2017-03-30 2018-10-23 爱思开海力士有限公司 半导体装置及其制造方法
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109887918A (zh) * 2019-03-05 2019-06-14 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110164818A (zh) * 2019-05-27 2019-08-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110676258A (zh) * 2019-01-08 2020-01-10 长江存储科技有限责任公司 三维存储器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007038702A1 (de) 2006-08-31 2008-07-31 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Reduzieren der Überlagerungsfehler in Belichtungsfeldern mittels APC-Steuerungsstrategien
JP2008218921A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
US8728332B2 (en) * 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
KR102476691B1 (ko) * 2015-12-21 2022-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조방법
KR102608180B1 (ko) * 2016-06-01 2023-12-01 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
IL266447B2 (en) 2016-11-10 2023-11-01 Asml Netherlands Bv Design and repair using stack diff

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114204A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN108695335A (zh) * 2017-03-30 2018-10-23 爱思开海力士有限公司 半导体装置及其制造方法
CN110676258A (zh) * 2019-01-08 2020-01-10 长江存储科技有限责任公司 三维存储器件及其制造方法
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109887918A (zh) * 2019-03-05 2019-06-14 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110164818A (zh) * 2019-05-27 2019-08-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器

Also Published As

Publication number Publication date
CN113284842A (zh) 2021-08-20
US20230021651A1 (en) 2023-01-26
US11495504B2 (en) 2022-11-08
KR20210105741A (ko) 2021-08-27
US20210257265A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US11037939B2 (en) Semiconductor device and method of manufacturing the same
CN113284842B (zh) 半导体装置以及半导体装置的制造方法
CN108933141B (zh) 半导体器件及其制造方法
US9634016B2 (en) Semiconductor device and method of manufacturing the same
US10332788B2 (en) Method of manufacturing a semiconductor device using reference pattern
TWI748002B (zh) 半導體裝置及其製造方法
CN111554685B (zh) 半导体装置及其制造方法
US20240213149A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN110246844B (zh) 半导体器件以及该半导体器件的制造方法
CN112864160B (zh) 半导体装置及半导体装置的制造方法
CN113284903A (zh) 半导体装置以及该半导体装置的制造方法
US11823999B2 (en) Semiconductor device and method of manufacturing the same
US20240234300A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN112310107B (zh) 半导体装置以及制造半导体装置的方法
CN112563279B (zh) 半导体装置及其制造方法
KR20220125033A (ko) 메모리 장치 및 그 제조방법
KR20220120974A (ko) 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant