CN113268444A - 一种基于多摩川协议实现的位置传感芯片接口电路 - Google Patents

一种基于多摩川协议实现的位置传感芯片接口电路 Download PDF

Info

Publication number
CN113268444A
CN113268444A CN202110549583.3A CN202110549583A CN113268444A CN 113268444 A CN113268444 A CN 113268444A CN 202110549583 A CN202110549583 A CN 202110549583A CN 113268444 A CN113268444 A CN 113268444A
Authority
CN
China
Prior art keywords
unit
data
module
serial
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110549583.3A
Other languages
English (en)
Other versions
CN113268444B (zh
Inventor
来新泉
赵壮
王瑞东
王天宇
赵宏宇
刘晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110549583.3A priority Critical patent/CN113268444B/zh
Publication of CN113268444A publication Critical patent/CN113268444A/zh
Application granted granted Critical
Publication of CN113268444B publication Critical patent/CN113268444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提出了一种基于多摩川协议实现的位置传感芯片接口电路，用于解决现有技术应用场景中存在的集成化程度低、成本高、兼容性低的问题，本发明包括从机接口电模块、通信信号线模块和主机解码模块，主机解码模块与从机接口模块间挂接RS485构成通信信号线模块，该位置传感器芯片接口电路完全兼容多摩川协议规定的各通信指令、数据格式和时序细节；并遵循多摩川异步串行通信方式，在波特率、通信的数据格式及RS485通信协议方面，主机解码模块与从机接口模块均保持一致。本发明可以提高国内的串行绝对式传感芯片国产化水平，解决与市面上主流通信协议的兼容问题，大大提高国内同类型芯片的竞争力。

Description

一种基于多摩川协议实现的位置传感芯片接口电路
技术领域
本发明涉及自动化测量技术领域，具体涉及一种基于多摩川协议实现的位置传感芯片接口电路。
背景技术
随着现代科技的快速发展，工控领域的精密设备如精磨机床、加工机器人等伺服控制系统性能要求愈来愈高，许多同步电机需要非常精确的位置感测以实现可靠控制，绝对式位置传感芯片由于其抗干扰性好、位置数据可靠，为各种需要位置信息及相应速度信息的应用场景提供了便利的解决方案。绝对式传感芯片将被测装置的实时位置转换成数字式信号，以特定通信接口协议发送给主机，达到对被测装置位置信息进行实时测量、实时处理及显示的目的。
对于串行绝对式传感芯片内部的数据信号，为增强抗干扰能力，提高位置数据信号的通信可靠性，各大厂商针对不同指标需求提出了许多协议标准，目前应用广泛的通信接口协议有EnDat2.2协议、BiSS协议、HIPERFACE协议、多摩川协议等。目的均是通过各自的协议将数据信号发送给主机控制器。
国内目前的应用方案通常是采用各厂商成熟的绝对式传感芯片获取位置信息，一般还需要购买相应的解码芯片或对应的PLC解码方案，基本停留在系统应用和直接集成的层面，国内技术的空白直接造成了实际产品的成本提高，而且实际的应用方案集成化程度低，虽然目前出现了一些解码方案，但针对芯片内部的从机接口电路尚不能实现国产化。具体到与本专利密切相关的多摩川协议的国内解决方案上，目前多摩川公司针对其生产的串行绝对式传感芯片提供了AU5661和AU5688专用转换芯片，用于实现解码，但要用该转换芯片还需要中间接口电路，这使得实现方案设计复杂，集成化程度低，而且AU5688价格昂贵。
发明内容
为了解决上述技术问题，我们公开一种基于多摩川通信协议实现的位置传感芯片接口电路实现方案，该电路方案包括从机接口模块、通信信号线模块和主机解码模块三部分。接口电路完全兼容多摩川协议规定的各通信指令、数据格式和时序细节。同时，该方案采用模块化设计，定制通信指令，实现了主机从机之间的兼容通信和技术的完全覆盖，可以提高国内的串行绝对式传感芯片国产化水平，解决与市面上主流通信协议的兼容问题，大大提高国内同类型芯片的竞争力。
为实现上述目的，本发明的位置传感器芯片接口电路，包括从机接口模块、通信信号线模块和主机解码模块，其完全兼容多摩川协议规定的各通信指令、数据格式和时序细节；并遵循多摩川异步串行通信方式，在波特率、通信的数据格式及RS485通信协议方面，主机解码模块与从机接口模块均保持一致；
所述主机解码模块用于向集成于位置传感芯片内部的从机接口模块发送读取数据指令，并负责对从机接口模块发来的数据进行接收、解析和显示；
所述从机接口模块用于接收主机发来的数据指令，进行解析和校验，并按照解析到的对应指令ID对位置传感芯片内部的相应寄存器组数据进行抓取、锁存和串行发送；主机解码模块与从机接口模块间挂接RS485构成通信信号线模块，以提高数据传输的可靠性。
主机解码模块发送数据的校验过程与从机接口模块接收数据的校验过程实时同步，同样的，从机发送数据的过程与主机接收数据的过程也实时同步。
上述的一种基于多摩川协议实现的位置传感芯片接口电路，所述主机解码模块至少包括逻辑控制单元、指令寄存单元、数据锁存1单元、数据锁存2单元、字节读取单元、CRC校验单元、分频和计数单元、串并转换单元、并串转换单元；所述字节读取单元用于实现对串行数据的读取，并提取出帧数据；所述CRC校验单元用于在指令接收和数据发送过程中对串行数据有效帧数据位的实时校验；所述数据锁存单元可实现对数据的缓存，其作为数据缓存中心记录来自串行通信信号线上的实时数据，便于逻辑控制单元对数据进一步处理；所述串并转换单元的输出端分别与数据锁存单元、字节读取单元、CRC校验单元、分频和计数单元的输入端连接，所述数据锁存1单元的输出端与主机解码模块的并行输出端口CD[7:0]、SF[7:0]、D0F[7:0]、D1F[7:0]、D2F[7:0]、D3F[7:0]、D4F[7:0]、D5F[7:0]、D6F[7:0]、D7F[7:0]连接，所述逻辑控制单元根据输入CMD端口进行指令判断，输出对应指令和使能电平，分别输出至指令寄存单元和DRCNT端，所述指令寄存单元的输出端与并串转换单元的输入端相连，同时其输出端亦通过数据锁存2单元将指令数据送至CRC校验单元、分频和计数单元，完成数据校验。
上述从机接口模块至少包括逻辑控制单元、数据锁存3单元、数据锁存4单元、字节读取单元、CRC校验单元、分频和计数单元、串并转换单元、并串转换单元；所述串并转换单元的输出端与数据锁存3单元相连，所述数据锁存3单元的输出端送入逻辑控制单元，所述逻辑控制单元输出端分别与数据锁存4单元输入端和DRCNT_TX端相连，所述数据锁存4单元的输出端与并串转换单元输入端相连，同时，数据锁存4单元的输入端连接ea1、ea0、ROMDATA、ABS0、ABS1、ABS2、ENID、ABM0、ABM1、ABM2、ALMC并行端口，所述字节读取单元、CRC校验单元、分频和计数单元同时与数据锁存4单元和数据锁存3单元相连，用于完成对锁存数据的字节读取和CRC校验。
上述通信信号线模块由两条收发线、两个RS485以及用于抑制共模干扰的电阻对构成，两个RS485分别与SD_IN、RQ_OUT、DRCNT、RX_IN、TX_OUT、DRCNT_TX端口相连，其中SD_IN端口用于主机解码模块接收从机接口模块发来的位置数据，RQ_OUT端口用于主机解码模块发送指令数据，RX_IN端口用于从机接口模块接收主机解码模块发来的指令数据，TX_OUT用于从机接口模块发送位置数据，DRCNT端口和DRCNT_TX端口用于分别使能两个RS485。
上述分频和计数单元包含分频器和计数器，其中分频器将20MHz的输入时钟频率分频为10MHz，供给内部3的计数单元、字节读取单元、CRC校验单元等工作；计数器单元在指令接收功能单元接收指令和数据发送功能单元发送数据过程中计数，为各使能信号提供基准，以实现在特定时间对数据的校验和时序的控制；分频器和计数器共同完成对电路中数字指令、角度数据以及使能逻辑的时序同步。
本发明与现有技术相比，具有以下优点：
(1)本发明除通信信号线模块外，其他模块均可以集成于芯片内部，提高了系统集成度，使得产品尺寸足够小。同时主机可以方便地部署在可编程逻辑器件或PLC上，非常便捷。
(2)本发明中的主机解码模块和从机接口模块电路逻辑完全兼容多摩川协议，实现了主从机之间的兼容通信和技术的完全覆盖，可以提高国内的串行绝对式传感芯片国产化水平，解决与市面上主流通信协议的兼容问题，大大提高国内同类型芯片的竞争力。
(3)本发明中提到的从机接口模块预设的并行端口丰富，涵盖了绝对式传感芯片内部的ABS——单圈角度数据、ABM——多圈匝数数据、ROMDATA——EEPROM读写数据、ALMC——报警信息数据等的处理和传输，有利于提高产品使用效率，可以灵活应用于不同的调试场景或生产线。
(4)本发明采用数据锁存单元实现对数据的缓存，其作为数据缓存中心记录来自串行通信信号线上的实时数据，有利于提高接口电路的整体数据处理能力。
(5)与传统的数据接收与校验分离式设计思路不同，本发明采用CRC校验单元在指令接收和数据发送过程中对串行数据有效帧数据位进行实时校验，做到了对数据的实时接收和校验，有利于提高电路的响应速度。
附图说明
图1是本发明的整体电路原理图。
图2是本发明的主机解码模块原理图。
图3是本发明的从机接口模块原理图。
具体实施方式
为了使本发明的技术特点、电路构成、功能与使用场景直观易懂，下面将结合图示，进一步阐述本发明，在以下表述中，除非特别说明，术语“使能”、“连”、“连接”应是广义上的理解。
参照图1，本发明包括从机接口模块、通信信号线模块和主机解码模块。
主机解码模块输入端口为CMD，用于指定主机给从机发送的指令ID类型，根据多摩川协议规定，可以是读取单圈位置数据、多圈匝数数据、单圈数据+多圈数据+芯片报警信息、读取EEPROM数据、写EEPROM数据，具体ID类型兼容多摩川协议规定，输出端口CD[7:0]、SF[7:0]、D0F[7:0]、D1F[7:0]、D2F[7:0]、D3F[7:0]、D4F[7:0]、D5F[7:0]、D6F[7:0]、D7F[7:0]，用于显示从机发来的角度数据信息，其中CD用于显示从机发来发的指令ID码，SF用于显示芯片内部的报警信息，其具体信息兼容多摩川协议规定。
从机接口模块输入端口为ea1、ea0、ROMDATA[7:0]、ABS0[7:0]、ABS1[7:0]、ABS2[7:0]、ENID[7:0]、ABM0[7:0]、ABM1[7:0]、ABM2[7:0]、ALMC[7:0]，其中ea1、ea0连接绝对式传感芯片内部的内部错误报警信息寄存器，具体错误类型符合多摩川协议规定。ROMDATA[7:0]连接绝对式传感芯片内部的EEPROM数据端口，ABS0[7:0]、ABS1[7:0]、ABS2[7:0]连接绝对式传感芯片内部的单圈角度数据寄存器，ABM0[7:0]、ABM1[7:0]、ABM2[7:0]、ALMC[7:0]连接绝对式传感芯片内部的多圈匝数寄存器，ENID[7:0]用于连接绝对式传感芯片内部的编号寄存器。
通信信号线模块由两条收发线、两个RS485以及用于抑制共模干扰的电阻对构成，两个RS485分别与SD_IN、RQ_OUT、DRCNT、RX_IN、TX_OUT、DRCNT_TX端口相连，其中SD_IN端口用于主机解码模块接收从机接口模块发来的位置数据，RQ_OUT端口用于主机解码模块发送指令数据，RX_IN端口用于从机接口模块接收主机解码模块发来的指令数据，TX_OUT用于从机接口模块发送位置数据，DRCNT端口和DRCNT_TX端口用于分别使能两个RS485。
本发明完全兼容多摩川协议规定的各通信指令、数据格式和时序细节；并遵循多摩川异步串行通信方式，在波特率、通信的数据格式及RS485通信协议方面，主机解码模块与从机接口模块均保持一致；
整个接口电路采用“一问一答”的交互原理，实现基于多摩川通信协议的数据交互。
参照图2，主机解码模块根据指令发送功能需求和数据接收功能需求，分别负责完成对从机接口模块指令的发送，对从机接口模块发来的数据的接收、解析。
主机解码模块至少包括逻辑控制单元、指令寄存单元、数据锁存1单元、数据锁存2单元、字节读取单元、CRC校验单元、分频和计数单元、串并转换单元、并串转换单元；
字节读取单元用于实现对串行数据的读取，并提取出帧数据；
CRC校验单元用于在指令接收和数据发送过程中对串行数据有效帧数据位的实时校验；
数据锁存单元可实现对数据的缓存，其作为数据缓存中心记录来自串行通信信号线上的实时数据，便于逻辑控制单元对数据进一步处理；
分频和计数单元包含分频器和计数器，其中分频器将20MHz的输入时钟频率分频为10MHz，供给内部3的计数单元、字节读取单元、CRC校验单元等工作；计数器单元在指令接收功能单元接收指令和数据发送功能单元发送数据过程中计数，为各使能信号提供基准，以实现在特定时间对数据的校验和时序的控制；分频器和计数器共同完成对电路中数字指令、角度数据以及使能逻辑的时序同步。
串并转换单元的输出端分别与数据锁存单元、字节读取单元、CRC校验单元、分频和计数单元的输入端连接，数据锁存1单元的输出端与主机解码模块的并行输出端口CD[7:0]、SF[7:0]、D0F[7:0]、D1F[7:0]、D2F[7:0]、D3F[7:0]、D4F[7:0]、D5F[7:0]、D6F[7:0]、D7F[7:0]连接，逻辑控制单元根据输入CMD端口进行指令判断，输出对应指令和使能电平，分别输出至指令寄存单元和DRCNT端，指令寄存单元的输出端与并串转换单元的输入端相连，同时其输出端亦通过数据锁存2单元将指令数据送至CRC校验单元、分频和计数单元，完成数据校验。
参照图3，从机接口模块根据指令接收功能需求和数据发送功能需求，分别负责完成对主机指令的监听、解析，对绝对式传感芯片内部角度数据的抓取、锁存和发送。
从机接口模块至少包括逻辑控制单元、数据锁存3单元、数据锁存4单元、字节读取单元、CRC校验单元、分频和计数单元、串并转换单元、并串转换单元；
字节读取单元用于实现对串行数据的读取，并提取出帧数据；
CRC校验单元用于在指令接收和数据发送过程中对串行数据有效帧数据位的实时校验；
数据锁存单元可实现对数据的缓存，其作为数据缓存中心记录来自串行通信信号线上的实时数据，便于逻辑控制单元对数据进一步处理；
分频和计数单元包含分频器和计数器，其中分频器将20MHz的输入时钟频率分频为10MHz，供给内部3的计数单元、字节读取单元、CRC校验单元等工作；计数器单元在指令接收功能单元接收指令和数据发送功能单元发送数据过程中计数，为各使能信号提供基准，以实现在特定时间对数据的校验和时序的控制；分频器和计数器共同完成对电路中数字指令、角度数据以及使能逻辑的时序同步。
串并转换单元的输出端与数据锁存3单元相连，数据锁存3单元的输出端送入逻辑控制单元，逻辑控制单元输出端分别与数据锁存4单元输入端和DRCNT_TX端相连，数据锁存4单元的输出端与并串转换单元输入端相连，同时，数据锁存4单元的输入端连接ea1、ea0、ROMDATA、ABS0、ABS1、ABS2、ENID、ABM0、ABM1、ABM2、ALMC并行端口，字节读取单元、CRC校验单元、分频和计数单元同时与数据锁存4单元和数据锁存3单元相连，用于完成对锁存数据的字节读取和CRC校验。
整体电路内部逻辑运行流程如下：
(1)主机解码模块通过CMD端口获取应发送的指令ID类型，控制指令寄存单元将对应指令数据进行锁存，并调用CRC校验单元、分频和计数单元、并串转换单元对指令数据进行并串转换，通过串行线完成串行发送过程；
(2)从机接口模块中的逻辑控制单元在未接收到主机指令时处于监听状态，当串行数据线发来指令时，从机串并转换单元调用分频和计数单元、字节读取单元、CRC校验单元将串行数据实时转为字节并行数据；
(3)在CRC校验正确的情况下，从机接口模块中的逻辑控制单元对字节数据进行解析和判断，当判定指令正确，并解析出具体的指令ID后，对来自绝对式传感芯片内部的对应数据帧进行数据锁存，并调用分频和计数单元和CRC校验单元对数据帧进行并串转换和校验，完成串行数据发送过程；
(4)主机解码模块通过串行线接收到从机发来的数据，并调用分频和计数单元、字节读取单元、CRC校验单元完成串并转换，将并行数据进行锁存后，按照对应字节显示在CD[7:0]、SF[7:0]、D0F[7:0]、D1F[7:0]、D2F[7:0]、D3F[7:0]、D4F[7:0]、D5F[7:0]、D6F[7:0]、D7F[7:0]并行端口上。
上述实施例仅是本发明的典型例子，本实用发明不限于该实施例，还可以做出各种修改，变换和变形，所以说明书和附图均是说明性的而非限制性的，凡是根据本发明实质对以上实施例做出的任何修改和变化，均应属于本发明的保护范围。

Claims (6)

1.一种基于多摩川协议实现的位置传感芯片接口电路，包括从机接口模块、通信信号线模块和主机解码模块，其特征在于：该位置传感芯片接口电路完全兼容多摩川协议规定的各通信指令、数据格式和时序细节；并遵循多摩川异步串行通信方式，在波特率、通信的数据格式及RS485通信协议方面，主机解码模块与从机接口模块均保持一致；
所述主机解码模块用于向集成于位置传感芯片内部的从机接口模块发送读取数据指令，并负责对从机接口模块发来的数据进行接收、解析和显示；
所述从机接口模块用于接收主机发来的数据指令，进行解析和校验，并按照解析到的对应指令ID对位置传感芯片内部的相应寄存器组数据进行抓取、锁存和串行发送；主机解码模块与从机接口模块间挂接RS485构成通信信号线模块，以提高数据传输的可靠性。
2.根据权利要求1所述的一种基于多摩川协议实现的位置传感芯片接口电路，所述主机解码模块至少包括逻辑控制单元、指令寄存单元、数据锁存1单元、数据锁存2单元、字节读取单元、CRC校验单元、分频和计数单元、串并转换单元、并串转换单元；
所述字节读取单元用于实现对串行数据的读取，并提取出帧数据；
所述CRC校验单元用于在指令接收和数据发送过程中对串行数据有效帧数据位的实时校验；
所述数据锁存单元可实现对数据的缓存，其作为数据缓存中心记录来自串行通信信号线上的实时数据，便于逻辑控制单元对数据进一步处理；
所述串并转换单元的输出端分别与数据锁存单元、字节读取单元、CRC校验单元、分频和计数单元的输入端连接，所述数据锁存1单元的输出端与主机解码模块的并行输出端口CD[7:0]、SF[7:0]、D0F[7:0]、D1F[7:0]、D2F[7:0]、D3F[7:0]、D4F[7:0]、D5F[7:0]、D6F[7:0]、D7F[7:0]连接，所述逻辑控制单元根据输入CMD端口进行指令判断，输出对应指令和使能电平，分别输出至指令寄存单元和DRCNT端，所述指令寄存单元的输出端与并串转换单元的输入端相连，同时其输出端亦通过数据锁存2单元将指令数据送至CRC校验单元、分频和计数单元，完成数据校验。
3.根据权利要求1所述的一种基于多摩川协议实现的位置传感芯片接口电路，所述从机接口模块至少包括逻辑控制单元、数据锁存3单元、数据锁存4单元、字节读取单元、CRC校验单元、分频和计数单元、串并转换单元、并串转换单元；
所述串并转换单元的输出端与数据锁存3单元相连，所述数据锁存3单元的输出端送入逻辑控制单元，所述逻辑控制单元输出端分别与数据锁存4单元输入端和DRCNT_TX端相连，所述数据锁存4单元的输出端与并串转换单元输入端相连，同时，数据锁存4单元的输入端连接ea1、ea0、ROMDATA、ABS0、ABS1、ABS2、ENID、ABM0、ABM1、ABM2、ALMC并行端口，所述字节读取单元、CRC校验单元、分频和计数单元同时与数据锁存4单元和数据锁存3单元相连，用于完成对锁存数据的字节读取和CRC校验。
4.根据权利要求1所述的一种基于多摩川协议实现的位置传感芯片接口电路，所述电路其通信信号线模块由两条收发线、两个RS485以及用于抑制共模干扰的电阻对构成，两个RS485分别与SD_IN、RQ_OUT、DRCNT、RX_IN、TX_OUT、DRCNT_TX端口相连，其中SD_IN端口用于主机解码模块接收从机接口模块发来的位置数据，RQ_OUT端口用于主机解码模块发送指令数据，RX_IN端口用于从机接口模块接收主机解码模块发来的指令数据，TX_OUT用于从机接口模块发送位置数据，DRCNT端口和DRCNT_TX端口用于分别使能两个RS485。
5.根据权利要求2或3所述的一种基于多摩川协议实现的位置传感芯片接口电路，所述分频和计数单元包含分频器和计数器，其中分频器将20MHz的输入时钟频率分频为10MHz，供给内部3的计数单元、字节读取单元、CRC校验单元等工作；计数器单元在指令接收功能单元接收指令和数据发送功能单元发送数据过程中计数，为各使能信号提供基准，以实现在特定时间对数据的校验和时序的控制；分频器和计数器共同完成对电路中数字指令、角度数据以及使能逻辑的时序同步。
6.根据权利要求1所述的一种基于多摩川协议实现的位置传感芯片接口电路，所述电路其主机解码模块发送数据的校验过程与从机接口模块接收数据的校验过程实时同步，同样的，从机发送数据的过程与主机接收数据的过程也实时同步。
CN202110549583.3A 2021-05-20 2021-05-20 一种基于多摩川协议实现的位置传感芯片接口电路 Active CN113268444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110549583.3A CN113268444B (zh) 2021-05-20 2021-05-20 一种基于多摩川协议实现的位置传感芯片接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110549583.3A CN113268444B (zh) 2021-05-20 2021-05-20 一种基于多摩川协议实现的位置传感芯片接口电路

Publications (2)

Publication Number Publication Date
CN113268444A true CN113268444A (zh) 2021-08-17
CN113268444B CN113268444B (zh) 2023-04-07

Family

ID=77231960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110549583.3A Active CN113268444B (zh) 2021-05-20 2021-05-20 一种基于多摩川协议实现的位置传感芯片接口电路

Country Status (1)

Country Link
CN (1) CN113268444B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114268309A (zh) * 2022-02-28 2022-04-01 季华实验室 一种绝对值编码器接口电路及控制方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520944A (zh) * 2008-02-29 2009-09-02 天津天地伟业数码科技有限公司 监控终端数据传输系统及数据传输方法
CN102045345A (zh) * 2010-11-23 2011-05-04 广州数控设备有限公司 位置传感器接口支持多种传感器通信协议的实现方法
CN102629875A (zh) * 2012-04-24 2012-08-08 广西大学 多摩川编码器的曼彻斯特编码的解码电路
CN202649763U (zh) * 2012-04-24 2013-01-02 广西大学 一种同步串行传输绝对式编码器解码装置
CN205336322U (zh) * 2016-02-05 2016-06-22 哈尔滨博强机器人技术有限公司 一种9路编码器信号转1000Mbps PHY信号的传输系统
WO2018196498A1 (zh) * 2017-04-27 2018-11-01 广东工业大学 一种biss协议数据解码方法及接口系统
CN111238735A (zh) * 2020-02-27 2020-06-05 深圳市祥为测控技术有限公司 多点液体泄漏检测系统及方法
CN112799992A (zh) * 2021-02-08 2021-05-14 燕山大学 现场总线芯片架构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520944A (zh) * 2008-02-29 2009-09-02 天津天地伟业数码科技有限公司 监控终端数据传输系统及数据传输方法
CN102045345A (zh) * 2010-11-23 2011-05-04 广州数控设备有限公司 位置传感器接口支持多种传感器通信协议的实现方法
CN102629875A (zh) * 2012-04-24 2012-08-08 广西大学 多摩川编码器的曼彻斯特编码的解码电路
CN202649763U (zh) * 2012-04-24 2013-01-02 广西大学 一种同步串行传输绝对式编码器解码装置
CN205336322U (zh) * 2016-02-05 2016-06-22 哈尔滨博强机器人技术有限公司 一种9路编码器信号转1000Mbps PHY信号的传输系统
WO2018196498A1 (zh) * 2017-04-27 2018-11-01 广东工业大学 一种biss协议数据解码方法及接口系统
CN111238735A (zh) * 2020-02-27 2020-06-05 深圳市祥为测控技术有限公司 多点液体泄漏检测系统及方法
CN112799992A (zh) * 2021-02-08 2021-05-14 燕山大学 现场总线芯片架构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
彭雨等: "基于FPGA的绝对式光电编码器接口设计", 《伺服控制》 *
陈琳等: "基于FPGA的绝对式编码器的解码电路设计", 《微特电机》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114268309A (zh) * 2022-02-28 2022-04-01 季华实验室 一种绝对值编码器接口电路及控制方法
CN114268309B (zh) * 2022-02-28 2022-06-03 季华实验室 一种绝对值编码器接口电路及控制方法

Also Published As

Publication number Publication date
CN113268444B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN106131056B (zh) 一种工业无线适配器及其工作方法
CN102045345B (zh) 位置传感器接口支持多种传感器通信协议的实现方法
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN102932489B (zh) 多通道arinc429总线接口
CN105243044B (zh) 基于串口的管理系统及管理方法
CN103677671A (zh) 一种电口模块的数据读写方法和系统
CN101087235A (zh) 一种基于fpga的多功能通信接口转换设备和方法
CN102833002A (zh) 支持光纤通道协议的数据传输装置及传输方法
CN113268444B (zh) 一种基于多摩川协议实现的位置传感芯片接口电路
CN109307833A (zh) 芯片测试装置及芯片测试方法
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
CN107741915A (zh) 一种基于sdio接口的fpga板级通信装置及通信方法
CN106066838B (zh) 基于fpga多路uart的扩展模件及扩展方法
CN103972909A (zh) Tsc系统及其基于fpga的rs485通信方法
CN102546033A (zh) 采用脉冲调制结合串口方式实现的多机通信装置
CN105259841B (zh) 一种工业用多参量数据采集器
CN202975800U (zh) 基于wifi与移动智能终端的can总线诊断系统
CN105445533A (zh) 用于导弹自动测试的1553b测试信号监测模块及监测方法
CN104660470A (zh) RapidIO总线协议的检测装置和检测方法
CN115904844A (zh) 一种用于打印boot信息的uart仿真模型及其工作方法
CN105353242A (zh) 用于导弹自动测试的差分测试信号监测模块及监测方法
CN206097099U (zh) Uart扩展模件
CN105099561A (zh) 一种基于cpci的光纤数据传输卡
CN210518377U (zh) 一种EtherCAT、ProfiNET总线兼容系统
CN109062837A (zh) 一种基于fpga的usb信号光远传控制模块及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant