CN114268309A - 一种绝对值编码器接口电路及控制方法 - Google Patents

Abstract

本发明涉及编码器技术领域，尤其涉及一种绝对值编码器接口电路及控制方法，通过第一接口电路模块、第二接口电路模块、第一差分转换电路、第二差分转换电路、第一双向缓冲电路、第二双向缓冲电路、第三双向缓冲电路和MCU控制模块设置四个传输通路，采用MCU控制模块解析接入所述绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与所述绝对值编码器进行通讯，从而实现伺服驱动器可以与不同协议类型的绝对值编码器进行通讯的功能，提高驱动器的应用范围。

Description

一种绝对值编码器接口电路及控制方法

技术领域

本发明涉及编码器技术领域，尤其涉及一种绝对值编码器接口电路及控制方法。

背景技术

目前，涉及到高精度电机控制的领域和设备，如工业与服务机器人、半导体装备、医疗器械、数控机床等，为了精确控制电机的角度和位置，绝大部分都要使用电机的位置闭环控制技术进行检测以及反馈，以达到精确控制的目的。编码器是位置闭环控制技术中必须使用的电机位置检测部件，增量式编码器和绝对值编码器是应用较为广泛的两种编码器，其中，绝对值编码器具有精度高，输出位数较多，稳定性好等优点。

然而，不同厂家的绝对值编码器有不同的通讯协议，比如RS485，BiSS-C，SPI，SSI，EnDat2.2等，在使用时不同的通讯协议需要不同的编码器接口电路及控制方法，这样就会导致多方面的麻烦，一方面增加客户选型以及使用中存在不方便；另一方面，增加伺服驱动器和绝对值编码器适配器的研发和生产成本，同时缩小了驱动器的应用范围。

因此，现有技术有待改进和发展。

发明内容

鉴于上述现有技术的不足之处，本申请的目的在于提供一种绝对值编码器接口电路及控制方法，可以兼容多种类型绝对值编码器，提高驱动器的应用范围。

第一方面，本申请提供一种绝对值编码器接口电路，包括：第一接口电路模块、第二接口电路模块、第一差分转换电路、第二差分转换电路、第一双向缓冲电路、第二双向缓冲电路、第三双向缓冲电路和MCU控制模块；

所述第一接口电路模块、所述第二双向缓冲电路和所述MCU控制模块依次连接形成第一通路；所述第一接口电路模块、所述第一差分转换电路、所述第一双向缓冲电路和所述MCU控制模块依次连接形成第二通路；所述第二接口电路模块、所述第二差分转换电路、所述第一双向缓冲电路和所述MCU控制模块依次连接形成第三通路；所述第二接口电路模块、所述第三双向缓冲电路和所述MCU控制模块依次连接形成第四通路；

所述第一接口电路模块和所述第二接口电路模块均用于为连接在其第一侧的绝对值编码器提供供电电源，并对所述绝对值编码器的输入输出信号进行EMC滤波处理；所述第一双向缓冲电路、所述第二双向缓冲电路和所述第三双向缓冲电路均用于对所传输的信号进行增强处理；所述第一差分转换电路和所述第二差分转换电路均用于实现单信号和差分信号的转换；

所述MCU控制模块存储有多种类型绝对值编码器的通讯协议程序，并用于解析接入所述绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与所述绝对值编码器进行通讯。

本申请的绝对值编码器接口电路，通过第一接口电路模块、第二接口电路模块、第一差分转换电路、第二差分转换电路、第一双向缓冲电路、第二双向缓冲电路、第三双向缓冲电路和MCU控制模块设置四个传输通路，采用MCU控制模块解析接入绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与绝对值编码器进行通讯，从而实现伺服驱动器可以与不同协议类型的绝对值编码器进行通讯的功能。

进一步地，所述第一接口电路模块和所述第二接口电路模块均包括共模电感、第一ESD、第二ESD、第三ESD、第一上拉电阻、第二上拉电阻、第一下拉电阻、第二下拉电阻、第三电阻、第一电容、第二电容、第三电容、第四电容和开关；

所述共模电感的第一侧具有两个用于与绝对值编码器连接的第一端口，所述共模电感的第二侧具有两个第二端口；

所述第一ESD和所述第二ESD串联连接在两个所述第二端口之间，所述第一ESD和所述第二ESD之间的连接点接地；

所述第三ESD的两端分别与两个所述第二端口连接；

所述第一上拉电阻和所述第一电容并联连接在输入电源与第一个所述第二端口之间，所述第一下拉电阻和所述第三电容并联连接在第一个所述第二端口和接地点之间；

所述第二上拉电阻和所述第二电容并联连接在输入电源与第二个所述第二端口之间，所述第二下拉电阻和所述第四电容并联连接在第二个所述第二端口和接地点之间；

所述第三电阻和所述开关串联连接在两个所述第二端口之间。

本申请绝对值编码器接口电路，为了在插拔时防止接口电路元器件损坏，在第一接口电路模块和第二接口电路模块分别增加ESD防护器件；此外，为提高信号传输质量，提升传输距离，需要增加与开关串联的第三电阻，通过开关控制第三电阻连接或断开；为了提高信号传输的稳定性，通过第一上拉电阻、第一电容并联连接至输入电源，第二上拉电阻、第二电容并联连接至输入电源，将电平信号上拉至输入电源；通过第一下拉电阻和第三电容并联连接在接地点，第二下拉电阻和所述第四电容并联连接在接地点，将电平信号下拉至接地点。

进一步地，所述第一双向缓冲电路包括四个第一双向放大模块，所述第一双向放大模块包括位于第一侧的第一缓冲接口、位于第二侧的第二缓冲接口和第一开关控制接口；

第一个所述第一双向放大模块的所述第二缓冲接口、第二个所述第一双向放大模块的所述第二缓冲接口、第三个所述第一双向放大模块的所述第二缓冲接口和第四个所述第一双向放大模块的所述第二缓冲接口分别与所述MCU控制模块的RE0信号接口、DE0信号接口、T0信号接口和R0信号接口连接；

第一个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口和第四个所述第一双向放大模块的所述第一缓冲接口均与所述第二差分转换电路连接；

第二个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口和第四个所述第一双向放大模块的所述第一缓冲接口均与所述第一差分转换电路连接；

各所述第一双向放大模块的所述第一开关控制接口均与所述MCU控制模块的EN信号接口连接，且当所述EN信号接口输出高电平信号时，各所述第一双向放大模块接通，当所述EN信号接口输出低电平信号时，各所述第一双向放大模块断开。

本申请设置第一双向缓冲电路，通过双向放大模块将信号的强度增大，防止信号传输过程中因外接打扰或者长距离等因素造成信号衰减，另外通过双向缓冲电路中的使能信号可以选择信号的通道和传输方向。

进一步地，所述第二双向缓冲电路和所述第三双向缓冲电路均包括两个第二双向放大模块，所述第二双向放大模块包括位于第一侧的第三缓冲接口、位于第二侧的第四缓冲接口和第二开关控制接口；

所述第二双向缓冲电路的第一个所述第二双向放大模块的所述第四缓冲接口和第二个所述第二双向放大模块的所述第四缓冲接口分别与所述MCU控制模块的RE0信号接口、DE0信号接口连接；

所述第三双向缓冲电路的第一个所述第二双向放大模块的所述第四缓冲接口和第二个所述第二双向放大模块的所述第四缓冲接口分别与所述MCU控制模块的T0信号接口、R0信号接口连接；

所述第二双向缓冲电路的第一个所述第二双向放大模块的所述第三缓冲接口、第二个所述第二双向放大模块的所述第三缓冲接口均与所述第一接口电路模块连接；

所述第三双向缓冲电路的第一个所述第二双向放大模块的所述第三缓冲接口、第二个所述第二双向放大模块的所述第三缓冲接口均与所述第二接口电路模块连接；

各所述第二双向放大模块的所述第二开关控制接口均与所述MCU控制模块的EN信号接口连接，且当所述EN信号接口输出低电平信号时，各所述第二双向放大模块接通，当所述EN信号接口输出高电平信号时，各所述第二双向放大模块断开。

进一步地，所述第一差分转换电路和所述第二差分转换电路均包括一个RD模块，所述RD模块包括位于第一侧的差分信号接口，还包括位于第二侧的第一单信号接口、第二单信号接口和第三开关控制接口；

所述第一差分转换电路的所述差分信号接口与所述第一接口电路模块连接，

所述第二差分转换电路的差分信号接口与所述第二接口电路模块连接；

所述第一差分转换电路的所述第一单信号接口、所述第二单信号接口、所述第三开关控制接口分别与第四个所述第一双向放大模块的所述第一缓冲接口、第二个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口连接；

所述第二差分转换电路的所述第一单信号接口、所述第二单信号接口、所述第三开关控制接口分别与第四个所述第一双向放大模块的所述第一缓冲接口、第一个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口连接。

第二方面，本申请提供一种绝对值编码器控制方法，应用于所述的绝对值编码器接口电路中的所述MCU控制模块，包括步骤：

获取与所述绝对值编码器接口电路连接的绝对值编码器的通讯协议类型；

调用对应的通讯协议程序并选择对应的通路与所述绝对值编码器进行通讯。

进一步地，所述调用对应的通讯协议程序并选择对应的通路与所述绝对值编码器进行通讯的步骤包括：

若所述通讯协议类型为RS485通讯协议或HIPERFACE通讯协议，则选择所述第二通路或第三通路与所述绝对值编码器进行通讯；

若所述通讯协议类型为BiSS-C通讯协议或EnDat2.2通讯协议，则选择所述第二通路和所述第三通路与所述绝对值编码器进行通讯；

若所述通讯协议类型为SPI通讯协议，则选择所述第一通路和所述第四通路与所述绝对值编码器进行通讯。

进一步的，所述若所述通讯协议类型为RS485通讯协议或HIPERFACE通讯协议，则选择第二通路或第三通路与所述绝对值编码器进行通讯的步骤包括：

若所述绝对值编码器连接所述第一接口电路模块，则在接收所述绝对值编码器输入的信号时，输出高电平的EN信号、低电平的DE0信号，并通过R0信号接口接收所述绝对值编码器发送的数据，通过DE0信号接口向所述绝对值编码器输出使能信号；在向所述绝对值编码器发送信号时，输出高电平的EN信号、高电平的DE0信号，并通过T0信号接口向所述绝对值编码器发送数据，通过所述DE0信号接口接收所述绝对值编码器的使能信号；

若所述绝对值编码器连接所述第二接口电路模块时，则在接收所述绝对值编码器输入的信号时，输出高电平的EN信号、低电平的RE0信号，并通过R0信号接口接收所述绝对值编码器发送的数据，通过RE0信号接口向所述绝对值编码器输出使能信号；在向所述绝对值编码器发送信号时，输出高电平的EN信号、高电平的RE0信号，并通过所述T0信号接口向所述绝对值编码器发送数据，通过所述RE0信号接口接收所述绝对值编码器的使能信号。

进一步地，所述若所述通讯协议类型为BiSS-C通讯协议或EnDat2.2通讯协议，则选择所述第二通路和所述第三通路与所述绝对值编码器进行通讯的步骤包括：

保持输出高电平的EN信号、高电平的DE0信号和低电平的RE0信号，并通过T0信号接口向所述绝对值编码器发送时钟输出信号，通过R0信号接口接收所述绝对值编码器发送的数据。

进一步地，所述若所述通讯协议类型为SPI通讯协议，则选择所述第一通路和所述第四通路与所述绝对值编码器进行通讯的步骤包括：

保持输出低电平的EN信号，并通过DE0信号接口向所述绝对值编码器发送时钟输出信号，通过RE0信号接口向所述绝对值编码器发送片选信号，通过T0信号接口向所述绝对值编码器发送数据，通过R0信号接口接收所述绝对值编码器发送的数据。

有益效果：本申请的绝对值编码器接口电路及控制方法，通过第一接口电路模块、第二接口电路模块、第一差分转换电路、第二差分转换电路、第一双向缓冲电路、第二双向缓冲电路、第三双向缓冲电路和MCU控制模块设置四个传输通路，采用MCU控制模块解析接入所述绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与所述绝对值编码器进行通讯，从而实现伺服驱动器可以与不同协议类型的绝对值编码器进行通讯的功能，提高驱动器的应用范围。

附图说明

图1为本申请提供的绝对值编码器接口电路的结构示意图。

图2为本申请提供的绝对值编码器接口电路的第一接口电路模块的原理图。

图3为本申请提供的绝对值编码器接口电路的第二接口电路模块的原理图。

图4为本申请提供的绝对值编码器接口电路的MCU控制模块的原理图。

图5为本申请提供的绝对值编码器接口电路的第一双向缓冲电路的原理图。

图6为本申请提供的绝对值编码器接口电路的第二双向缓冲电路的原理图。

图7为本申请提供的绝对值编码器接口电路的第三双向缓冲电路的原理图。

图8为本申请提供的绝对值编码器接口电路的第一差分转换电路的原理图。

图9为本申请提供的绝对值编码器接口电路的第二差分转换电路的原理图。

图10为本申请提供的绝对值编码器控制方法的流程图。

附图标记：1、第一接口电路模块；2、第二接口电路模块；3、第一差分转换电路；30、RD模块；4、第二差分转换电路； 5、第一双向缓冲电路；50、第一双向放大模块；6、第二双向缓冲电路；60、第二双向放大模块；7、第三双向缓冲电路；8、MCU控制模块。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”、“第三”、“第四”、“第一侧”、“第二侧”、等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参阅图1，本申请提供的一种绝对值编码器接口电路，包括第一接口电路模块1、第二接口电路模块2、第一差分转换电路3、第二差分转换电路4、第一双向缓冲电路5、第二双向缓冲电路6、第三双向缓冲电路7和MCU控制模块8；

第一接口电路模块1、第二双向缓冲电路6和MCU控制模块8依次连接形成第一通路；第一接口电路模块1、第一差分转换电路3、第一双向缓冲电路5和MCU控制模块8依次连接形成第二通路；第二接口电路模块2、第二差分转换电路4、第一双向缓冲电路5和MCU控制模块8依次连接形成第三通路；第二接口电路模块2第三双向缓冲电路7和MCU控制模块8依次连接形成第四通路；

第一接口电路模块1和第二接口电路模块2均用于为连接在其第一侧的绝对值编码器提供供电电源，并对绝对值编码器的输入输出信号进行EMC滤波处理；第一双向缓冲电路5、第二双向缓冲电路6和第三双向缓冲电路7均用于对所传输的信号进行增强处理；第一差分转换电路3和第二差分转换电路4均用于实现单信号和差分信号的转换；

MCU控制模块8存储有多种类型绝对值编码器的通讯协议程序，并用于解析接入绝对值编码器接口电路的绝对值编码器的通讯协议（MCU控制模块8内部会存储不同的绝对值编码器的通讯协议程序，MCU控制模块8会逐个地调用这些通讯协议程序并向绝对值编码器发送读取信号，当MCU控制模块8发出读取信号后有接收到返回的信号并能够成功解析返回的信号，MCU控制模块8会判定当前调用的通讯协议程序为正确的通讯协议程序。若调用完所有通讯协议程序依然没有得到正确的通讯协议程序，则判定此绝对编码器不适配），并根据解析结果选择对应的通路（即上述的第一通路、第二通路、第三通路、第四通路）与绝对值编码器进行通讯。

为了方便描述，第一侧为背向MCU控制模块8的一侧，第二侧为通向MCU控制模块8的一侧。

第一接口电路模块1的第一侧与绝对值编码器连接，第一接口电路模块1的第二侧与第二双向缓冲电路6的第一侧连接，第二双向缓冲电路6的第二侧与MCU控制模块8连接，形成第一通路；

第一接口电路模块1的第一侧与绝对值编码器连接，第一接口电路模块1的第二侧与第一差分转换电路3的第一侧连接，第一差分转换电路3的第二侧与第一双向缓冲电路5的第一侧连接，第一双向缓冲电路5的第二侧与MCU控制模块8连接，形成第二通路；

第二接口电路模块2的第一侧与绝对值编码器连接，第二接口电路模块2的第二侧与第二差分转换电路4的第一侧连接，第二差分转换电路4的第二侧与第一双向缓冲电路5的第一侧连接，第一双向缓冲电路5的第二侧与MCU控制模块8连接，形成第三通路；

第二接口电路模块2的第一侧与绝对值编码器连接，第二接口电路模块2的第二侧与第三双向缓冲电路7的第一侧连接，第三双向缓冲电路7的第二侧与MCU控制模块8连接，形成第四通路。

其中，第一接口电路模块1和第二接口电路模块2均用于为连接在其第一侧的绝对值编码器提供供电电源，并对绝对值编码器的输入输出信号进行EMC（Electro MagneticCompatibility电磁兼容）滤波处理；第一双向缓冲电路5、第二双向缓冲电路6和第三双向缓冲电路7均用于对所传输的信号进行增强处理；第一差分转换电路3和第二差分转换电路4均用于实现单信号和差分信号的转换，

其中，MCU控制模块8的类型可以是ARM(Asynchronous Response Mode：异步响应方式)，DSP(Digital Signal Processor，数字信号处理器)以及FPGA(Field ProgrammableGate Array，现场可编程逻辑门阵列)等，具体不限于此；MCU控制模块8的串口可以是UART（Universal Asynchronous Receiver/Transmitter,通用异步收发传输器)、SPI（SerialPeripheral Interface,串行外设接口）、模拟串口、DMA(Direct Memory Access，直接存储器访问)等，具体不限于此。如图4所示，MCU控制模块8包括RE0信号接口、DE0信号接口、T0信号接口、R0信号接口和EN信号接口，在MCU控制模块8中存储有多种类型绝对值编码器的通讯协议程序，并用于解析接入绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与绝对值编码器进行通讯，从而实现伺服驱动器可以与不同协议类型的绝对值编码器进行通讯的功能，提高驱动器的应用范围。

进一步的，第一接口电路模块1和第二接口电路模块2均包括共模电感L1、第一ESD(如图2中的ESD1)、第二ESD(如图2中的ESD2)、第三ESD(如图2中的ESD3)、第一上拉电阻R1、第二上拉电阻R2、第一下拉电阻R3、第二下拉电阻R4、第三电阻R5、第一电容C1、第二电容C2、第三电容C3、第四电容C4和开关S；共模电感L1的第一侧具有两个用于与绝对值编码器连接的第一端口，共模电感L1的第二侧具有两个第二端口，第一ESD和第二ESD串联连接在两个第二端口之间，第一ESD和第二ESD之间的连接点（如图2所示的PE）接地，第三ESD的两端分别与两个第二端口连接；第一上拉电阻R1和第一电容C1并联连接在输入电源与第一个第二端口之间，第一下拉电阻R3和第三电容C3并联连接在第一个第二端口和接地点（如图2所示的GND）之间；第二上拉电阻R2和第二电容C2并联连接在输入电源与第二个第二端口之间，第二下拉电阻R4和第四电容C4并联连接在第二个第二端口和接地点（如图2所示的GND）之间，第三电阻R5和开关S串联连接在两个第二端口之间。

在第一接口电路模块1中，如图2所示，共模电感L1第一侧的两个第一端口分别为第一信号接口1.1（即图2中所示的1.1）和第二信号接口1.2（即图2中所示的1.2），第一信号接口1.1和第二信号接口1.2与绝对值编码器连接，共模电感L1第二侧的两个第二端口分别为第三信号接口1.3和第四信号接口1.4与第一差分转换电路3连接。

在第二接口电路模块2中，如图3所示，共模电感L1第一侧的两个第一端口分别为第五信号接口2.1（即图3中所示的2.1）和第六信号接口2.2（即图2中所示的2.2），第五信号接口2.1和第六信号接口2.2与绝对值编码器连接，共模电感L1第二侧的两个第二端口分别为第七信号接口2.3和第八信号接口2.4与第二差分转换电路4连接。

在实际应用中，通过设置共模电感L1，对绝对值编码器的输入信号或输出信号进行EMC滤波处理，在第一接口电路模块1和第二接口电路模块2的端口处增加ESD（Electro-Static discharge）静电阻抗器，防止接口电路中元器件损坏。有些信号远距离传输会遇到阻抗特性变化导致波形畸变，为提高信号传输质量，提升传输距离，为此增加了与开关S串联的第三电阻R5做匹配，优选的，第三电阻R5的阻值为120Ω，通过开关S控制第三电阻R5的连接或断开，当需要使用第三电阻R5的时候，使开关S闭合，对于有些编码器类型的信号不需要使用第三电阻R5的时候，使开关S断开；为了提高信号传输的稳定性，通过第一上拉电阻R1、第一电容C1并联连接至输入电源，第二上拉电阻R2、第二电容C并联连接至输入电源；通过第一下拉电阻R3和第三电容C3并联连接在接地点，第二下拉电阻R4和第四电容C4并联连接在接地点；另外还可以通过配置上拉电阻R1、R2和下拉电阻R3、R4不同的阻值，实现强上拉或者强下拉，使得第五信号接口2.1和第六信号接口2.2的电平信号更加稳定，从而提高信号传输的稳定性。

进一步的，第一双向缓冲电路5包括四个第一双向放大模块50，第一双向放大模块50包括位于第一侧的第一缓冲接口、位于第二侧的第二缓冲接口和第一开关控制接口；第一个第一双向放大模块50的第二缓冲接口（以下称之为第五放大信号接口5.5，如图5所示）、第二个第一双向放大模块50的第二缓冲接口（以下称之为第六放大信号接口5.6，如图5所示）、第三个第一双向放大模块50的第二缓冲接口（以下称之为第七放大信号接口5.7，如图5所示）和第四个第一双向放大模块50的第二缓冲接口（以下称之为第八放大信号接口5.8，如图5所示）分别与MCU控制模块8的RE0信号接口、DE0信号接口、T0信号接口和R0信号接口连接；第一个第一双向放大模块50的第一缓冲接口（以下称之为第一放大信号接口5.1，如图5所示）、第三个第一双向放大模块50的第一缓冲接口（以下称之为第三放大信号接口5.3，如图5所示）和第四个第一双向放大模块50的第一缓冲接口（以下称之为第四放大信号接口5.4，如图5所示）均与第二差分转换电路4连接；第二个第一双向放大模块50的第一缓冲接口（以下称之为第二放大信号接口5.2，如图5所示）、第三个第一双向放大模块50的第一缓冲接口（即第三放大信号接口5.3）和第四个第一双向放大模块50的第一缓冲接口5.4（即第四放大信号接口5.4）均与第一差分转换电路3连接；各个第一双向放大模块50的第一开关控制接口5.9均与MCU控制模块8的EN信号接口连接，且当EN信号接口输出高电平信号时，各个第一双向放大模块50接通，当EN信号接口输出低电平信号时，各个第一双向放大模块50断开。

当MCU控制模块的EN信号接口输出高电平信号时，各个第一双向放大模块接通，信号可以在第一双向缓冲电路5进行双向传输，对输入的信号进行增强后再输出，防止信号传输过程中因外接打扰或者长距离等因素造成信号衰减，从而提高信号强度。

其中，四个第一双向放大模块50均包括两个放大器，放大器为现有技术，放大器用于将信号放大和增强后再输出，各个放大器的第一开关控制接口5.9均与MCU控制模块8的EN信号接口连接，且当EN信号接口输出高电平信号时，各个第一双向放大模块50的两个放大器都接通，信号可以进行双向传输，对输入的信号进行增强后再输出，同时防止信号在传输过程中因外接打扰或者长距离等因素造成信号衰减。

进一步的，第二双向缓冲电路6和第三双向缓冲电路7均包括两个第二双向放大模块60，第二双向放大模块包括位于第一侧的第三缓冲接口、位于第二侧的第四缓冲接口和第二开关控制接口；

在第二双向缓冲电路6中，第一个第二双向放大模块60的第四缓冲接口（以下称之为第十一放大信号接口6.3，如图6所示）和第二个第二双向放大模块60的第四缓冲接口（以下称之为第十二放大信号接口6.4，如图6所示）分别与MCU控制模块8的RE0信号接口、DE0信号接口连接；第一个第二双向放大模块60的第三缓冲接口（以下称之为第九放大信号接口6.1，如图6所示）、第二个第二双向放大模块60的第三缓冲接口（以下称之为第十放大信号接口6.2，如图6所示）均与第一接口电路模块1连接；

在第三双向缓冲电路7中，第一个第二双向放大模块60的第四缓冲接口（以下称之为第十五放大信号接口7.3，如图6所示）和第二个第二双向放大模块60的第四缓冲接口（以下称之为第十六放大信号接口7.4，如图6所示）分别与MCU控制模块8的T0信号接口、R0信号接口连接；第一个第二双向放大模块60的第三缓冲接口（以下称之为第十三放大信号接口7.1，如图6所示）、第二个第二双向放大模块60的第三缓冲接口（以下称之为第十四放大信号接口7.2，如图6所示）均与第二接口电路模块2连接；

各个第二双向放大模块60的第二开关控制接口均与MCU控制模块8的EN信号接口连接，且当EN信号接口输出低电平信号时，各个第二双向放大模块60接通，当EN信号接口输出高电平信号时，各个第二双向放大模块60断开。

具体的，在第二双向缓冲电路6中，第二双向放大模块60的第二开关控制接口，以下称之为第二双向模块开关控制接口6.5，如图6所示。

具体的，在第三双向缓冲电路7中，第二双向放大模块60的第二开关控制接口，以下称之为第三双向模块开关控制接口7.5，如图7所示。

第二双向缓冲电路6的工作原理：如图6所示，若MCU控制模块8的EN信号接口输出低电平信号时，即第二双向模块开关控制接口6.5输入低电平信号，使得第二双向缓冲电路6接通，信号可以在第二双向缓冲电路6中进行双向传输。

第三双向缓冲电路7的工作原理：如图7所示，若MCU控制模块8的EN信号接口输出低电平信号时，即第三双向模块开关控制接口7.5输入低电平信号，使得第三双向缓冲电路7接通，信号可以在第三双向缓冲电路7中进行双向传输。

其中第二双向放大模块的结构及原理与第一双向放大模块相同，此处不再进行详细论述。

进一步的，第一差分转换电路3和第二差分转换电路4均包括一个RD模块30，RD模块30包括位于第一侧的差分信号接口，还包括位于第二侧的第一单信号接口、第二单信号接口和第三开关控制接口；

具体的，在第一差分转换电路3中，RD模块30的第三开关控制接口，以下称之为第一差分开关控制接口3.4，如图8所示。

具体的，在第二差分转换电路4中，RD模块30的第三开关控制接口，以下称之为第二差分开关控制接口4.4，如图9所示。

第一差分转换电路3的差分信号接口（差分信号接口包括两个接口，以下称之为第一差分信号接口3.1和第二差分信号接口3.2，如图8所示）与第一接口电路模块1连接，即是第一差分信号接口3.1与第三信号接口1.3连接，第二差分信号接口3.2与第四信号接口1.4连接；第一差分转换电路3的第一单信号接口3.3、第二单信号接口3.5、第一差分开关控制接口3.4分别与第四个第一双向放大模块50的第一缓冲接口5.4、第二个第一双向放大模块50的第一缓冲接口5.2、第三个第一双向放大模块50的第一缓冲接口5.3连接。

第二差分转换电路4的差分信号接口（差分信号接口包括两个接口，以下称之为第三差分信号接口4.1和第四差分信号接口4.2，如图9所示）与第二接口电路模块2连接，即是第三差分信号接口4.1与第七信号接口2.3连接，第四差分信号接口4.2与第八信号接口2.4连接；第二差分转换电路4的第一单信号接口4.3、第二单信号接口4.5、第二差分开关控制接口4.4分别与第四个第一双向放大模块50的第一缓冲接口5.4、第一个第一双向放大模块50的第一缓冲接口5.1、第三个第一双向放大模块50的第一缓冲接口5.3连接。

RD模块30属于现有技术，包括一个接收器和一个驱动器，接收器用于将差分信号转换为单信号输出，驱动器用于将单信号转换为差分信号输出。

第一差分转换电路3的工作原理：如图8所示，当MCU控制模块8的EN信号接口输出高电平，第一双向缓冲电路5导通，在MCU控制模块8的DEO信号接口输出高电平信号，高电平信号输入至第一差分开关控制接口3.4，使得驱动器导通，接收器断开，此时，MCU控制模块8的单信号经过RD模块30的第二单信号接口3.5输入至驱动器，驱动器将单信号转换为差分信号分别从第一差分信号接口3.1和第二差分信号接口3.2输出。

当MCU控制模块8的EN信号接口输出高电平，第一双向缓冲电路5导通，在MCU控制模块8的DEO信号接口输出低电平信号时，低电平信号输入至第一差分开关控制接口3.4，使得接收器导通，驱动器断开，此时，绝对值编码器侧的差分信号经过第一差分信号接口3.1和第二差分信号接口3.2输入至接收器，接收器将差分信号转换为单信号从RD模块30的第一单信号接口3.3输出。

第二差分转换电路4的工作原理：如图9所示，当MCU控制模块8的EN信号接口输出高电平，第一双向缓冲电路5导通，在MCU控制模块8的REO信号接口输出高电平信号，高电平信号输入至第二差分开关控制接口4.4，使得驱动器导通，接收器断开，此时，MCU控制模块8的单信号经过RD模块30的第二单信号接口4.4输入至驱动器，驱动器将单信号转换为差分信号从第三差分信号接口4.1和第四差分信号接口4.2输出。

当MCU控制模块8的EN信号接口输出高电平，第一双向缓冲电路5导通，在MCU控制模块8的REO信号接口输出低电平信号，低电平信号输入至第二差分开关控制接口4.4，使得接收器导通，驱动器断开，此时，绝对值编码器侧的差分信号经过第三差分信号接口4.1和第四差分信号接口4.2输入至接收器，接收器将差分信号转换为单信号从RD模块30的第一单信号接口4.3输出。

由上可知，该绝对值编码器接口电路，通过第一接口电路模块1、第二接口电路模块2、第一差分转换电路3、第二差分转换电路4、第一双向缓冲电路5、第二双向缓冲电路6、第三双向缓冲电路7和MCU控制模块8设置形成四个通路，采用MCU控制模块8存储有多种类型绝对值编码器的通讯协议程序，用于解析接入绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与绝对值编码器进行通讯，从而实现伺服驱动器可以与不同协议类型的绝对值编码器进行通讯的功能。

请参阅图10，本申请还提供一种绝对值编码器控制方法，应用于上述的绝对值编码器接口电路中的MCU控制模块8，包括步骤：

A1. 获取与绝对值编码器接口电路连接的绝对值编码器的通讯协议类型；

A2. 调用对应的通讯协议程序并选择对应的通路与绝对值编码器进行通讯。

在一些实施例中， MCU控制模块8经过绝对值编码器接口电路获取绝对值编码器的通讯协议（具体地，MCU控制模块8内部会存储不同的绝对值编码器的通讯协议程序，MCU控制模块8会逐个地调用这些通讯协议程序并向绝对值编码器发送读取信号，当MCU控制模块8发出读取信号后有接收到返回的信号并能够成功解析返回的信号，MCU控制模块8会判定当前调用的通讯协议程序为正确的通讯协议程序。若调用完所有通讯协议程序依然没有得到正确的通讯协议程序，则判定此绝对编码器不适配），MCU控制模块8通过控制RE0信号接口、DE0信号接口、T0信号接口、R0信号接口和EN信号接口的数据，根据不同的协议选择对应的通路与绝对值编码器进行通讯。

具体的，步骤A2包括：

A201. 若通讯协议类型为RS485通讯协议或HIPERFACE通讯协议，则选择第二通路或第三通路与绝对值编码器进行通讯；

A202.若通讯协议类型为BiSS-C通讯协议或EnDat2.2通讯协议，则选择第二通路和第三通路与绝对值编码器进行通讯；

A203. 若通讯协议类型为SPI通讯协议，则选择第一通路和第四通路与绝对值编码器进行通讯。

在步骤A2中调用对应的通讯协议程序并选择对应的通路与绝对值编码器进行通讯时，若MCU控制模块8调用的通讯协议类型为RS485通讯协议或HIPERFACE通讯协议时，若通过第二通路传输信号时，MCU控制模块8侧的信号通过第一双向缓冲电路5、第一差分转换电路3和第一接口电路模块1（即第二通路）与绝对值编码器进行通讯；绝对值编码器侧的信号通过第一接口电路模块1、第一差分转换电路3和第一双向缓冲电路5（即第二通路）与MCU控制模块8进行通讯；若通过第三通路传输信号时，MCU控制模块8侧的信号通过第一双向缓冲电路5、第二差分转换电路4和第二接口电路模块2（即第三通路）与绝对值编码器进行通讯；绝对值编码器侧的信号通过第二接口电路模块2、第二差分转换电路4和第一双向缓冲电路5（即第三通路）与MCU控制模块8进行通讯。

若MCU控制模块8调用的通讯协议类型为BiSS-C通讯协议或EnDat2.2通讯协议时，则MCU控制模块8侧的信号经过第一双向缓冲电路5、第一差分转换电路3和第一接口电路模块1（即第二通路）与绝对值编码器进行通讯，绝对值编码器侧的信号通过第二接口电路模块2、第二差分转换电路4、第一双向缓冲电路5（即第三通路）与MCU控制模块8进行通讯。

若MCU控制模块8调用的通讯协议类型为SPI通讯协议，则选择MCU控制模块8侧的信号通过第二双向缓冲电路6、第一接口电路模块1（即第一通路）和第三双向缓冲电路7、第二接口电路模块2（即第四通路）与绝对值编码器进行通讯；绝对值编码器侧的信号通过第二接口电路模块2、第三双向缓冲电路7（即第四通路）与MCU控制模块8进行通讯。

需要说明的是，由于原RS485通讯协议或HIPERFACE通讯协议的接口电路需要配置的信号接口为：MCU控制模块侧有输出信号TX，接收信号RX，输出使能信号TXD，接收使能信号RXD；对绝对值编码器侧差分信号A和B。把使用RS485通讯协议或HIPERFACE通讯协议的绝对编码器应用到本申请绝对值编码器接口电路中的时候，MCU控制模块侧输出信号TX、接收信号RX、输出使能信号TXD、接收使能信号RXD分别用MCU控制模块8的T0信号、R0信号、DE0信号、RE0信号表示。若把该绝对编码器连接到第一接口电路模块1的两个第一端口上（即对应的差分信号A的接口与第一信号接口1.1连接，对应的差分信号B的接口与第二信号接口1.2连接），对绝对值编码器侧差分信号A和B分别用第一信号接口1.1的和第二信号接口1.2的信号表示。若把该绝对编码器连接到第二接口电路模块2的两个第一端口上（即对应的差分信号A的接口与第五信号接口2.1连接，对应的差分信号B的接口与第六信号接口2.2连接），对绝对值编码器侧差分信号A和B分别用第五信号接口2.1、第六信号接口2.2的信号表示。

进一步的，步骤A201包括：

A2011. 若绝对值编码器连接第一接口电路模块1，则在接收绝对值编码器输入的信号时，输出高电平的EN信号、低电平的DE0信号，并通过R0信号接口接收绝对值编码器发送的数据，通过DE0信号接口向绝对值编码器输出使能信号；在向绝对值编码器发送信号时，输出高电平的EN信号、高电平的DE0信号，并通过T0信号接口向绝对值编码器发送数据，通过DE0信号接口接收绝对值编码器的使能信号。

当绝对值编码器连接第一接口电路模块1时,MCU控制模块8接收绝对值编码器输入的信号时，MCU控制模块8的EN信号接口输出高电平的EN信号、 DE0信号接口输出低电平的DE0信号，第一双向缓冲电路5和第一差分转换电路3同时导通，低电平的DE0信号经过第六放大信号接口5.6输入，由第二放大信号接口5.2输出至第一差分开关控制接口3.4，第一差分开关控制接口3.4输入高电平的DE0信号，则RD模块30的接收器导通，绝对值编码器的差分信号经第一接口电路模块1的第一信号接口1.1和第二信号接口1.2输入，从第一接口电路模块1的第三信号接口1.3和第四信号接口1.4输出至RD模块30的第一差分信号接口3.1和第二差分信号接口3.2，经RD模块30的第一单信号接口3.1输出，经过第四放大信号接口5.4输入，将信号增强后输出至MCU控制模块8的R0信号接口。

当 MCU控制模块8向绝对值编码器发送信号时，MCU控制模块8的EN信号接口输出高电平的EN信号、DE0信号接口输出高电平的DE0信号，第一双向缓冲电路5和第一差分转换电路3同时导通，高电平的DE0信号经过第六放大信号接口5.6输入，由第二放大信号接口5.2输出至第一差分开关控制接口3.4，第一差分开关控制接口3.4输入高电平的DE0信号，则RD模块30的驱动器导通，MCU控制模块8侧的输出信号通过第七放大信号接口5.7输入，将信号增强后从第三放大信号接口5.3输出，经RD模块30的第二单信号接口3.3输入，经RD模块30的第一差分信号接口3.1和第二差分信号接口3.2输出差分信号，差分信号从第一接口电路模块1的第三信号接口1.3和第四信号接口1.4输出至绝对值编码器。

A2012. 若绝对值编码器连接第二接口电路模块2时，则在接收绝对值编码器输入的信号时，输出高电平的EN信号、低电平的RE0信号，并通过R0信号接口接收绝对值编码器发送的数据，通过RE0信号接口向绝对值编码器输出使能信号；在向绝对值编码器发送信号时，输出高电平的EN信号、高电平的RE0信号，并通过T0信号接口向绝对值编码器发送数据，通过RE0信号接口接收绝对值编码器的使能信号。

当绝对值编码器连接第二接口电路模块2时,MCU控制模块8接收绝对值编码器输入的信号时，MCU控制模块8的EN信号接口输出高电平的EN信号、 RE0信号接口输出低电平的RE0信号，第一双向缓冲电路5和第二差分转换电路4同时导通，低电平的RE0信号经过第六放大信号接口5.6输入，由第二放大信号接口5.2输出至第二差分开关控制接口4.4，第二差分开关控制接口4.4输入低电平的RE0信号，则RD模块30的接收器导通，绝对值编码器的差分信号经过第二接口电路模块2的第七信号接口2.3和第八信号接口2.4分别输出至RD模块30的第一差分信号接口3.1和第二差分信号接口3.2，经RD模块30的第一单信号接口3.1输出，经过第四放大信号接口5.4输入，第一双向放大模块50将信号增强后输出至MCU控制模块8的R0信号接口。

当 MCU控制模块8向绝对值编码器发送信号时，MCU控制模块8的EN信号接口输出高电平的EN信号、RE0信号接口输出高电平的RE0信号，第一双向缓冲电路5和第二差分转换电路4同时导通，高电平的RE0信号经过第六放大信号接口5.6输入，由第二放大信号接口5.2输出至第二差分开关控制接口4.4，第二差分开关控制接口4.4输入高电平的RE0信号，则RD模块30的驱动器导通，MCU控制模块8侧的输出信号通过第七放大信号接口5.7输入，第一双向放大模块50将信号增强后从第三放大信号接口5.3输出，经RD模块30的第二单信号接口4.3输入，经RD模块30的第三差分信号接口4.1和第四差分信号接口4.2输出差分信号，差分信号经第二接口电路模块2的第七信号接口2.3和第八信号接口2.4输入，差分信号从第二接口电路模块2的第五信号接口2.1和第六信号接口2.2输出至绝对值编码器。

需要说明的是，由于原BiSS-C通讯协议的接口电路需要配置的信号接口为：MCU控制模块侧有时钟输出信号SLO，数据接收信号MA；对绝对值编码器侧有时钟差分信号SLO+和SLO-，数据差分信号MA+和MA-。把使用BiSS-C通讯协议的绝对编码器应用到本申请绝对值编码器接口电路中的时候， MCU控制模块8侧时钟输出信号SLO，数据接收信号MA分别用T0信号、R0信号表示; 把该绝对编码器连接到第一接口电路模块1的两个第一端口上（即对应的时钟差分信号SLO+的接口与第一信号接口1.1连接，对应的时钟差分信号SLO-的接口与第二信号接口1.2连接）和第二接口电路模块2的两个第一端口上（即对应的数据差分信号MA+的接口与第五信号接口2.1连接，对应的数据差分信号MA-的接口与第六信号接口2.2连接）,对绝对值编码器侧差分信号SLO+和SLO-、MA+和MA-分别用第一信号接口1.1和第二信号接口1.2的信号、第五信号接口2.1和第六信号接口2.2的信号表示。

另外，由于原EnDat2.2通讯协议的接口电路需要配置的信号接口为：MCU控制模块侧有时钟输出信号CLK，数据接收信号DAT；对绝对值编码器侧有时钟差分信号CLK+和CLK-，数据差分信号DAT+和DAT-。把使用EnDat2.2通讯协议的绝对编码器应用到本申请绝对值编码器接口电路中的时候，MCU控制模块8侧时钟输出信号CLK，数据接收信号DAT分别用T0信号、R0信号表示；把该绝对编码器连接到第一接口电路模块1的两个第一端口上（即对应的时钟差分信号CLK+的接口与第一信号接口1.1连接，对应的时钟差分信号CLK-的接口与第二信号接口1.2连接）和第二接口电路模块2的两个第一端口上（即对应的数据差分信号DAT+的接口与第五信号接口2.1连接，对应的数据差分信号DAT-的接口与第六信号接口2.2连接），对绝对值编码器侧差分信号CLK+和CLK-、DAT+和DAT-分别用第一信号接口1.1和第二信号接口1.2的信号、第五信号接口2.1和第六信号接口2.2的信号表示。

进一步的，步骤A202括：

保持输出高电平的EN信号、高电平的DE0信号和低电平的RE0信号，并通过T0信号接口向绝对值编码器发送时钟输出信号，通过R0信号接口接收绝对值编码器发送的数据。

对于通讯协议为BiSS-C方式时或者EnDat2.2方式时，当MCU控制模块8侧的时钟信号发送给绝对值编码器时，MCU控制模块8的EN信号接口保持输出高电平的EN信号，DE0信号接口输出高电平的DE0信号，第一双向缓冲电路5和第一差分转换电路3同时导通，高电平的DE0信号经过第六放大信号接口5.6输入，由第二放大信号接口5.2输出至第一差分开关控制接口3.4，第一差分开关控制接口3.4输入高电平的DE0信号，则RD模块30的驱动器导通，MCU控制模块8侧的时钟信号通过T0信号接口输出，通过第一双向缓冲电路5的第七放大信号接口5.7输入，经第一双向放大模块50将时钟信号增强后从第三放大信号接口5.3输出至RD模块30的第二单信号3.3接口，从RD模块30的第一差分信号接口3.1和第二差分信号接口3.2输出时钟差分信号，时钟差分信号从第一接口电路模块1的第三信号接口1.3和第四信号接口1.4输入，最后通过第一接口电路模块1的第一信号接口1.1和第二信号接口1.2输出至绝对值编码器。

当MCU控制模块8接收绝对值编码器的输入信号时，MCU控制模块8的EN信号接口保持输出高电平的EN信号，RE0信号输出低电平的RE0信号，第一双向缓冲电路5和第二差分转换电路4同时导通，低电平的RE0信号经过第六放大信号接口5.6输入，由第二放大信号接口5.2输出至第二差分开关控制接口4.4，第二差分开关控制接口4.4输入低电平的RE0信号，则RD模块30的接收器导通，绝对值编码器侧的差分信号从第二接口电路模块2的第七信号接口2.3和第八信号接口2.4分别输出至RD模块30的第三差分信号接口4.1和第四差分信号接口4.2，经RD模块30的第一单信号接口4.1输出单信号，单信号经第四放大信号接口5.4输入，使其单信号增强后从第八放大信号接口5.8输出，从而使单信号从RO信号接口输入至MCU控制模块8。

需要说明的是，由于原SPI通讯协议的接口电路需要配置的信号接口为：MCU控制模块侧有时钟输出信号SPI_CLK，片选信号SPI_NSS，数据发出信号SPI_MOSI，数据接收信号SPI_MISO；对绝对值编码器侧有时钟输出信号SPI_CLK1，片选信号SPI_NSS1，数据发出信号SPI_MOSI1，数据接收信号SPI_MISO1。把使用SPI通讯协议的绝对编码器应用到本申请绝对值编码器接口电路中的时候，MCU控制模块8侧时钟输出信号SPI_CLK，片选信号SPI_NSS，数据发出信号SPI_MOSI，数据接收信号SPI_MISO分别用DE0信号、RE0信号、T0信号和R0信号表示；把该绝对编码器连接到第一接口电路模块1的两个第一端口上（即对应的时钟输出信号SPI_CLK1的接口与第二信号接口1.2连接，对应的片选信号SPI_NSS1的接口与第一信号接口1.1连接）和第二接口电路模块2的两个第一端口上（即对应的数据发出信号SPI_MOSI1的接口与第五信号接口2.1连接，对应的数据接收信号SPI_MISO1的接口与第六信号接口2.2连接），对绝对值编码器侧时钟输出信号SPI_CLK1、片选信号SPI_NSS1、数据发出信号SPI_MOSI1、数据接收信号SPI_MISO1分别用第二信号接口1.2和第一信号接口1.1的信号、第五信号接口2.1和第六信号接口2.2的信号表示。

进一步的，步骤A203包括：

保持输出低电平的EN信号，并通过DE0信号接口向绝对值编码器发送时钟输出信号，通过RE0信号接口向绝对值编码器发送片选信号，通过T0信号接口向绝对值编码器发送数据，通过R0信号接口接收绝对值编码器发送的数据。

对于通讯协议为SPI方式时，当MCU控制模块8发送数据信号给绝对值编码器时，MCU控制模块8的EN信号接口保持输出低电平的EN信号，第二双向缓冲电路6和第三双向缓冲电路7导通，MCU控制模块8侧的片选信号经RE0信号接口输出，通过第十一放大信号接口6.3输入片选信号，片选信号经第二双向放大模块60增强后从第九放大信号接口6.1输出至第一接口电路模块1的第三信号接口1.3，片选信号经第一接口电路模块1的第一信号接口1.1输出至绝对值编码器；MCU控制模块8侧的时钟信号经DE0信号接口输出，通过第十二放大信号接口6.4输入时钟信号，时钟信号经第二双向放大模块60增强后从第十放大信号接口6.2输出至第一接口电路模块1的第四信号接口1.4，时钟信号从第一接口电路模块1的第二信号接口1.2输出至绝对值编码器；MCU控制模块8侧的数据信号经T0信号接口输出，通过第十五放大信号接口7.3输入，数据信号经第二双向放大模块60增强后从第十三放大信号接口7.1输出至第二接口电路模块2的第七信号接口2.3，数据信号从第二接口电路模块2的第五信号接口2.1输出至绝对值编码器。

当MCU控制模块8接收绝对值编码器数据信号时，MCU控制模块8的EN信号接口保持输出低电平的EN信号，第二双向缓冲电路6和第三双向缓冲电路7同时导通，绝对值编码器侧的数据信号经第二接口电路模块2的第六信号接口2.2输入，从第二接口电路模块2的第八信号接口2.4输出，从第三双向缓冲电路7的第十四放大信号接口7.2输入，数据信号经第二双向放大模块60增强后从第十六放大信号接口7.4输出，经RO信号接口输入至MCU控制模块8。

由上可知，该绝对值编码器控制方法，采用MCU控制模块解析接入绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与绝对值编码器进行通讯，从而实现伺服驱动器可以与不同协议类型的绝对值编码器进行通讯的功能，提高驱动器的应用范围。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，其方案与本发明实质上相同。

Claims (10)

1.一种绝对值编码器接口电路，用于与绝对值编码器通信连接，其特征在于，包括：第一接口电路模块、第二接口电路模块、第一差分转换电路、第二差分转换电路、第一双向缓冲电路、第二双向缓冲电路、第三双向缓冲电路和MCU控制模块；

所述第一接口电路模块、所述第二双向缓冲电路和所述MCU控制模块依次连接形成第一通路；所述第一接口电路模块、所述第一差分转换电路、所述第一双向缓冲电路和所述MCU控制模块依次连接形成第二通路；所述第二接口电路模块、所述第二差分转换电路、所述第一双向缓冲电路和所述MCU控制模块依次连接形成第三通路；所述第二接口电路模块、所述第三双向缓冲电路和所述MCU控制模块依次连接形成第四通路；

所述第一接口电路模块和所述第二接口电路模块均用于为连接在其第一侧的绝对值编码器提供供电电源，并对所述绝对值编码器的输入输出信号进行EMC滤波处理；所述第一双向缓冲电路、所述第二双向缓冲电路和所述第三双向缓冲电路均用于对所传输的信号进行增强处理；所述第一差分转换电路和所述第二差分转换电路均用于实现单信号和差分信号的转换；

所述MCU控制模块存储有多种类型绝对值编码器的通讯协议程序，并用于解析接入所述绝对值编码器接口电路的绝对值编码器的通讯协议，并根据解析结果选择对应的通路与所述绝对值编码器进行通讯。

2.根据权利要求1所述的绝对值编码器接口电路，其特征在于，所述第一接口电路模块和所述第二接口电路模块均包括共模电感、第一ESD、第二ESD、第三ESD、第一上拉电阻、第二上拉电阻、第一下拉电阻、第二下拉电阻、第三电阻、第一电容、第二电容、第三电容、第四电容和开关；

所述共模电感的第一侧具有两个用于与所述绝对值编码器连接的第一端口，所述共模电感的第二侧具有两个第二端口；

所述第一ESD和所述第二ESD串联连接在两个所述第二端口之间，所述第一ESD和所述第二ESD之间的连接点接地；

所述第三ESD的两端分别与两个所述第二端口连接；

所述第一上拉电阻和所述第一电容并联连接在输入电源与第一个所述第二端口之间，所述第一下拉电阻和所述第三电容并联连接在第一个所述第二端口和接地点之间；

所述第二上拉电阻和所述第二电容并联连接在输入电源与第二个所述第二端口之间，所述第二下拉电阻和所述第四电容并联连接在第二个所述第二端口和接地点之间；

所述第三电阻和所述开关串联连接在两个所述第二端口之间。

3.根据权利要求1所述的绝对值编码器接口电路，其特征在于，所述第一双向缓冲电路包括四个第一双向放大模块，所述第一双向放大模块包括位于第一侧的第一缓冲接口、位于第二侧的第二缓冲接口和第一开关控制接口；

第一个所述第一双向放大模块的所述第二缓冲接口、第二个所述第一双向放大模块的所述第二缓冲接口、第三个所述第一双向放大模块的所述第二缓冲接口和第四个所述第一双向放大模块的所述第二缓冲接口分别与所述MCU控制模块的RE0信号接口、DE0信号接口、T0信号接口和R0信号接口连接；

第一个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口和第四个所述第一双向放大模块的所述第一缓冲接口均与所述第二差分转换电路连接；

第二个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口和第四个所述第一双向放大模块的所述第一缓冲接口均与所述第一差分转换电路连接；

各所述第一双向放大模块的所述第一开关控制接口均与所述MCU控制模块的EN信号接口连接，且当所述EN信号接口输出高电平信号时，各所述第一双向放大模块接通，当所述EN信号接口输出低电平信号时，各所述第一双向放大模块断开。

4.根据权利要求1所述的绝对值编码器接口电路，其特征在于，所述第二双向缓冲电路和所述第三双向缓冲电路均包括两个第二双向放大模块，所述第二双向放大模块包括位于第一侧的第三缓冲接口、位于第二侧的第四缓冲接口和第二开关控制接口；

所述第二双向缓冲电路的第一个所述第二双向放大模块的所述第四缓冲接口和第二个所述第二双向放大模块的所述第四缓冲接口分别与所述MCU控制模块的RE0信号接口、DE0信号接口连接；

所述第三双向缓冲电路的第一个所述第二双向放大模块的所述第四缓冲接口和第二个所述第二双向放大模块的所述第四缓冲接口分别与所述MCU控制模块的T0信号接口、R0信号接口连接；

所述第二双向缓冲电路的第一个所述第二双向放大模块的所述第三缓冲接口、第二个所述第二双向放大模块的所述第三缓冲接口均与所述第一接口电路模块连接；

所述第三双向缓冲电路的第一个所述第二双向放大模块的所述第三缓冲接口、第二个所述第二双向放大模块的所述第三缓冲接口均与所述第二接口电路模块连接；

各所述第二双向放大模块的所述第二开关控制接口均与所述MCU控制模块的EN信号接口连接，且当所述EN信号接口输出低电平信号时，各所述第二双向放大模块接通，当所述EN信号接口输出高电平信号时，各所述第二双向放大模块断开。

5.根据权利要求3所述的绝对值编码器接口电路，其特征在于，所述第一差分转换电路和所述第二差分转换电路均包括一个RD模块，所述RD模块包括位于第一侧的差分信号接口，还包括位于第二侧的第一单信号接口、第二单信号接口和第三开关控制接口；

所述第一差分转换电路的所述差分信号接口与所述第一接口电路模块连接；

所述第二差分转换电路的差分信号接口与所述第二接口电路模块连接；

所述第一差分转换电路的所述第一单信号接口、所述第二单信号接口、所述第三开关控制接口分别与第四个所述第一双向放大模块的所述第一缓冲接口、第二个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口连接；

所述第二差分转换电路的所述第一单信号接口、所述第二单信号接口、所述第三开关控制接口分别与第四个所述第一双向放大模块的所述第一缓冲接口、第一个所述第一双向放大模块的所述第一缓冲接口、第三个所述第一双向放大模块的所述第一缓冲接口连接。

6.一种绝对值编码器控制方法，其特征在于，应用于权利要求1-5任一项所述的绝对值编码器接口电路中的所述MCU控制模块，包括步骤：

获取与所述绝对值编码器接口电路连接的绝对值编码器的通讯协议类型；

调用对应的通讯协议程序并选择对应的通路与所述绝对值编码器进行通讯。

7.根据权利要求6所述的绝对值编码器控制方法，其特征在于，所述调用对应的通讯协议程序并选择对应的通路与所述绝对值编码器进行通讯的步骤包括：

若所述通讯协议类型为RS485通讯协议或HIPERFACE通讯协议，则选择所述第二通路或所述第三通路与所述绝对值编码器进行通讯；

若所述通讯协议类型为BiSS-C通讯协议或EnDat2.2通讯协议，则选择所述第二通路和所述第三通路与所述绝对值编码器进行通讯；

若所述通讯协议类型为SPI通讯协议，则选择所述第一通路和所述第四通路与所述绝对值编码器进行通讯。

8.根据权利要求7所述的绝对值编码器控制方法，其特征在于，所述若所述通讯协议类型为RS485通讯协议或HIPERFACE通讯协议，则选择第二通路或所述第三通路与所述绝对值编码器进行通讯的步骤包括：

若所述绝对值编码器连接所述第一接口电路模块，则在接收所述绝对值编码器输入的信号时，输出高电平的EN信号、低电平的DE0信号，并通过R0信号接口接收所述绝对值编码器发送的数据，通过DE0信号接口向所述绝对值编码器输出使能信号；在向所述绝对值编码器发送信号时，输出高电平的EN信号、高电平的DE0信号，并通过T0信号接口向所述绝对值编码器发送数据，通过所述DE0信号接口接收所述绝对值编码器的使能信号；

若所述绝对值编码器连接所述第二接口电路模块时，则在接收所述绝对值编码器输入的信号时，输出高电平的EN信号、低电平的RE0信号，并通过所述R0信号接口接收所述绝对值编码器发送的数据，通过RE0信号接口向所述绝对值编码器输出使能信号；在向所述绝对值编码器发送信号时，输出高电平的EN信号、高电平的RE0信号，并通过所述T0信号接口向所述绝对值编码器发送数据，通过所述RE0信号接口接收所述绝对值编码器的使能信号。

9.根据权利要求7所述的绝对值编码器控制方法，其特征在于，所述若所述通讯协议类型为BiSS-C通讯协议或EnDat2.2通讯协议，则选择所述第二通路和所述第三通路与所述绝对值编码器进行通讯的步骤包括：

保持输出高电平的EN信号、高电平的DE0信号和低电平的RE0信号，并通过T0信号接口向所述绝对值编码器发送时钟输出信号，通过R0信号接口接收所述绝对值编码器发送的数据。

10.根据权利要求7所述的绝对值编码器控制方法，其特征在于，所述若所述通讯协议类型为SPI通讯协议，则选择所述第一通路和所述第四通路与所述绝对值编码器进行通讯的步骤包括：

保持输出低电平的EN信号，并通过DE0信号接口向所述绝对值编码器发送时钟输出信号，通过RE0信号接口向所述绝对值编码器发送片选信号，通过T0信号接口向所述绝对值编码器发送数据，通过R0信号接口接收所述绝对值编码器发送的数据。

Images