CN217847117U - 一种spi和i2c兼容电路 - Google Patents

Abstract

本实用新型公开了一种SPI和I2C兼容电路，包括兼容芯片U1、主控芯片U2、第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10；包括SPI和I2C两种通讯状态，且第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10的电阻值分别为0欧姆。本实用新型实现了SPI和I2C两种通讯方式的兼容。

Description

一种SPI和I2C兼容电路

技术领域

本实用新型涉及一种SPI和I2C兼容电路，属于控制电路技术领域。

背景技术

在现代的电子电路设计中，SPI和I2C两种串行总线的应用越来越广泛。SPI采用同步串行通讯方式，是一种三线同步总线，SPI通常有SCK时钟，CS片选，MISO和MOSI数据线，实现了全双工数据传输，且SPI的总线速度比I2C更快，但是相比较I2C而言，连线更多。

I2C总线是双向、两线(SCL、SDA)、串行、多主控接口标准，具有总线仲裁机制，适合在器件之间进行近距离、非经常性的数据通信，但是I2C抗干扰能力较弱，一般用于同一板卡上芯片之间的通信，较少用于远距离通信，而且不能实现全双工，不适合传输大量数据。

公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域普通技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于克服现有技术中的不足，提供一种SPI和I2C兼容电路，通过对电路的设计，实现了SPI和I2C两种通讯方式的兼容，

为达到上述目的，本实用新型是采用下述技术方案实现的：

本实用新型公开了一种SPI和I2C兼容电路，包括兼容芯片U1、主控芯片U2、第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10；

处于SPI通讯状态时，所述第二电阻R2的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的MOSI端；所述第三电阻R3的一端连接兼容芯片U1的SDO/SA0端，另一端连接主控芯片U2的MISO端；所述第八电阻R8的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的SCLK端；所述第十电阻R10的一端连接兼容芯片U1的CS端，另一端连接主控芯片U2的CS端；

处于I2C通讯状态时，所述第一电阻R1的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的I2C_SDA端；所述第七电阻R7的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的I2C_SCL端；

其中，所述第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10的电阻值分别为0欧姆。

进一步的，还包括第九电阻R9，

所述第九电阻R9的一端连接兼容芯片U1的INT2端，另一端连接主控芯片U2的INT2端。

进一步的，还包括VCC恒压源、第四电阻R4、第五电阻R5、第六电阻R6和第十一电阻R11，

所述兼容芯片U1的SCL/SPC端通过第五电阻R5连接VCC恒压源，所述兼容芯片U1的SDA/SDI/SDO端通过第六电阻R6连接VCC恒压源；

所述兼容芯片U1的CS端通过第四电阻R4和第十一电阻R11连接VCC恒压源。

进一步的，还包括第一滤波电容C1，所述第一滤波电容C1的一端接地，另一端通过第十一电阻R11连接VCC恒压源。

进一步的，还包括第二滤波电容C2，所述第二滤波电容C2的一端接地，另一端通过第十一电阻R11连接VCC恒压源。

进一步的，所述兼容芯片U1的VDDIO端和VDD端分别通过第十一电阻R11连接VCC恒压源。

进一步的，所述第十一电阻R11的电阻值为0欧姆。

进一步的，所述兼容芯片U1的INT1端连接主控芯片U2的INT1端。

与现有技术相比，本实用新型所达到的有益效果：

本实用新型提供的SPI和I2C兼容电路，通过多个0欧姆电阻与兼容芯片和主控芯片的配合，实现了在同一电路下，SPI和I2C两种通讯方式的兼容。在IO口受限或数据传输速度要求不高等情况下，能够使用I2C总线进行通讯，在需要更高的传输速度、全双工通讯等情况下，能够使用SPI总线进行通讯。

本实用新型提供的SPI和I2C兼容电路，使得兼容芯片和主控芯片之间的通讯更为契合，提高了整个系统的兼容性和产品的适应性。

附图说明

图1是一种SPI和I2C兼容电路的结构示意图；

图2是兼容芯片的结构示意图。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

实施例

本实施例提供了一种SPI和I2C兼容电路，如图1和图2所示，包括兼容芯片U1、主控芯片U2、第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10；

处于SPI通讯状态时，第二电阻R2的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的MOSI端；第三电阻R3的一端连接兼容芯片U1的SDO/SA0端，另一端连接主控芯片U2的MISO端；第八电阻R8的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的SCLK端；第十电阻R10的一端连接兼容芯片U1的CS端，另一端连接主控芯片U2的CS端；

处于I2C通讯状态时，第一电阻R1的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的I2C_SDA端；第七电阻R7的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的I2C_SCL端；

其中，第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10的电阻值分别为0欧姆。

本实用新型的技术构思为，通过多个0欧姆电阻与兼容芯片和主控芯片的配合，实现了在同一电路下，SPI和I2C两种通讯方式的兼容。在IO口受限或数据传输速度要求不高等情况下，通过对第一电阻R1和第七电阻R7的贴片或焊点处理，实现I2C通讯。在需要更高的传输速度、全双工通讯等情况下，通过对第二电阻R2、第三电阻R3、第八电阻R8和第十电阻R10的贴片或焊点处理，实现SPI通讯。使得兼容芯片和主控芯片之间的通讯更为契合，提高了整个电路的兼容性和产品的适应性。

具体的，本实施例中的兼容芯片U1选取型号为LIS2DW12的芯片。

本实施例的SPI和I2C兼容电路还包括第九电阻R9，第九电阻R9的一端连接兼容芯片U1的INT2端，另一端连接主控芯片U2的INT2端。兼容芯片U1的INT1端连接主控芯片U2的INT1端。

本实施例中第九电阻R9的电阻值为0欧姆，此处0欧姆电阻的设计主要是为了方便调试。

本实施例的SPI和I2C兼容电路还包括VCC恒压源、第四电阻R4、第五电阻R5、第六电阻R6和第十一电阻R11，

兼容芯片U1的SCL/SPC端通过第五电阻R5连接VCC恒压源，兼容芯片U1的SDA/SDI/SDO端通过第六电阻R6连接VCC恒压源；

兼容芯片U1的CS端通过第四电阻R4和第十一电阻R11连接VCC恒压源。

具体的，本实施例的第四电阻R4、第五电阻R5和第六电阻R6都选取电阻值为10K的电阻。

本实施例中的SPI和I2C兼容电路还包括第一滤波电容C1和第二滤波电容C2，第一滤波电容C1的一端接地，另一端通过第十一电阻R11连接VCC恒压源。第二滤波电容C2的一端接地，另一端通过第十一电阻R11连接VCC恒压源。

将第一滤波电容C1与第二滤波电容C2连接在VCC恒压源可以起到有效滤波、抗干扰的作用。本实施例中的第一滤波电容C1选取型号为4.7μF的电容，第二滤波电容C2选取型号为100nF的电容。

兼容芯片U1的VDDIO端和VDD端分别通过第十一电阻R11连接VCC恒压源。其中，第十一电阻R11的电阻值为0欧姆，此处0欧姆电阻的设计主要是为了方便调试。本实施例中VCC恒压源选取3V的恒压源。

兼容芯片U1的GND端和RES端接地。

工作原理：

I2C总线是由数据线SDA和时钟SCL构成的串行总线。处于I2C通讯状态时，对第一电阻R1和第七电阻R7进行贴片或焊点处理，对第二电阻R2、第三电阻R3、第八电阻R8和第十电阻R10进行不贴片或不焊点处理。使得第一电阻R1的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的I2C_SDA端；第七电阻R7的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的I2C_SCL端，实现兼容芯片U1与主控芯片U2的I2C通讯。

I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。

开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。

结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。

应答信号：接收端在接收到8bit数据后，向发送端发出特定的低电平脉冲，表示已收到数据。主控芯片向兼容芯片发出一个信号后，等待兼容芯片发出一个应答信号，主控芯片接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为兼容芯片出现故障。

SPI采用同步串行通讯方式，是一种三线同步总线，SPI通常有SCK时钟，CS片选，MISO和MOSI数据线。处于SPI通讯状态时，对第一电阻R1和第七电阻R7进行不贴片或不焊点处理，对第二电阻R2、第三电阻R3、第八电阻R8和第十电阻R10进行贴片或焊点处理。使得第二电阻R2的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的MOSI端；第三电阻R3的一端连接兼容芯片U1的SDO/SA0端，另一端连接主控芯片U2的MISO端；第八电阻R8的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的SCLK端；第十电阻R10的一端连接兼容芯片U1的CS端，另一端连接主控芯片U2的CS端，实现兼容芯片U1与主控芯片U2的SPI通讯。

SPI通信过程为：将CS引脚拉低，SCK端输出时钟信号，然后就可以在MOSI端输出数据，同时在MISO端获得数据。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本实用新型中的具体含义。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。

Claims (8)

1.一种SPI和I2C兼容电路，其特征是，包括兼容芯片U1、主控芯片U2、第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10；

处于SPI通讯状态时，所述第二电阻R2的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的MOSI端；所述第三电阻R3的一端连接兼容芯片U1的SDO/SA0端，另一端连接主控芯片U2的MISO端；所述第八电阻R8的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的SCLK端；所述第十电阻R10的一端连接兼容芯片U1的CS端，另一端连接主控芯片U2的CS端；

处于I2C通讯状态时，所述第一电阻R1的一端连接兼容芯片U1的SDA/SDI/SDO端，另一端连接主控芯片U2的I2C_SDA端；所述第七电阻R7的一端连接兼容芯片U1的SCL/SPC端，另一端连接主控芯片U2的I2C_SCL端；

其中，所述第一电阻R1、第二电阻R2、第三电阻R3、第七电阻R7、第八电阻R8与第十电阻R10的电阻值分别为0欧姆。

2.根据权利要求1所述的SPI和I2C兼容电路，其特征是，还包括第九电阻R9，

所述第九电阻R9的一端连接兼容芯片U1的INT2端，另一端连接主控芯片U2的INT2端。

3.根据权利要求1所述的SPI和I2C兼容电路，其特征是，还包括VCC恒压源、第四电阻R4、第五电阻R5、第六电阻R6和第十一电阻R11，

所述兼容芯片U1的SCL/SPC端通过第五电阻R5连接VCC恒压源，所述兼容芯片U1的SDA/SDI/SDO端通过第六电阻R6连接VCC恒压源；

所述兼容芯片U1的CS端通过第四电阻R4和第十一电阻R11连接VCC恒压源。

4.根据权利要求3所述的SPI和I2C兼容电路，其特征是，还包括第一滤波电容C1，所述第一滤波电容C1的一端接地，另一端通过第十一电阻R11连接VCC恒压源。

5.根据权利要求3所述的SPI和I2C兼容电路，其特征是，还包括第二滤波电容C2，所述第二滤波电容C2的一端接地，另一端通过第十一电阻R11连接VCC恒压源。

6.根据权利要求3所述的SPI和I2C兼容电路，其特征是，所述兼容芯片U1的VDDIO端和VDD端分别通过第十一电阻R11连接VCC恒压源。

7.根据权利要求3所述的SPI和I2C兼容电路，其特征是，所述第十一电阻R11的电阻值为0欧姆。

8.根据权利要求1所述的SPI和I2C兼容电路，其特征是，所述兼容芯片U1的INT1端连接主控芯片U2的INT1端。

Images