CN113267677A - 一种实时宽带频谱分析及存储的方法及装置 - Google Patents

Abstract

本发明提供一种实时宽带频谱分析及存储的方法及装置。一种实时宽带频谱分析及存储的方法，该方法包括以下步骤：将宽带射频信号进行数字化处理，得到宽带基带复信号；将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算；选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算；将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；缓存实时频谱数据并将其实时存储于非易失性存储器。本发明直接对高速ADC采集的宽带信号进行全并行FFT计算，可以实时计算GHz级宽带信号的频谱，可以无间隙和无损记录实时频谱数据。

Description

一种实时宽带频谱分析及存储的方法及装置

技术领域

本发明涉及一种频谱监测和存储的方法及装置，特别涉及一种实时宽带频谱分析及存储的方法及装置。

背景技术

频谱监测和存储是宽带数字接收机所必需具备的也是最重要的功能之一，当前对无线电频谱的监测一般都采用超外差方式对输入信号进行下变频，从而在固定的中频频率上进行信号的分析处理。由于镜像频率的存在，一般需要使用两次或三次变频变换到固定的中频进行处理，并对其进行下变频处理将信号搬移到基带，将基带信号通过滤波器滤波获得I/Q信号，再对基带信号进行FFT(快速傅里叶变换)运算，最后提取FFT的幅频响应。

在监测过程中，要对数据进行实时存储，通常在实现上采用“信号处理板+计算机”的方式，利用信号处理板上的FPGA(现场可编程逻辑门阵列)对接收信号进行处理后，再将信号送到计算机端完成存储处理。传统方法的成本较高且结构复杂，无法满足设备小型化、轻量化的需求。

发明内容

本发明的目的在于提供一种实时宽带频谱分析及存储的方法，可以实时获取、分析并存储宽带信号的频谱，实现高速数据采集，解决背景技术中所述的问题。

本发明的另一目的在于提供一种实时宽带频谱分析及存储的装置，可以实时分析计算并实时存储宽带信号的频谱，设备体积较小，结构复杂度较低。

本发明解决其技术问题所采用的技术方案是：

一种实时宽带频谱分析及存储的方法，该方法包括以下步骤：

步骤1，将宽带射频信号进行数字化处理，得到宽带基带复信号；

步骤2，将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算；

步骤3，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算；

步骤4，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；

步骤5，缓存实时频谱数据并将其实时存储于非易失性存储器。

作为优选，所述步骤2中，串行流水线FFT计算采用以下公式进行：

x(n)＝x(n₂N₁+n₁)；

式中，x(n)为N点信号，N＝N₁*N₂，n₁＝0,1,2…N₁-1，n₂＝0,1,2…N₂-1。

作为优选，所述步骤4中，并行流水线FFT计算采用以下公式进行：

式中，X(k)为N点信号的离散傅里叶变换值，x(n₂N₁+n₁)为N点信号，

和

均为旋转因子。

作为优选，所述步骤5中，缓存实时频谱数据并将其实时存储包括以下步骤：

步骤5.1，发起用于缓存的数据搬移指令；

步骤5.2，响应数据搬移指令，将实时频谱数据搬移至缓存位置；

步骤5.3，发起用于存储的数据搬移指令；

步骤5.4，响应数据搬移指令，由非易失性存储器从缓存位置读取实时频谱数据并存储。

一种实时宽带频谱分析及存储的装置，包括：

模数转换模块，用于将宽带射频信号进行数字化处理得到宽带基带复信号；

计算模块，用于将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；

数据存储模块，用于缓存实时频谱数据并将其实时存储于非易失性存储器；

对外接口模块，用于提供与外部通信所需接口；

时钟模块，用于为模数转换模块、计算模块、数据存储模块和对外接口模块提供所需时钟；

供电模块，用于为模数转换模块、计算模块、数据存储模块、对外接口模块和时钟模块供电。

作为优选，所述计算模块的串行流水线FFT计算采用以下公式进行：

x(n)＝x(n₂N₁+n₁)；

式中，x(n)为N点信号，N＝N₁*N₂，n₁＝0,1,2…N₁-1，n₂＝0,1,2…N₂-1；

所述计算模块的并行流水线FFT计算采用以下公式进行：

式中，X(k)为N点信号的离散傅里叶变换值，x(n₂N₁+n₁)为N点信号，

和

均为旋转因子。

作为优选，所述数据存储模块包括：

CPU单元，用于发起数据搬移指令；

DMA单元，用于响应数据搬移指令，将FPGA模块的实时频谱数据搬移至数据缓存单元；

DDR4数据缓存单元，用于缓存实时频谱数据；

缓存控制器单元，用于控制数据缓存单元；

NVMe主机单元，用于响应数据搬移指令，将数据搬移指令转换为NVMe协议格式并发送给PCIE控制器单元；

PCIE控制器单元，用于接收NVMe主机单元指令，将指令以PCIE协议格式发送给存储单元；

SSD存储单元，用于接收PCIE控制器单元指令，从数据缓存单元读取实时频谱数据并存储；

AXI总线互联单元，用于为CPU单元、DMA单元、数据缓存单元、缓存控制器单元、NVMe主机单元、PCIE控制单元和存储单元之间提供AXI总线数据交换。

本发明的有益效果是：

(1)本发明减少设备体积及复杂度，依据本发明制成的射频数字化架构接收机设备，可以直接对射频信号进行采样，设备仅为3U机箱尺寸大小；

(2)本发明直接对高速ADC采集的宽带信号进行全并行FFT计算，可以实时计算GHz级宽带信号的频谱，同时，进行全并行FFT计算的结构通过增加并行分支路数，配合更高采样率ADC，即可扩展实时频谱计算的带宽；

(3)本发明的存储单元采用基于NVMe协议的SSD，可以完全在可编程逻辑中实现，数据存储模块中的CPU单元只负责指令控制，其性能不影响数据存储性能，使用没有集成硬核CPU的FPGA也能实现高速数据采集；

(4)本发明使用可参数化的AXI总线互联单元，改变总线数据位宽即可扩展数据存储模块的读/写性能，以与计算模块向适应；

(5)本发明采用大容量DDR4缓存实时频谱数据，配合基于NVMe协议的SSD，可以无间隙和无损记录实时频谱数据。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1是实施例1的方法流程图；

图2是实施例2步骤5的方法流程图；

图3是本发明的装置示意图；

图4是本发明的实时频谱计算流程图；

图5是本发明的实时频谱存储流程图；

图6是本发明的数据存储模块的平均峰值读性能和连续读性能图；

图7是本发明的数据存储模块的平均峰值写性能和连续写性能图。

具体实施方式

下面通过具体实施例，并结合附图，对本发明的技术方案作进一步的具体说明。应当理解，本发明的实施并不局限于下面的实施例，对本发明所做的任何形式上的变通和/或改变都将落入本发明保护范围。

在本发明中，若非特指，所有的份、百分比均为重量单位，所采用的设备和原料等均可从市场购得或是本领域常用的。下述实施例中的方法，如无特别说明，均为本领域的常规方法。下述实施例中的部件或设备如无特别说明，均为通用标准件或本领域技术人员知晓的部件，其结构和原理都为本技术人员均可通过技术手册得知或通过常规实验方法获知。

实施例1：

如图1所示的一种实时宽带频谱分析及存储的方法，该方法包括以下步骤：

步骤1，将宽带射频信号进行数字化处理，得到宽带基带复信号；

步骤2，将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算；

步骤3，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算；

步骤4，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；

步骤5，缓存实时频谱数据并将其实时存储于非易失性存储器。

采用上述方法的一种实时宽带频谱分析及存储的装置，包括：

模数转换模块，用于将宽带射频信号进行数字化处理得到宽带基带复信号；

计算模块，用于将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；

数据存储模块，用于缓存实时频谱数据并将其实时存储于非易失性存储器；

对外接口模块，用于提供与外部通信所需接口；

时钟模块，用于为模数转换模块、计算模块、数据存储模块和对外接口模块提供所需时钟；

供电模块，用于为模数转换模块、计算模块、数据存储模块、对外接口模块和时钟模块供电。

通过上述技术方案，直接对模数转换模块(ADC)所采集的宽带信号进行全并行FFT计算，可以实时计算GHz级宽带信号的频谱，同时，进行全并行FFT计算的结构通过增加并行分支路数，配合更高采样率ADC，即可扩展实时频谱计算的带宽，增加可扩展性。

实施例2：

一种实时宽带频谱分析及存储的方法，该方法包括以下步骤：

步骤1，将宽带射频信号进行数字化处理，得到宽带基带复信号；

步骤2，将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算，串行流水线FFT计算采用以下公式进行：

x(n)＝x(n₂N₁+n₁)；

式中，x(n)为N点信号，N＝N₁*N₂，n₁＝0,1,2…N₁-1，n₂＝0,1,2…N₂-1；

步骤3，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算；

步骤4，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；并行流水线FFT计算采用以下公式进行：

式中，X(k)为N点信号的离散傅里叶变换值，x(n₂N₁+n₁)为N点信号，

和

均为旋转因子；

步骤5，缓存实时频谱数据并将其实时存储于非易失性存储器，如图2所示，包括以下步骤：

步骤5.1，发起用于缓存的数据搬移指令；

步骤5.2，响应数据搬移指令，将实时频谱数据搬移至缓存位置；

步骤5.3，发起用于存储的数据搬移指令；

步骤5.4，响应数据搬移指令，由非易失性存储器从缓存位置读取实时频谱数据并存储。

采用上述方法的一种实时宽带频谱分析及存储的装置如图3所示，包括FMC载板S1、FMC子卡S2以及3U VPX结构S3，

FMC载板包含FPGA模块S10、供电模块S11、DDR4存储模块S12、时钟模块S13、对外接口模块S14。

FMC子卡模块包含高速ADC模块S21和基于NVMe协议的SSD模块S22。

FPGA模块通过PCIE3.0 x4总线与NVMe SSD模块互联，FPGA模块通过JESD204B总线与ADC模块互联，FPGA模块外接4GB容量DDR4存储器。对外接口模块负责与外部通信，主要包含用于高速数据传输的GTH，用于文件传输的USB3.0，用于指令传输的千兆网，用于显示的DisplayPort，用于调试的串口以及JTAG口。时钟模块提供上述模块所需各种时钟。电源模块为上述模块供电。

实时频谱计算的过程如下。

高速ADC芯片将射频信号数字化后输出至FPGA进行信号处理，得到实时频谱数据。

高速ADC的采样率高，采集后的信号经过数字正交化后得到多相复信号，根据ADC不通的采样速率以及是否完成抽取和数字下变频，在同一时刻FPGA接收到的iq数据个数N₁一般为2、4、8或16。在FPGA中对该复信号进行实时频谱计算需要采用全并行处理。N点信号x(n)经过多相分解后得到的N₁相信号可以表示为式1，其中N＝N₁*N₂，n₁＝0,1,2…N₁-1，n₂＝0,1,2…N₂-1。

x(n)＝x(n₂N₁+n₁) 式1

N点信号x(n)的离散傅里叶变换X(k)可以表示为式2，其中N＝N₁*N₂，k₁＝0,1,2…N₁-1，k₂＝0,1,2,…N₂-1。

将式1代入式2中可以得到式3，从中可以看出并行计算多相复信号的FFT变换过程分为3个步骤，首先对每一相支路进行N₂点串行FFT计算，计算结果再乘以旋转因子

最后再进行N₁点并行FFT计算。

高速ADC以3GHz采样，3倍抽取和数字下变频后的复信号数据吞吐率为256bit@125MHz，有效信号带宽800MHz，实时计算N＝65536点频谱，输入信号的多相支路数N₁＝8，每一路点数N₂＝8192，在FPGA模块中进行实时频谱的计算流程示意图见图4，主要计算步骤如下：

(1)从窗函数RAM取出对应的窗函数值与输入信号进行乘法运算。

窗函数为8*8192点矩阵。

(2)每个支路进行8192点串行流水线FFT计算。

(3)从旋转因子RAM取出对应的旋转因子与FFT计算结果进行复数乘法运算。旋转因子为8*8192点矩阵。

(4)将步骤1-3计算得到的8个支路复数运算结果进行8点并行流水线FFT计算。

(5)将步骤4的各支路计算结果求取对数运算得到实时频谱数据，数据吞吐率256bit@125MHz。

实时计算得到的频谱数据可以根据指令实时存储至SSD模块中，数据存储至SSD的所有数据流在FPGA中实现，不需要经过CPU搬移，实现数据存储主要模块和功能如下：

CPU模块，通过AXI4-LITE总线与数据DMA模块以及NVMe主机模块寄存器进行通信，发送数据存储指令；

数据DMA模块，接收CPU模块指令，完成数据向DDR4的搬移；

DDR4控制器模块以及外挂的DDR4 SDRAM，进行数据写入SSD前缓存；

NVMe主机模块，接收CPU模块指令，将指令转换为NVMe协议格式，通过PCIE控制器模块交由SSD执行；

PCIE控制器模块以及外挂的SSD，接收NVMe主机模块指令，通过PCIE协议传递给SSD，SSD从DDR4读取数据完成数据存储操作；

AXI总线互联模块，负责上述模块间的AXI4总线数据交换。

如图5所示，在FPGA中进行数据存储的流程如下：

CPU向数据DMA模块发起数据搬移指令。数据DMA模块将频谱数据搬移到DDR4流缓冲区的对应地址上，搬移完成后发送中断给CPU。CPU收到中断后向NVMe主机模块发起数据搬移指令。NVMe主机模块解析指令，将相应读取命令放置到提交队列(SQ)，然后使用门铃寄存器(DB)通知NVMe SSD取走提交队列(SQ)中的命令。当NVMe SSD处理读取完命令之后，将处理结果写入到完成队列(CQ)，并发送一个中断通知主机模块指令操作完成。

数据存储模块的读/写性能如图6和图7所示。

通过上述技术方案，直接对高速ADC采集的宽带信号进行全并行FFT计算，可以实时计算GHz级宽带信号的频谱，同时，进行全并行FFT计算的结构通过增加并行分支路数，配合更高采样率ADC，即可扩展实时频谱计算的带宽；存储单元采用基于NVMe协议的SSD，可以完全在可编程逻辑中实现，数据存储模块中的CPU单元只负责指令控制，其性能不影响数据存储性能，使用没有集成硬核CPU的FPGA也能实现高速数据采集，因此数据存储模块可以采用不集成ARM硬核的FPGA，例如

UltraScale+FPGA和

UltraScale+FPGA；使用可参数化的AXI总线互联单元，改变总线数据位宽即可扩展数据存储模块的读/写性能，以与计算模块向适应；采用大容量DDR4缓存实时频谱数据，配合基于NVMe协议的SSD，可以无间隙和无损记录实时频谱数据。

以上所述的实施例只是本发明的一种较佳的方案，并非对本发明作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。

Claims (7)

1.一种实时宽带频谱分析及存储的方法，其特征在于：该方法包括以下步骤：

步骤1，将宽带射频信号进行数字化处理，得到宽带基带复信号；

步骤2，将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算；

步骤3，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算；

步骤4，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；

步骤5，缓存实时频谱数据并将其实时存储于非易失性存储器。

2.根据权利要求1所述的一种实时宽带频谱分析及存储的方法，其特征在于：所述步骤2中，串行流水线FFT计算采用以下公式进行：

x(n)＝x(n₂N₁+n₁)；

式中，x(n)为N点信号，N＝N₁*N₂，n₁＝0,1,2…N₁-1，n₂＝0,1,2…N₂-1。

3.根据权利要求1所述的一种实时宽带频谱分析及存储的方法，其特征在于：所述步骤4中，并行流水线FFT计算采用以下公式进行：

式中，X(k)为N点信号的离散傅里叶变换值，x(n₂N₁+n₁)为N点信号，

和

均为旋转因子。

4.根据权利要求1所述的一种实时宽带频谱分析及存储的方法，其特征在于：所述步骤5中，缓存实时频谱数据并将其实时存储包括以下步骤：

步骤5.1，发起用于缓存的数据搬移指令；

步骤5.2，响应数据搬移指令，将实时频谱数据搬移至缓存位置；

步骤5.3，发起用于存储的数据搬移指令；

步骤5.4，响应数据搬移指令，由非易失性存储器从缓存位置读取实时频谱数据并存储。

5.一种实时宽带频谱分析及存储的装置，其特征在于：该实时宽带频谱分析及存储的装置包括：

模数转换模块，用于将宽带射频信号进行数字化处理得到宽带基带复信号；

计算模块，用于将宽带基带复信号进行多相分解得到多相支路信号，对每一相支路信号进行串行流水线FFT计算，选取旋转因子，将每一相支路信号的串行流水线FFT计算结果与旋转因子进行复数乘法运算，将多相支路信号的复数乘法运算结果进行并行流水线FFT计算后再进行对数运算，得到实时频谱数据；

数据存储模块，用于缓存实时频谱数据并将其实时存储于非易失性存储器；

对外接口模块，用于提供与外部通信所需接口；

时钟模块，用于为模数转换模块、计算模块、数据存储模块和对外接口模块提供所需时钟；

供电模块，用于为模数转换模块、计算模块、数据存储模块、对外接口模块和时钟模块供电。

6.根据权利要求5所述的一种实时宽带频谱分析及存储的装置，其特征在于：所述计算模块的串行流水线FFT计算采用以下公式进行：

x(n)＝x(n₂N₁+n₁)；

式中，x(n)为N点信号，N＝N₁*N₂，n₁＝0,1,2…N₁-1，n₂＝0,1,2…N₂-1；所述计算模块的并行流水线FFT计算采用以下公式进行：

式中，X(k)为N点信号的离散傅里叶变换值，x(n₂N₁+n₁)为N点信号，

和

均为旋转因子。

7.根据权利要求5所述的一种实时宽带频谱分析及存储的装置，其特征在于：所述数据存储模块包括：

CPU单元，用于发起数据搬移指令；

DMA单元，用于响应数据搬移指令，将FPGA模块的实时频谱数据搬移至数据缓存单元；

DDR4数据缓存单元，用于缓存实时频谱数据；

缓存控制器单元，用于控制数据缓存单元；

NVMe主机单元，用于响应数据搬移指令，将数据搬移指令转换为NVMe协议格式并发送给PCIE控制器单元；

PCIE控制器单元，用于接收NVMe主机单元指令，将指令以PCIE协议格式发送给存储单元；

SSD存储单元，用于接收PCIE控制器单元指令，从数据缓存单元读取实时频谱数据并存储；

AXI总线互联单元，用于为CPU单元、DMA单元、数据缓存单元、缓存控制器单元、NVMe主机单元、PCIE控制单元和存储单元之间提供AXI总线数据交换。

Images