CN202085197U - 一种无线电多通道信号处理板 - Google Patents

Abstract

一种无线电多通道信号处理板，涉及无线电与数字信号处理领域，包括高速模数转换器、数字下变频器、高速缓存模块、高速定点数字信号处理器，所述高速模数转换器输入端连接有射频接头，高速模数转换器输出端与数字下变频器连接，数字下变频器与高速缓存模块连接，高速定点数字信号处理器与数字下变频器连接、高速缓存模块分别通过总线方式连接，高速定点数字信号处理器还通过总线驱动模块扩展出PCI总线接口和以太网接口。该无线电多通道信号处理板同时具备PCI接口和以太网接口，可以实时处理多个信号，不过多占用计算机的CPU资源，设计简单且成本降低，保证系统处理性能大幅提高。

Description

一种无线电多通道信号处理板

技术领域

本实用新型涉及无线电与数字信号处理领域，具体来讲是一种无线电多通道信号处理板。

背景技术

目前，在无线电频谱检测中，对于高频信号的处理一般采用下变频的方法，该方法包括两个过程：过程一是通过模拟下变频，将频率较高的信号下变频到中频处理，如70Mhz中频；过程二是通过带通采样的方式对中频进行数字处理。在整个过程中考虑模数转换(ADC)的速率要求大于40Msps(MSps：表示每秒采样百万次)，采样位数在12bit以上。由于上述采样后的数据量很大，通用计算机已不能实时处理，需要对采样数据进行数字下变频以降低数据流，并提取一个或多个基带信号，因此过程二即为数字下变频的过程。

上述两个过程可以借助无线电信号处理板进行，而目前通用的无线电信号处理板具有如下问题：

1.接口方式为PCI总线模式(PCI是一种由英特尔公司1991年推出的用于定义局部总线的标准)，大量的数据需要通过一套具有PCI接口的计算机系统进行后续处理，增加了成本，设计相对复杂。

2.无线电信号处理板只能实时处理1个通道的信号，不能同时处理多个信号，当中频带内存在多个信号时，需要分时处理。

3.并不能同时具备PCI接口和以太网接口，使用上受到限制，不够灵活。

实用新型内容

针对现有技术中存在的缺陷，本实用新型的目的在于提供一种无线电多通道信号处理板，同时具备PCI接口和以太网接口，可以实时处理多个信号，不过多占用计算机的CPU资源，设计简单且成本降低，保证系统处理性能大幅提高。

为达到以上目的，本实用新型采取的技术方案是：一种无线电多通道信号处理板，包括高速模数转换器、数字下变频器、高速缓存模块、高速定点数字信号处理器，所述高速模数转换器输入端连接有射频接头，高速模数转换器输出端与数字下变频器连接，数字下变频器与高速缓存模块连接，高速定点数字信号处理器与数字下变频器连接、高速缓存模块分别通过总线方式连接，高速定点数字信号处理器还通过一个总线驱动模块扩展出PCI总线接口和以太网接口。

在上述技术方案的基础上，所述数字下变频器的地址口与数据口分别锁存连接高速缓存模块的地址口与数据口。

在上述技术方案的基础上，所述高速定点数字信号处理器的地址口与一个同步动态随机存储器的地址口连接，高速定点数字信号处理器的数据口与所述同步动态随机存储器的数据口连接。

在上述技术方案的基础上，所述高速定点数字信号处理器的地址口还与一个程序存储器的地址口连接，高速定点数字信号处理器的数据口还与所述程序存储器的数据口连接。

在上述技术方案的基础上，高速定点数字信号处理器通过多功能缓冲串口扩展一个外部控制接口和一个音频编解码器。

本实用新型的有益效果在于：

1.通过高速缓存模块(First In First Out，FIFO)和同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)实时储存数据，同时将运算移至高速定点数字信号处理器(DigitalSignal Processing，DSP)，设计简单成本低，数据不会过多占用计算机的CPU资源，保证系统处理性能大幅提高。

2.采用了数字下变频器，利用数字下变频(Digital downconverter，DDC)芯片完成四路数字下变频通道，将宽带信号划分为多个窄带信号同时处理，保证中频信号输入和基带信号输出可以以连续数据流方式实现。

3.高速数据输出采用了PCI总线和以太网两种接口，还对外扩充了音频和高速同步串行接口(简称SPI接口)，可利用SPI接口控制外部设备，能够同时处理多个信号，使用上比较灵活。

附图说明

图1为本实用新型实施例的原理框图。

附图标记：射频接头1，高速模数转换器2，数字下变频器3，高速缓存模块4，高速定点DSP 5，SDRAM 6，程序存储器7，总线驱动模块8，PCI总线接口9，SPI接口10，以太网接口11，音频编解码器12。

具体实施方式

以下结合附图对本实用新型的实施例作进一步详细说明。

如图1所示，本实用新型一种无线电多通道信号处理板，采用标准PCI2.0和10/100Mbit/s以太网接口架构，包括高速模数转换器2、数字下变频器3、高速缓存模块4、高速定点DSP 5。所述高速模数转换器2位于无线电多通道信号处理板前端，其输入端连接射频接头1的模拟输入端，其16位输出端与数字下变频器3地址和数据总线连接。数字下变频器3的地址接口和数据接口分别与高速缓存模块4的地址接口和数据接口锁存连接。所述无线电多通道信号处理板还包括SDRAM 6和程序存储器7，程序存储器7的地址口与所述高速定点DSP 5的地址口连接，程序存储器7的数据口也与高速定点DSP 5的数据口连接，所述高速定点DSP 5的地址口和数据口还分别与SDRAM6的地址口和数据口对应连接。同时，高速定点DSP 5与数字下变频器3、高速缓存模块4分别通过总线方式连接。高速定点DSP 5通过总线驱动模块8扩展出PCI总线接口9和以太网接口11，其中总线驱动模块8选用CC384C芯片。所述高速定点DSP 5的多功能缓冲串口还扩展出外部控制的SPI接口10和音频编解码器12。

本实时例中，所述高速模数转换器2采用16位分辨率和100MSps采样率，支持最大50MHz带宽的模拟信号输入。采样后的模拟信号带宽可以在0～50Mhz之间设置，经数字下变频器3处理后，可以降低数据采样率。所述数字下变频器3完成多路逻辑通道，可以实时处理4路信号，并且各通道相互独立。同时可以实现多路窄带信号的同步抽取，能将选定的窄带信号下变频至基带，得到基带信号并以同相正交分量I/Q数据流方式输出。由于抽取后的数据输出率降低，对系统后续高速定点DSP 5的数据存储空间和处理速度的要求都大大降低。如果经数字下变频器3处理后的带宽依然不能满足要求，可以通过后续的高速定点DSP 5进一步降低数据流，并完成诸如傅立叶变换FFT、数字解调和数字滤波等数字信号处理。所述高速缓存模块4可以对每路数字下变频后的数据流输出提供缓存，实现多通道信号的实时处理。

所述实施例中，通过高速定点DSP 5扩展了32Bit/66MHz、3.3V的PCI接口9和10/100Mbit/s以太网接口11，其中PCI接口9可以选择工作在主从模式，以太网接口11主要功能模块包括EMAC模块(以太网媒体访问控制)，提供DSP核与网络之间的高效接口，负责以太网数据的接收和发送。为了保证大量数据的存储和传输，还配置有64M字节的SDRAM 6。另外，所述无线电多通道信号处理板还扩展外部接口SPI和I2C(Inter-Integrated Circuit Bus)总线接口，以便可以控制其它外部设备。

本实用新型可以利用于无线电频谱信号监测和管理、软件无线电、无线通信基站、雷达、大容量信号处理、电台等通信领域。

本实用新型不仅局限于上述最佳实施方式，任何人在本实用新型的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本实用新型相同或相近似的技术方案，均在其保护范围之内。

Claims (5)

1.一种无线电多通道信号处理板，包括高速模数转换器、数字下变频器、高速缓存模块、高速定点数字信号处理器，其特征在于：所述高速模数转换器输入端连接有射频接头，高速模数转换器输出端与数字下变频器连接，数字下变频器与高速缓存模块连接，高速定点数字信号处理器与数字下变频器连接、高速缓存模块分别通过总线方式连接，高速定点数字信号处理器还通过一个总线驱动模块扩展出PCI总线接口和以太网接口。

2.如权利要求1所述的无线电多通道信号处理板，其特征在于：所述数字下变频器的地址口与数据口分别锁存连接高速缓存模块的地址口与数据口。

3.如权利要求1所述的无线电多通道信号处理板，其特征在于：所述高速定点数字信号处理器的地址口与一个同步动态随机存储器的地址口连接，高速定点数字信号处理器的数据口与所述同步动态随机存储器的数据口连接。

4.如权利要求1或3所述的无线电多通道信号处理板，其特征在于：所述高速定点数字信号处理器的地址口还与一个程序存储器的地址口连接，高速定点数字信号处理器的数据口还与所述程序存储器的数据口连接。

5.如权利要求1所述的无线电多通道信号处理板，其特征在于：高速定点数字信号处理器通过多功能缓冲串口扩展一个外部控制接口和一个音频编解码器。