CN113252951B - 减小半导体测试夹具脉冲源延时的装置及方法 - Google Patents

Abstract

本发明公开了一种减小半导体测试夹具脉冲源延时的装置及方法。装置包括直流源、脉冲发生器、信号源、滤波电路和钳位电路；其中，直流源连接脉冲发生器，为脉冲发生器提供直流电源；脉冲发生器产生脉冲源；滤波电路连接脉冲发生器，对脉冲源进行瞬时高压滤波；钳位电路连接滤波电路，将滤波后的脉冲源加载于驱动电路上；信号源通过光纤连接驱动电路，产生加载于驱动电路的控制信号；脉冲发生器与驱动电路相邻设置。本发明通过将脉冲源紧邻负载，利用光纤控制驱动电路，实现对脉冲源延时的减小，提高测试精度。本发明设计的瞬时高压滤波和防过冲机制，能够稳定脉冲源，所设计的保护机制能够防止装置元器件遭受损伤。

Description

减小半导体测试夹具脉冲源延时的装置及方法

技术领域

本发明涉及半导体测试领域，尤其是一种应用在半导体器件测试中减小半导体测试夹具脉冲源延时的装置以及方法。

背景技术

半导体器件属于高频切换工作器件，在高精度集成装备中有大量的应用，因此，对于半导体器件工作的持续性和稳定性要求相当严格，这就需要在半导体器件被投入使用前，对半导体器件进行测试，通常是对半导体器件的工作电压、电流进行测试。

现有的半导体测试夹具通常是采用波形发生器产生一个脉冲源，加载到驱动电路上，驱动测试电路对半导体器件（负载）进行测试，收集测试过程中半导体器件的电压、电流等参数，进一步分析得出半导体器件的性能。现有半导体测试夹具存在一个较大的不足：波形发生器与驱动电路之间，通过导线传输信号，由于传输距离以及传输电路的存在，驱动电路接收到脉冲源到波形发生器产生脉冲源之间，存在较大的延时，这就不便于对测试参数的分析，对测试精度有较大影响，目前的测试精度最多能达到1ns级别。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种装置和方法，以减小半导体测试夹具脉冲源延时，提高对半导体器件测试的精度。

本发明采用的技术方案如下：

一种减小半导体测试夹具脉冲源延时的装置，包括：直流源、脉冲发生器、信号源、滤波电路和钳位电路；其中：

直流源连接脉冲发生器，直流源被配置为：为脉冲发生器提供直流电源；

脉冲发生器被配置为：产生脉冲源；

滤波电路连接脉冲发生器，滤波电路被配置为：对脉冲源进行瞬时高压滤波；

钳位电路连接滤波电路，钳位电路被配置为：将滤波后的脉冲源加载于驱动电路上；

信号源通过光纤连接驱动电路，信号源被配置为：产生加载于驱动电路的控制信号；

脉冲发生器与驱动电路相邻设置。本发明所谓的相邻，是指紧邻关系，优选尽可能靠近的关系。

进一步的，驱动电路驱动测试电路对负载进行测试；装置还包括保护电路，保护电路连接于钳位电路与驱动电路之间，保护电路包括至少两条支路，驱动电路连接保护电路的第一支路，保护电路被配置为：响应于负载短路，将脉冲源导向其它支路。

进一步的，钳位电路包括第一二极管、第一N型场效应管、第二N型场效应管、第一电阻和第二电阻；第一二极管的负极连接滤波电路的输出端，正极连接第一N型场效应管的栅极和漏极；第一N型场效应管的栅极和第二N型场效应管的栅极相连；滤波电路的输出端、第一电阻、第二电阻和第二N型场效应管的漏极串联；第一N型场效应管的源极和第二N型场效应管的源极连接低电势；第一电阻与第二电阻相连的一端作为钳位电路的输出端。

进一步的，保护电路包括第一P型场效应管、第三N型场效应管、负载等效电阻、第三电阻和第四电阻；第一P型场效应管的源极和第三N型场效应管的漏极均连接钳位电路的输出端，第一P型场效应管的漏极经负载连接低电势，第三N型场效应管的源极经第四电阻连接低电势；负载等效电阻等效负载的阻值，负载等效电阻连接供电电压，负载等效电阻与第三电阻串联，第三电阻接低电势；第一P型场效应管的栅极和第三N型场效应管的栅极均连接于负载等效电阻和第三电阻之间。

进一步的，滤波电路包括：

瞬时高压定位模块，被配置为：定位瞬时高压位置；

瞬时高压滤波模块，被配置为：将瞬时高压位置处的电压信号重设为预定电压值。

进一步的，瞬时高压定位模块通过对脉冲源求导定位瞬时高压位置。

进一步的，直流源由波形发生器产生。

本发明还提供了一种减小半导体测试夹具脉冲源延时的方法，该方法包括：

采用波形发生器作为直流源为脉冲发生器供电，脉冲发生器生成脉冲源；对脉冲源依次进行瞬时高压滤波和过冲修正后，加载于驱动电路；驱动电路基于脉冲源驱动测试电路对负载进行测试，脉冲发生器与驱动电路相邻设置；信号源通过光纤向驱动电路传输控制信号。

进一步的，方法还包括：

实时监测负载，在负载短路时，将加载于驱动电路的脉冲源导向新电路。

进一步的，脉冲源输出到至少两条支路，驱动电路配置在第一支路上；将加载于驱动电路的脉冲源导向新电路，包括：关断第一支路，开启其它支路中的全部或部分。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

1、本发明在与负载相邻的位置配置脉冲发生器（即脉冲源），配合光纤传输控制信号，脉冲源生成和传输延时均得到了最大程度的减小，测试精度可达到0.1ns。

2、本发明对脉冲源设计了瞬时高压滤波和防过冲设计，能够对瞬时高压和渐变高压起到及时、准确地修正，对测试电路及负载有很好的保护作用。

3、本发明针对负载设计了保护电路机制，在负载发生短路时，立刻消耗掉脉冲源，防止对装置的元器件造成损伤。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1是常规半导体测试装置构造图。

图2是常规半导体测试装置设计结构图。

图3是本发明装置构造图。

图4是本发明装置设计结构图。

图5是本发明装置钳位电路和保护电路的一个实施例。

图中，1为波形发生器，2为信号源，3为驱动电路，4为脉冲发生器，5为测试电路，6为光纤，7为导线，D1为第一二极管，D2为第二二极管，MN1为第一N型场效应管，MN2为第二N型场效应管，MN3为第三N型场效应管，MP1为第一P型场效应管，R1为第一电阻，R2为第二电阻，R3为第三电阻，R4为第四电阻，R’为负载等效电阻，Vcc为供电电压，TTL为脉冲源，F为滤波电路。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

实施例一

本实施例所公开的减小半导体测试夹具脉冲源延时的装置，包括电源、波形发生器1、信号源2、脉冲发生器4、滤波电路和钳位电路。

电源连接波形发生器1，为其供电，波形发生器1工作产生直流源，为脉冲发生器4提供直流电源。

脉冲发生器4在直流电源供电条件下，产生脉冲源，作用于驱动电路3。脉冲发生器4与驱动电路3相邻设置，通常的，驱动电路3与测试电路5是相近设置的，则脉冲发生器4靠近负载设置。

滤波电路连接脉冲发生器4，对脉冲发生器4产生的脉冲源进行瞬时高压滤波。

钳位电路连接滤波电路，对滤波后的脉冲源起到防过冲的作用。通常而言，钳位电路可调整其内部元器件的结构或元器件参数来调整防过冲的门限值，通常而言，门限值不超过负载工作电压的1.1~1.2倍。钳位电路输出的脉冲源直接或间接加载到驱动电路3上，驱动电路3驱动测试电路5对负载R（半导体器件）进行电压、电流等测试。

信号源2产生控制信号，信号源2通过光纤6连接驱动电路3，通过控制信号控制驱动电路3的工作状态。

以进行pad相关测试为例，如图1所示，常规设计中，使用波形发生器1在信号源2所产生的控制信号作用下，生成脉冲源，加载于驱动电路3上，波形发生器1接通交流电源，生成脉冲源，在产生脉冲源时，会产生一定的电磁干扰，因此，如图2所示，波形发生器1通常设计于信号源区A中远离测试区B的一侧，通过导线7向驱动电路3传输脉冲源，这样，在一方面，因电路的存在，从生成脉冲源到测试电路5接收到脉冲源会产生一段延迟，在另一方面，波形发生器1需要接收到控制信号后再生成对应的脉冲信号，存在生成脉冲源的延迟。本发明设计的装置，存在一个非常巧妙的设计，如图3所示，波形发生器1不直接生成脉冲源，将其充当直流源供电，将脉冲发生器4设置到离负载R近的位置，如图4所示，例如设置于信号源区A与测试区B相邻的一侧，信号源2通过光纤6连接驱动电路3，当然，在信号源2端设计了电光转换器件，在驱动电路3端设计了光电转换器件，但由于仅是简单的光-电转换，不需要进行光信号处理，增加的器件对整体布局影响很小。脉冲发生器4生成标准脉冲信号，驱动电路3根据信号源2发出的控制信号（对应不同的测试需求），在本端对标准脉冲信号进行对应的调整，脉冲发生器4与驱动电路3相邻，标准脉冲信号传输耗时短，而信号源2距离驱动电路3的距离较脉冲发生器3远，但光形式的控制信号传输耗时极短，则驱动电路3收到控制信号的时间与收到标准脉冲信号的时间相当或者先收到控制信号，则在本端可连续生成工作脉冲信号，则从脉冲源的产生到在测试电路收到脉冲源的耗时极短，实现了最大限度地减小脉冲源延时的效果。经试验，该方案对半导体器件测试的精度可达到0.1ns级别（常规设计的测试精度在1ns级别）。

实施例二

本实施例公开了另一种减小半导体测试夹具脉冲源延时的装置。本实施例的装置与实施例一中设计的装置相同，唯一区别之处在于，本实施例设计的装置还包括保护电路。

上述的驱动电路3驱动测试电路5对负载R进行测试。本实施例中的保护电路连接于钳位电路与驱动电路3之间，该保护电路起到在负载R烧坏短路时，将脉冲源导向新电路的作用。保护电路包括至少两条支路，其中一条连接驱动电路3，保护电路被配置为：响应于负载R短路，将脉冲源导向其它支路，即关断连接驱动电路3的支路，导通其它支路的全部或部分。

在一些实施例中，保护电路包括两条支路，一条支路连接驱动电路3，另一条支路连接预设的阻抗元件。如图5所示，保护电路包括第一P型场效应管MP1、第三N型场效应管MN3、负载等效电阻R’、第三电阻R3和第四电阻R4；所述第一P型场效应管MP1的源极和所述第三N型场效应管MN3的漏极均连接所述钳位电路的输出端，所述第一P型场效应管MP1的漏极经所述负载R连接低电势，所述第三N型场效应管MN3的源极经所述第四电阻R4连接低电势；所述负载等效电阻R’等效所述负载R的阻值，所述负载等效电阻R’连接供电电压Vcc，所述负载等效电阻R’与所述第三电阻R3串联，所述第三电阻R3接低电势；所述第一P型场效应管MP1的栅极和所述第三N型场效应管MN3的栅极均连接于所述负载等效电阻R’和所述第三电阻R3之间。

本实施例中的负载等效电阻R’，为阻值与负载R的阻抗保持相等的模拟器件/电路，即负载等效电阻R’等效负载R的阻值，或者为负载R本身。在负载R未发生短路时，负载等效电阻R’与第三电阻R3分压，第三电阻R3的电压较低，第一P型场效应管MP1导通，第三N型场效应管MN3截止，此时脉冲源加载于负载R（实际为通过驱动电路3加载到负载R上，此处是为了便于脉冲源导向说明）。在负载R发生短路时，第三电阻R3的电压被拉高，即第一P型场效应管MP1的栅极电压和第三N型场效应管MN3的栅极电压均被拉高，使得第一P型场效应管MP1截止，第三N型场效应管MN3导通，此时脉冲源被导向第四电阻R4所在支路，实现在负载R短路时将脉冲源导向新电路。

实施例三

本实施例公开了一种钳位电路的结构。

钳位电路是将脉冲源中脉冲信号的某一部分固定在指定电压值上，并保持脉冲源波形形状不变的电路，其可以防止脉冲源发生过冲现象。

钳位电路可以采用若干个场效应管通过二极管接法级联而成，例如通过2~4个N型场效应管级联后接地。这样，可以在脉冲源存在高压（超过一定门限值）时，拉低该高压脉冲源。采用场效应管设计钳位电路，不会占用太多的空间，便于在测试板上集成。

实施例四

本实施例公开了另一种钳位电路的结构。

如图5所示，钳位电路包括第一二极管D1、第一N型场效应管MN1、第二N型场效应管MN2、第一电阻R1和第二电阻R2；所述第一二极管D1的负极连接所述滤波电路F的输出端，正极连接所述第一N型场效应管MN1的栅极和漏极；第一N型场效应管MN1的栅极和第二N型场效应管MN2的栅极相连；所述滤波电路F的输出端、第一电阻R1、第二电阻R2和第二N型场效应管MN2的漏极串联；所述第一N型场效应管MN1的源极和第二N型场效应管MN2的源极连接低电势；所述第一电阻R1与所述第二电阻R2相连的一端作为钳位电路的输出端。

脉冲源TTL在输出一个高压信号时，超过第一二极管D1的反向击穿电压，则第一二极管D1被反向击穿，第一N型场效应管MN1导通，产生电流，第二N型场效应管MN2镜像第一N型场效应管MN1的电流，对第二电阻R2产生一股下拉电流，拉低第二电阻R2的电压，实现对钳位电路输出电压的拉低，本钳位电路对脉冲源TTL电压的拉低，与未发生过冲现象时脉冲源TTL输出电压相差不大，因此，可以起到防止脉冲源TTL过冲以及保持脉冲源TTL波形形状稳定的效果。并且，此设计的钳位电路响应迅速，无论脉冲源TTL是产生瞬时高压还是渐变高压，均能够及时响应，防止过压烧坏测试电路5或负载R。

优选的，考虑到钳位电路是基于反向击穿二极管的设计原理，在第一二极管D1的负极，还连接有第二二极管D2，第二二极管D2的正极连接低电势，这样，在脉冲源TTL输出电压超过第一二极管D1反向击穿电压太多时，第二二极管D2起到一定保护作用。

实施例五

本实施例公开了一种滤波电路。

滤波电路的作用是滤除脉冲源中的瞬时高压，将其修正到正常水平，在一定程度上与钳位电路功能存在相似性。

滤波电路包括瞬时高压定位模块和瞬时高压滤波模块，瞬时高压定位模块通过求取脉冲源波形导数，定位导数超过阈值的点位为瞬时高压位置，即波形突变点，或者导数超过周围其他同周期位置的导数一定值的点位为瞬时高压位置。或者定位电压值超过设定阈值的1.1或1.2倍的点位为瞬时高压位置。瞬时高压滤波模块则将瞬时高压位置处，或者瞬时高压位置所在周期的电压信号重设为预定电压值。

实施例六

本实施例公开了一种减小半导体测试夹具脉冲源延时的方法，包括：

采用波形发生器1作为直流源为脉冲发生器4供电，将脉冲发生器4设置于驱动电路3附近，脉冲发生器4生成脉冲源加载于驱动电路3，驱动电路3基于脉冲源驱动测试电路5对负载R进行测试；信号源2通过光纤向驱动电路3传输控制信号，以控制驱动电路3的工作状态。对于脉冲发生器4的位置，通常驱动电路3设置于信号源区A靠测试区B一侧，将脉冲发生器4的位置与驱动电路3并排设置，同样设置于信号源区A靠测试区B一侧。

对脉冲发生器4生成的脉冲源，依次进行瞬时高压滤波和过冲修正。

测试过程中，实时监测负载R，在负载R短路时，将加载于驱动电路3的脉冲源导向新电路。

上述的瞬时高压滤波，在一些实施例中，包括定位瞬时高压位置和对瞬时高压位置的电压进行修正（重设为预定电压值）两个步骤。其中，定位瞬时高压位置可通过求取脉冲源波形导数，定位导数超过阈值的点位为瞬时高压位置；或者，定位导数超过周围其他同周期位置的导数一定值的点位为瞬时高压位置。瞬时高压滤波可通过实施例五中的滤波电路实现。

上述的过冲修正，在一些实施例中，包括：

将脉冲源加载于第一负载上进行输出；在脉冲源的电压超过第一阈值时，对第一负载产生一个下拉电压。过冲修正可通过实施例四中的钳位电路实现。

上述的在负载R短路时，将加载于驱动电路3的脉冲源导向新电路，包括：

实时监测负载R的阻抗，在负载R发生短路时，将加载于负载R的脉冲源导向新电路。由于负载R上加载有脉冲源，对于负载R阻抗的监测，可通过将负载R的阻抗等效到其他模拟器件上，再监测该模拟器件的电阻值实现。该功能可通过实施例二中的保护电路实现。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (10)

1.一种减小半导体测试夹具脉冲源延时的装置，其特征在于，包括：直流源、脉冲发生器（4）、信号源（2）、滤波电路和钳位电路；其中：

所述直流源连接所述脉冲发生器（4），所述直流源被配置为：为所述脉冲发生器（4）提供直流电源；

所述脉冲发生器（4）被配置为：产生标准脉冲源；

所述滤波电路连接所述脉冲发生器（4），所述滤波电路被配置为：对所述脉冲源进行瞬时高压滤波；

所述钳位电路连接所述滤波电路，所述钳位电路被配置为：将滤波后的脉冲源加载于驱动电路（3）上；

所述信号源（2）通过光纤连接所述驱动电路（3），所述信号源（2）被配置为：产生加载于所述驱动电路（3）的控制信号；

所述驱动电路（3）根据所述控制信号对所述标准脉冲源进行对应的调整；

所述脉冲发生器（4）与所述驱动电路（3）相邻设置。

2.如权利要求1所述的减小半导体测试夹具脉冲源延时的装置，其特征在于，所述驱动电路（3）驱动测试电路（5）对负载（R）进行测试；所述装置还包括保护电路，所述保护电路连接于所述钳位电路与所述驱动电路（3）之间，所述保护电路包括至少两条支路，所述驱动电路（3）连接所述保护电路的第一支路，所述保护电路被配置为：响应于所述负载（R）短路，将脉冲源导向其它支路。

3.如权利要求2所述的减小半导体测试夹具脉冲源延时的装置，其特征在于，所述钳位电路包括第一二极管（D1）、第一N型场效应管（MN1）、第二N型场效应管（MN2）、第一电阻（R1）和第二电阻（R2）；所述第一二极管（D1）的负极连接所述滤波电路的输出端，正极连接所述第一N型场效应管（MN1）的栅极和漏极；第一N型场效应管（MN1）的栅极和第二N型场效应管（MN2）的栅极相连；所述滤波电路的输出端、第一电阻（R1）、第二电阻（R2）和第二N型场效应管（MN2）的漏极串联；所述第一N型场效应管（MN1）的源极和第二N型场效应管（MN2）的源极连接低电势；所述第一电阻（R1）与所述第二电阻（R2）相连的一端作为钳位电路的输出端。

4.如权利要求2所述的减小半导体测试夹具脉冲源延时的装置，其特征在于，所述保护电路包括第一P型场效应管（MP1）、第三N型场效应管（MN3）、负载等效电阻（R’）、第三电阻（R3）和第四电阻（R4）；所述第一P型场效应管（MP1）的源极和所述第三N型场效应管（MN3）的漏极均连接所述钳位电路的输出端，所述第一P型场效应管（MP1）的漏极经所述负载连接低电势，所述第三N型场效应管（MN3）的源极经所述第四电阻（R4）连接低电势；所述负载等效电阻（R’）等效所述负载（R）的阻值，所述负载等效电阻（R’）连接供电电压（Vcc），所述负载等效电阻（R’）与所述第三电阻（R3）串联，所述第三电阻（R3）接低电势；所述第一P型场效应管（MP1）的栅极和所述第三N型场效应管（MN3）的栅极均连接于所述负载等效电阻（R’）和所述第三电阻（R3）之间。

5.如权利要求1所述的减小半导体测试夹具脉冲源延时的装置，其特征在于，所述滤波电路包括：

瞬时高压定位模块，被配置为：定位瞬时高压位置；

瞬时高压滤波模块，被配置为：将瞬时高压位置处的电压信号重设为预定电压值。

6.如权利要求5所述的减小半导体测试夹具脉冲源延时的装置，其特征在于，所述瞬时高压定位模块通过对脉冲源求导定位瞬时高压位置。

7.如权利要求1所述的减小半导体测试夹具脉冲源延时的装置，其特征在于，所述直流源由波形发生器（1）产生。

8.一种减小半导体测试夹具脉冲源延时的方法，其特征在于，包括：

采用波形发生器（1）作为直流源为脉冲发生器（4）供电，所述脉冲发生器（4）生成标准脉冲源；对所述脉冲源依次进行瞬时高压滤波和过冲修正后，加载于驱动电路（3）；所述驱动电路（3）基于脉冲源驱动测试电路（5）对负载（R）进行测试，所述脉冲发生器（4）与所述驱动电路（3）相邻设置；信号源（2）通过光纤向所述驱动电路（3）传输控制信号；所述驱动电路（3）根据所述控制信号对所述标准脉冲源进行对应的调整。

9.如权利要求8所述的减小半导体测试夹具脉冲源延时的方法，其特征在于，还包括：

实时监测所述负载（R），在所述负载（R）短路时，将加载于驱动电路（3）的脉冲源导向新电路。

10.如权利要求9所述的减小半导体测试夹具脉冲源延时的方法，其特征在于，所述脉冲源输出到至少两条支路，所述驱动电路（3）配置在第一支路上；所述将加载于驱动电路（3）的脉冲源导向新电路，包括：

关断第一支路，开启其它支路中的全部或部分。

Images