CN113225278A - 具有可重叠滤波器抽头的数字均衡器 - Google Patents

具有可重叠滤波器抽头的数字均衡器 Download PDF

Info

Publication number
CN113225278A
CN113225278A CN202011545979.2A CN202011545979A CN113225278A CN 113225278 A CN113225278 A CN 113225278A CN 202011545979 A CN202011545979 A CN 202011545979A CN 113225278 A CN113225278 A CN 113225278A
Authority
CN
China
Prior art keywords
array
taps
multiplexer
signal
equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011545979.2A
Other languages
English (en)
Inventor
孙俊清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Technology Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Technology Group Ltd filed Critical Credo Technology Group Ltd
Publication of CN113225278A publication Critical patent/CN113225278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03025—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception using a two-tap delay line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H2021/0085—Applications
    • H03H2021/0092—Equalization, i.e. inverse modeling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

在一个说明性实施例中，均衡器包括：移位寄存器、乘法器阵列、多路复用器阵列以及加法器。移位寄存器在每个抽头处提供接收信号样本。在阵列中的每个乘法器将所述接收信号样本中的一者乘以对应的系数以产生乘积，其中乘法器中的至少一个乘法器耦合到固定的抽头。在阵列中的每个多路复用器为所述乘法器中的相关联的一个乘法器提供来自可选择的抽头的接收信号样本。加法器对乘积求和以产生经过滤的输出信号。为了降低硬件要求，可以将系数乘法器多路复用到减少的一组抽头，并且可以通过重叠不同乘法器的各组来增加系数的动态范围。公开了抽头选择和系数适配的方法。

Description

具有可重叠滤波器抽头的数字均衡器
背景技术
数字通信在发送设备与接收设备之间通过中间通信介质或“信道”(例如，光纤电缆或绝缘铜线)发生。每一个发送设备通常以固定的码元速率传输码元，同时每一个接收设备检测(可能损毁的)码元序列并且试图重构所传输的数据。“码元”是持续达固定时间段的信道的状态或有效条件，该固定时间段被称为“码元区间”。码元可以是例如电压或电流电平、光学功率电平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的变化被称为码元转换。每一个码元可以表示(即，编码)数据的一个或多个二进制位。可替代地，数据可以由码元转换或由两个或更多个码元的序列来表示。
许多数字通信链路对于每码元只使用一个位；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，并且二进制“1”由另一个码元(例如，第二范围内的电压或电流信号)来表示，但是更高阶信号星座图(constellation)是已知的并且被频繁使用。在4-电平脉冲幅度调制(PAM4)中，每一个码元区间可以承载被标注为-3、-1、+1和+3的四个码元中的任何一个。两个二进制位因而可以由每一个码元表示。
信道非理想性产生分散，这可以导致每一个码元干扰其相邻码元，这一结果称为“码元间干扰”(ISI)。ISI可以使接收设备难以确定在每一个区间中发送了哪些码元，特别是当此类ISI与加性噪声相组合时。
为了对抗噪声和ISI，接收设备可以采用各种均衡技术。线性均衡器通常必须在降低ISI与避免噪声放大之间进行平衡。通常优选判决反馈均衡器(DFE)，因为它们能够在不固有地放大噪声的情况下对抗ISI。顾名思义，DFE采用反馈路径来去除来源于先前判决的码元的ISI影响。无论使用哪种均衡器，都必须对付不断增加的ISI电平，并且必须在不断减小的码元区间中完成它们的处理。随着码元速率在长距离信道达到数十千兆波特(gigabaud)，接收器设计正采用越来越多的并行度，通常将功耗要求提高到不合意的水平。
发明内容
因此，本文提供了具有可移动抽头的数字均衡器装置、方法和系统。在一个说明性实施例中，均衡器包括：移位寄存器、乘法器阵列、多路复用器阵列以及加法器。移位寄存器在每个抽头处提供接收信号样本。在阵列中的每个乘法器将所述接收信号样本中的一者乘以对应的系数以产生乘积，其中所述乘法器中的至少一个乘法器耦合到固定的抽头。在阵列中的每个多路复用器为所述乘法器中的相关联的一个乘法器提供来自可选择的抽头的接收信号样本。加法器对乘积求和以产生经过滤的输出信号。
一种说明性均衡方法包括：提供具有在每个抽头处可用的接收信号样本的移位寄存器；提供乘法器阵列，每个乘法器将所述接收信号样本中的一者乘以对应的系数以产生乘积，其中所述乘法器中的至少一者耦合到固定的抽头；将多路复用器阵列中的每个多路复用器与所述乘法器中的相关联的一个乘法器耦合，从而为该乘法器提供来自可选择的抽头的接收信号样本；以及提供对乘积求和以产生经过滤的输出信号的加法器。
另一个说明性均衡方法实施例包括：周期性地对模拟接收信号进行采样以使用接收信号样本来填充移位寄存器；使用采用来自移位寄存器的可选择的抽头的前馈均衡器来形成接收信号样本的加权和；将所述加权和与反馈信号组合以形成组合信号；以及使用判决元件来从组合信号中导出码元判决序列。
前述实施例中的每一者可以单独或组合地实现，并且可以以任何合适的组合与以下特征中的任何一者或多者一起来实现：1.将经过滤的输出信号与反馈信号组合以产生组合信号的加法元件；对组合信号进行操作以产生码元判决序列的判决元件；以及从码元判决序列导出反馈信号的反馈滤波器。2.乘法器阵列是多个乘法器阵列中的一者，每个乘法器阵列与对应的多路复用器阵列和对应的加法器相关联，以对来自移位寄存器的偏移抽头进行操作以并行地提供多个经过滤的输出信号。3.多个加法元件，每个加法元件将经过滤的输出信号与对应的反馈信号组合以产生对应的组合信号；多个判决元件，每个判决元件对对应的组合信号进行操作以共同产生码元判决序列；以及多个反馈滤波器，每个反馈滤波器从码元判决序列中导出对应的反馈信号。4.在所述阵列中的每个多路复用器仅从移位寄存器的非相邻抽头中选择抽头。5.由在所述阵列中的多个多路复用器共享可选择的抽头中的至少一者。6.所述多个多路复用器同时选择所述可选择的抽头中的所述至少一者以增加对应的系数的有效动态范围。7.在确定多路复用器选择哪些可选择的抽头之前，设置或适配耦合到固定的抽头的乘法器的系数的电路系统。8.电路系统测量均衡误差并且将均衡误差与在所述序列中的码元判决相关，以适配所述乘法器阵列的系数。9.方法包括：在确定多路复用器选择哪些可选择的抽头之前，设置或适配耦合到固定的抽头的乘法器的系数。
附图说明
图1示出了说明性计算机网络。
图2是说明性点对点通信链路的框图。
图3是说明性光纤接口模块的框图。
图4是具有串行器/解串器收发器的说明性专用集成电路的框图。
图5是现有判决反馈均衡器实现方式的框图。
图6是现有线性滤波器实现方式的框图。
图7A是说明性并行判决反馈均衡器实现方式的框图。
图7B是用于并行DFE实现方式的说明性时钟信号的信号图。
图8是说明性PAM4眼图。
图9是用于整体(ensemble)模拟的线性滤波器抽头权重的条形图。
图10是具有可移动抽头的说明性线性滤波器的框图。
图11是说明性可移动抽头滤波器均衡方法的流程图。
具体实施方式
注意，在附图和以下描述中给出的具体实施例不限制本公开。相反，它们为普通技术人员提供用于辨别包含在权利要求范围内的替代形式、等效物和修改的基础。
所公开的装置和方法在其进行操作的较大环境的情境中能够被最好地理解。相应地，图1示出了说明性通信网络100，说明性通信网络100包括经由路由网络106耦合的移动设备102和计算机系统104A-C。路由网络106可以是或者包括例如互联网、广域网或局域网。一个具体的通信网络示例是与数据中心一起使用的网络，用于将服务器彼此连接并连接到外部电信基础设施。在图1中，路由网络106包括装备项目108(诸如交换机、路由器等)的网络。装备项目108经由在各个网络部件之间传输数据的点对点通信链路110互相连接，并且连接至计算机系统104A-C。
图2是可以表示图1中的链路110的说明性点对点通信链路的图。所示实施例包括与第二节点204(“节点B”)通信的第一节点202(“节点A”)。节点A和节点B各自可以是例如移动设备102、装备项目108、计算机系统104A-C或适合于高速率数字数据通信的其他发送/接收设备中的任何一种。
耦合至节点A的是收发器220，并且耦合至节点B的是收发器222。通信信道208和通信信道214在收发器220与收发器222之间延伸。信道208和信道214可以包括例如传输介质，诸如光纤电缆、双绞线、同轴电缆、背板传输线和无线通信链路。(信道还可能是具有充当发射器和接收器的读写换能器的磁性或光学信息存储介质。)节点A与节点B之间的双向通信可以使用独立信道208和独立信道214来提供，或者在一些实施例中，使用以最小干扰在相反方向上传送信号的单个信道来提供。
收发器220的发射器206从节点A接收数据并且经由信道208上的信号向收发器222传输数据。信道信号可以是例如电压、电流、光功率水平、波长、频率或相位值。收发器222的接收器210经由通道208接收信号，使用该信号来重构所传输的数据，并且向节点B提供该数据。类似地，收发器222的发射器212从节点B接收数据并且经由信道214上的信号向收发器220传输数据。收发器220的接收器216经由信道214接收信号，使用该信号来重构所传输的数据，并且向节点A提供数据。
图3示出了在光纤接口模块的情境中的示例性收发器实施例。光纤302经由创建到光纤的两条光学路径的分束器304耦合到光纤接口模块：一条用于接收，一条用于传输。传感器306位于接收路径上，以将一个或多个接收到的光学信号转换为对应的模拟(电气)接收信号，该模拟(电气)接收信号由收发器308的接收部分来均衡和解调，以向设备接口312提供码元判决的序列。设备接口312缓冲码元判决序列，并且在至少一些实施例中，设备接口312包括前向纠错(FEC)解码和有效载荷提取逻辑，用于从码元判决序列中导出接收数据流。然后，设备接口312根据标准I/O总线协议使接收到的数据流经由内部数据总线对主机节点可用。
相反，用于传输的数据可以由主节点经由总线传达到设备接口312。在至少一些实施例中，设备接口312利用适当的报头和帧结束标记、可选地添加FEC编码层和/或校验和来对数据进行打包(packetize)。收发器308的传输部分从接口312接收传输数据流并且将该传输数据流转换成模拟电驱动信号以用于发射器316，从而使发射器生成经由分束器304耦合到光纤302的光信道信号。
在至少一些构想的实施例中，元件308-312与提供链路训练和流控制逻辑的控制器一起集成到单片收发器芯片中。此类实施例的附加细节在共同未决的题为“SerDes pre-equalizer having adaptable preset coefficient registers(具有可适配的预设系数寄存器的串行器/解串器预均衡器)”的申请美国申请62/552,927中提供，该申请在此通过引用以其整体并入本文。替代地，设备接口312可以结合控制器功能。无论如何，收发器可以用于通过光纤、电导体、无线链路或其他信道类型上的通信。
图4是说明性单片收发器芯片308的框图。芯片308包括：具有触点411的串行器/解串器模块，用于在每个方向上跨四条线接收和发射高速率串行比特流；具有触点412的主机接口模块，用于与主机交换高速率数字数据流；以及核逻辑413，用于在每个方向上缓冲数据的同时实现信道通信协议。还包括各种支持模块和触点414、415，用于诸如功率调节和分配、时钟生成、用于控制的数字输入/输出线路之类的功能，以及用于内置自测试的JTAG模块。芯片设计者能够通过以下方式来设计设备：放置串行器、解串器、电源、时钟发生器、I/O单元和JTAG的预定义模块化单元；并且使用一些支持逻辑来路由模块化单元之间的互连。
“解串器”实现芯片308的接收功能、实现任何合适的均衡技术，例如，线性均衡、部分响应均衡、或判决反馈均衡(DFE)，以便对抗由信道中的信号分散导致的码元间干扰(ISI)。在许多情况下，DFE是优选的并且将在这里用于提供用于解释本文公开的可移动滤波器抽头的操作的上下文。
图5示出了接收链的说明性实现方式。模拟信道信号通过连续时间线性均衡器(CTLE)500来滤波以衰减带外噪声，并且可选地提供一些频谱整形以改善对接收信号的高频分量的响应。可以提供模数转换器(ADC)502以将接收信号数字化，并且数字滤波器(也称为前馈均衡器或FFE)504执行进一步的均衡以进一步对系统的整体信道响应进行整形，并最小化前导ISI对当前码元的影响。作为整体信道响应的整形的部分，FFE 504也可以被设计为缩短经滤波的信号的信道响应，同时最小化任何伴随的噪声增强。
加法器506从FFE 504的输出中减去可选的反馈信号，以最小化跟踪ISI对当前码元的影响，从而产生耦合到判决元件(“限幅器(slicer)”)508的经均衡信号。判决元件包括一个或多个比较器，该一个或多个比较器将经均衡信号与相对应的判决阈值进行比较，以确定对于每一个码元区间，信号的值最紧密地对应于哪个星座码元。在此，经均衡信号也可以在本文中被称为“组合信号”。
判决元件508相应地产生码元判决序列(表示为Ak，其中k是时间索引)。在某些构想的实施例中，信号星座图是表示-1和+1的双极(不归零)星座图，需要使用判决阈值为零的一个比较器。在某些其他构想的实施例中，信号星座图是PAM4(-3、-1、+1、+3)，需要三个比较器，该三个比较器采用各自的判决阈值-2、0和+2。(出于一般性，省略用于表达码元和阈值的单位，但是为了解释的目的可以假定为伏特。实际上，将采用比例因子)。比较器输出可被集体地视为输出码元判决的温度计编码数字表示，例如，其中000表示-3，100表示-1，110表示+1，并且111表示+3。替代地，比较器输出可以转换为二进制或格雷码(Gray-coded)表示。
反馈滤波器(FBF)510使用存储近期输出码元判决(Ak-1、Ak-1、…、Ak-N，其中N是滤波器系数fi的数量)的一系列延迟元件(例如，锁存器、触发器或寄存器)来导出反馈信号。将每一个存储的码元与相对应的滤波器系数fi相乘，并将这些乘积组合以获得反馈信号。
另外，我们在此注意到接收器还包括定时恢复单元和滤波器系数适配单元，但是这些考虑在文献中被处理并且为本领域技术人员所熟知。然而，我们在这里注意到，至少一些构想的实施例包括判决元件508中的一个或多个附加比较器，用于将组合信号与码元值中的一者或多者进行比较，由此提供可以用于具有例如“bang-bang”设计的定时恢复的误差信号。我们进一步注意到，当采用已知码元序列时，适配单元可以在训练阶段使用误差信号来适配FFE504和FBF 510两者的系数。判决元件508可以包括附加比较器以“展开”反馈滤波器的一个或多个抽头，向例如在美国专利8,301,036(“High-speed adaptive decisionfeedback equalizer(高速适配判决反馈均衡器)”)和美国专利9,071,479(“High-speedparallel decision feedback equalizer(高速并行判决反馈均衡器)”)中描述的多路复用布置提供推测性判决，这些申请分别通过引用以其整体并入本文。
图6示出了在许多情况下可适用于用作FFE 504或FBF 510的滤波器的常规实现方式。滤波器的输入信号被提供给实现为一系列锁存器或其他延迟元件D的移位寄存器。延迟元件中的第一个在每一个码元区间中捕获输入信号值一次，同时输出从前面的码元区间捕获的值。其他延迟元件中的每一者都从前一个元件捕获保持值，重复该操作以提供越来越延迟的输入信号值。一组乘法器对序列中的每一个输入值进行缩放，将缩放值提供给输出经缩放输入值的和的加法器。该输出在本文中也被称为加权和。
图6的滤波器实现方式可适用于相对小的滤波器(比如说，小于四或五抽头)，但是随着滤波器大小的增加，在每个码元区间中必须执行的操作数量也随之增加。随着码元区间变得更短，完成所有需要的操作变得更具挑战性。
相应地，图7A示出了并行均衡器实现方式(包括用于DFE的可选的反馈滤波器)。与图5的实现方式一样，CTLE 500对信道信号进行滤波以提供接收信号，该接收信号被并行地提供到模数转换器(ADC)阵列。ADC元件中的每一者被提供有各自的时钟信号，时钟信号中的每一者具有不同的相位，使得阵列中的元件轮流对输入信号进行采样和数字化，使得在任何给定时间处ADC元件输出中的仅一者正在转换。参见图7B关于时钟信号如何相对彼此相位移位的图示。注意，所示的时钟占空比仅仅是说明性的；图中要传达的点是不同时钟信号中的转换的顺序性质。
FFE(FFE0到FFE7)阵列，每一个FFE形成ADC元件输出的加权和。加权和采用相对于彼此循环移位的滤波器系数。FFE0对来自在CLK0之前操作的3个ADC元件、响应于CLK0的ADC元件和在CLK0之后操作的3个ADC元件的保持信号进行操作，使得在CLK4的断言期间，由FFE0产生的加权和对应于FFE 504的输出(图5和图6)。FFE1对来自在CLK1之前操作的3个ADC元件、响应于CLK1的ADC元件和在CLK1之后操作的3个ADC元件的保持信号进行操作，使得在CLK5的断言期间，加权和对应于FFE504。并且阵列中剩余FFE的操作与相关相移遵循相同的模式。实际上，滤波器抽头的数量可以更小，或者阵列中的元件的数量可以更大，以便提供更长的有效输出窗口。
与图5的接收器一样，加法器可以将每一个FFE的输出与反馈信号组合，以向相应的判决元件提供经均衡的信号。图7A示出了判决元件(限幅器0到限幅器7)的阵列，每一个判决元件在从对应的FFE输出中导出的经均衡的信号上进行操作。与图5的判决元件一样，所示判决元件采用比较器来确定经均衡的信号最可能表示的码元。在对应的FFE输出有效时做出判决(例如，限幅器0在CLK4被断言时操作，限幅器1在CLK5被断言时操作，等等)。优选地，在输出总线上并行地提供判决，以使得能够将更低的时钟速率用于后续操作。
反馈滤波器阵列(FBF0到FBF7)对前面的码元判决进行操作，以提供用于加法器的反馈信号。与FFE一样，FBF的输入是循环移位的，并且仅当输入对应于FBF 510(图5)的内容时才提供有效输出，与相应的FFE的时间窗口一致。实际上，反馈滤波器抽头的数量可以比示出的更小，或者阵列元件的数量可以更大，以便提供更长的有效输出窗口。
与图5的判决元件一样，图7A中的判决元件可以各自采用附加比较器以提供定时恢复信息、系数训练信息和/或预计算以展开反馈滤波器的一个或多个抽头。图8示出了具有表示四个码元的标称信号值-1、-0.5、+0.5和+1的PAM4信号星座图的示意性眼图。在说明性眼图中，经均衡的信号值实际上落在-0.98、-0.36、+0.36和+0.98处，将最佳判决阈值设置在T0＝-0.67、T1＝0和T2＝+0.67处。可在E0＝-0.36和E1＝+0.36处提供附加的比较器阈值，以提供用于系数训练和定时恢复的误差信号(error signal)。
FFE系数必须足以覆盖与信道有关的反射和信道损耗。反射通常由通孔、连接器或封装引起，通孔、连接器或封装中的每一者都受生产变化的影响。图9是考虑到此类封装和连接变化的、从短信道的整体模拟中导出的FFE抽头系数C-3到C24的图。C0抽头固定为一个单位，并且除了在C20到C23窗口中出现的反射之外，在从C-3到C4窗口之外的抽头权重可以忽略不计。然而，反射的确切位置能够显著地变化，并且不希望以具有高并行度的高数据速率使用远超过20个抽头来实现FFE,，因为FFE的功耗将使其余电路系统的功耗相形见绌。
因此，图10的FFE实现方式将抽头系数的数量限制为21(C-4到C16)，但采用一组多路复用器1002-1到1002-M来使得能够将系数中的一些(例如，C9到C16)重新定位。为了清楚起见，在图10中仅示出了一个FFE，在实践中，可以如图7A所建议的并行地实现多个此类FFE，其中将每个FFE耦合以相关联的光标位置周围的窗口接收延迟的接收信号样本。图10的FFE的光标位置是64n+k-63，其中可以以64个一批的并行批次获得接收信号样本，n是批次号，并且k是在0到63之间(包括0和63)的FFE号。所示的接收信号样本的窗口是Y64n+k-109到Y64n+k-59，或者以从光标的偏移而言，从-46到+4。
为了降低布线复杂度和多路复用器电路系统，该组中的每个多路复用器可被配置成从偶数偏移量或奇数偏移量中选择。因此，例如，多路复用器1002-1是32对1多路复用器，该多路复用器选择以-9、-11、-13、…、-39偏移的接收信号样本中的一者；而多路复用器1002-2从以-10、-12、…、-40偏移的接收信号样本的一者中选择。由每个多路复用器处理的这种减少的抽头数量显著地降低了硬件要求。
尽管在该组中的多路复用器中的每一者有可能(且在某些替代实施例中被构想为)具有更大程度的交织以从互斥的接收信号样本组中选择，但据信各组接收信号样本部分地重叠是潜在地有优势的。因此，多路复用器1002-3被示出为从-11、-13、…、-41的样本偏移中选择，并且多路复用器1002-4将从偏移-12、-14、…、-42中选择。继续该模式，其中最后一个多路复用器从偏移-16、-18、…、-46中选择。多路复用器选择信号S9到S16优选地可彼此独立地设置，使得多个系数能够“重叠”(即，在共享的抽头上操作)。
采用部分重叠的选择组的潜在优势成为双重的：首先，如果需要非重叠偏移的给定抽头系数，则备用系数可用；并且其次，可以“堆叠”系数以增加它们的动态范围，以消除不期望的大反射(或相反，每个单独的系数可被提供有减小的动态范围以减小功耗)。期望使用八个可移动抽头系数，能够消除两个普通反射或一个大反射。在具有减少的动态范围的更大量的(非重叠)系数或具有增加的动态范围的减小量的(重叠)系数之间进行选择的这种能力使得能够在最小硬件复杂度的情况下有更好的通用性。
除了可选择的输入之外，FFE实现方式类似于图6的实现方式。乘法器1004将所抽头输入中的每一者与相应的系数相乘，并且加法器1006对乘积求和。锁存器1008捕获该和作为当前光标位置的FFE输出(“FFEO”)。
虽然反馈滤波器通常保持得相当短，但是上文针对FFE滤波器描述的可移动抽头系数原理也可以应用于反馈滤波器。
图11是可以由接收器实现的说明性均衡方法的流程图。在框1102中，接收器使用连续时间线性均衡器对模拟信道信号进行滤波以形成模拟接收信号。在框1104中，接收器使用ADC元件阵列来以不同相位对模拟接收信号各自进行周期性采样。在框1106中，接收器使用可移动抽头FFE阵列以形成来自ADC元件阵列的保持信号的加权和。在框1108中，接收器使用FBF阵列以形成来自前面的码元判决的反馈信号。在框1110中，接收器使用加法器阵列从加权和中的每一者中减去对应的反馈信号，由此提供使用不同相位来周期性地更新的一组经均衡的信号。在框1112中，接收器使用判决元件阵列以从经均衡的信号中导出码元判决，并且并行地输出它们。
在框1114中，接收器将码元判决与它们对应的经均衡的信号进行比较以确定均衡误差，并且该均衡误差与附近的码元判决相关(在数学意义上或在以关联方式识别变化的趋势的更普遍意义上)。确定此类相关的一种方法在共同未决的于2019年11月21日提交的题为“Multi-function level finder for SerDes(用于串行器/解串器的多功能电平探测器)”的申请16/691,523中提出，并且在此通过引用以其整体结合于此。可以根据学术文件中提出的已知技术来使用此类相关，以在框1116中设置和/或适配FFE和反馈滤波器系数。最初，可以将可移动抽头系数设置为零并且仅设置和/或适配固定抽头系数。如果在框1116中执行适配，则可以在固定的时间区间中执行适配或执行适配直到达到收敛标准为止。此后，在框1118中，可将可移动抽头系数定位在表现出最大残余ISI的码元判决偏移处，并且以与固定抽头系数类似的方式来设置或适配系数值。可以并行地完成系数定位，其中依次将所有可用系数分配给具有最大残余ISI的抽头、执行适配并且重新确定残余ISI。如果任何抽头的残余ISI大于一个或多个先前分配的系数的残余ISI，则可以重新分配这些系数并且执行另一轮的适配。可以重复该过程，直到残余ISI消除已经最大化。
一旦完全了解以上公开内容，则众多替代形式、等效物和修改方案对于本领域技术人员将变得显而易见。尽管在光纤链路的上下文中描述，但所公开的原理适用于所有类型的信道的接收器。FFE和FBF中的抽头的数量以及每一个阵列中的并行元件的数量是可以根据所设计的接收器的信道或上下文定制的设计参数。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。

Claims (20)

1.一种均衡器，包括：
移位寄存器，所述移位寄存器在每个抽头处提供接收信号样本；
乘法器阵列，每个乘法器将所述接收信号样本中的一者乘以对应的系数以产生乘积，其中所述乘法器中的至少一个乘法器耦合到固定的抽头；
多路复用器阵列，每个多路复用器为所述乘法器中的相关联的一个乘法器提供来自可选择的抽头的接收信号样本；以及
加法器，所述加法器对所述乘积求和以产生经过滤的输出信号。
2.如权利要求1所述的均衡器，其特征在于，在所述阵列中的每个多路复用器仅从所述移位寄存器的非相邻抽头中选择抽头。
3.如权利要求1所述的均衡器，其特征在于，由在所述阵列中的多个多路复用器共享所述可选择的抽头中的至少一者。
4.如权利要求3所述的均衡器，其特征在于，所述多个多路复用器同时选择所述可选择的抽头中的至少一者以增加对应的系数的有效动态范围。
5.如权利要求1所述均衡器，进一步包括：电路系统，所述电路系统在确定所述多路复用器选择哪些可选择的抽头之前，设置或适配耦合到固定的抽头的乘法器的系数。
6.如权利要求5所述的均衡器，其特征在于，所述电路系统测量均衡误差并且将所述均衡误差与在所述序列中的码元判决相关，以适配所述乘法器阵列的系数。
7.如权利要求1所述的均衡器，进一步包括：
加法元件，所述加法元件将所述经过滤的输出信号与反馈信号组合以产生组合信号；
判决元件，所述判决元件对所述组合信号进行操作以产生码元判决序列；以及
反馈滤波器，所述反馈滤波器从所述码元判决序列导出所述反馈信号。
8.如权利要求1所述的均衡器，其特征在于，所述乘法器阵列是多个乘法器阵列中的一者，每个乘法器阵列与对应的多路复用器阵列和对应的加法器相关联，以对来自所述移位寄存器的偏移抽头进行操作以并行地提供多个经过滤的输出信号。
9.如权利要求8所述的均衡器，进一步包括：
多个加法元件，每个加法元件将经过滤的输出信号与对应的反馈信号组合以产生对应的组合信号；
多个判决元件，每个判决元件对所述对应的组合信号进行操作以共同产生码元判决序列；以及
多个反馈滤波器，每个反馈滤波器从所述码元判决序列中导出所述对应的反馈信号。
10.一种均衡方法，包括：
提供具有在每个抽头处可用的接收信号样本的移位寄存器；
提供乘法器阵列，每个乘法器将所述接收信号样本中的一者乘以对应的系数以产生乘积，其中所述乘法器中的至少一个乘法器耦合到固定的抽头；
将多路复用器阵列中的每个多路复用器与所述乘法器中的相关联的一个乘法器耦合，从而为该乘法器提供来自可选择的抽头的接收信号样本；以及
提供加法器，所述加法器对所述乘积求和以产生经过滤的输出信号。
11.如权利要求10所述的均衡方法，其特征在于，在所述阵列中的每个多路复用器仅从所述移位寄存器的非相邻抽头中选择抽头。
12.如权利要求10所述的均衡方法，其特征在于，由在所述阵列中的多个多路复用器共享所述可选择的抽头中的至少一者。
13.如权利要求12所述的均衡方法，其特征在于，所述多个多路复用器同时选择所述可选择的抽头中的至少一者以增加对应的系数的有效动态范围。
14.如权利要求10所述的均衡方法，进一步包括：提供电路系统，所述电路系统在确定所述多路复用器选择哪些可选择的抽头之前，设置或适配耦合到固定的抽头的乘法器的系数。
15.如权利要求14所述的均衡方法，其特征在于，所述电路系统测量均衡误差并且将所述均衡误差与在所述序列中的码元判决相关，以适配所述乘法器阵列的系数。
16.一种均衡方法，包括：
周期性地对模拟接收信号进行采样以使用接收信号样本来填充移位寄存器；
使用采用来自所述移位寄存器的可选择的抽头的前馈均衡器来形成所述接收信号样本的加权和；
将所述加权和与反馈信号组合以形成组合信号；以及
使用判决元件来从所述组合信号中导出码元判决序列。
17.如权利要求16所述的方法，其特征在于，所述前馈均衡器采用多路复用器阵列，并且其中在所述阵列中的每个多路复用器仅从所述移位寄存器的非相邻抽头选择抽头。
18.如权利要求16所述的方法，其特征在于，所述前馈均衡器采用多路复用器阵列，并且其中由在所述阵列中的多个多路复用器共享所述可选择的抽头中的至少一者。
19.如权利要求18所述的方法，进一步包括：使用多个多路复用器同时选择所述可选择的抽头中的所述至少一者以增加对应的系数的有效动态范围。
20.如权利要求16所述的方法，其特征在于，所述前馈均衡器采用乘法器阵列，每个乘法器将所述接收信号样本中的一者乘以对应的系数以产生乘积，并且其中所述方法进一步包括：在确定所述多路复用器选择哪些可选择的抽头之前，设置或适配耦合到固定的抽头的乘法器的系数。
CN202011545979.2A 2020-01-21 2020-12-24 具有可重叠滤波器抽头的数字均衡器 Pending CN113225278A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/748,594 2020-01-21
US16/748,594 US11171815B2 (en) 2020-01-21 2020-01-21 Digital equalizer with overlappable filter taps

Publications (1)

Publication Number Publication Date
CN113225278A true CN113225278A (zh) 2021-08-06

Family

ID=76857420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011545979.2A Pending CN113225278A (zh) 2020-01-21 2020-12-24 具有可重叠滤波器抽头的数字均衡器

Country Status (2)

Country Link
US (1) US11171815B2 (zh)
CN (1) CN113225278A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171815B2 (en) * 2020-01-21 2021-11-09 Credo Technology Group Limited Digital equalizer with overlappable filter taps
US11671142B2 (en) * 2021-01-19 2023-06-06 Axonne Inc. Electromagnetic interference cancellation for wireline receivers, with safety function
US11616576B2 (en) 2021-07-07 2023-03-28 Credo Technology Group Ltd Onboard/co-packaged optics with transmit-side equalization

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008490A2 (en) * 2002-07-12 2004-01-22 Rambus Inc. A selectable-tap equalizer, auto-configured equalizer, receiving circuit having an equalizer calibration function, and system having grouped reflection characteristics
CN1612476A (zh) * 2003-10-31 2005-05-04 三洋电机株式会社 插补器、插补方法以及信号处理电路
US20130230093A1 (en) * 2012-03-02 2013-09-05 Pervez M. Aziz Shift register based downsampled floating tap decision feedback equalization
US9565037B1 (en) * 2015-12-21 2017-02-07 Intel Corporation Adaptive serdes receiver
CN109981077A (zh) * 2017-12-12 2019-07-05 德州仪器公司 基于乘法器的可编程滤波器

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761796A (en) * 1985-01-24 1988-08-02 Itt Defense Communications High frequency spread spectrum communication system terminal
US4964118A (en) * 1988-10-24 1990-10-16 Northern Telecom Limited Apparatus and method for echo cancellation
US4995031A (en) * 1989-06-19 1991-02-19 Northern Telecom Limited Equalizer for ISDN-U interface
US5159282A (en) * 1989-12-06 1992-10-27 Kabushiki Kaisha Toshiba Demodulation apparatus incorporating adaptive equalizer for digital communication
US5283531A (en) * 1989-12-06 1994-02-01 Kabushiki Kaisha Toshiba Demodulation apparatus incorporating adaptive equalizer for digital communication
JP3100447B2 (ja) * 1992-01-10 2000-10-16 三菱電機株式会社 適応等化器および受信機
US5517527A (en) * 1992-12-11 1996-05-14 Industrial Technology Research Institute Adaptive equalizer for ISDN U-interface transceiver
JP2663820B2 (ja) * 1992-12-28 1997-10-15 日本電気株式会社 判定帰還形等化器
JP3102221B2 (ja) * 1993-09-10 2000-10-23 三菱電機株式会社 適応等化器および適応ダイバーシチ等化器
US6233107B1 (en) * 1998-03-20 2001-05-15 Seagate Technology Llc Analog self-synchronization subsystem based on peak detection and post processing in a sampled channel of digital magnetic recording
US6535553B1 (en) * 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6414990B1 (en) * 1998-09-29 2002-07-02 Conexant Systems, Inc. Timing recovery for a high speed digital data communication system based on adaptive equalizer impulse response characteristics
US6771725B2 (en) * 1998-11-09 2004-08-03 Broadcom Corporation Multi-pair gigabit ethernet transceiver
US6477200B1 (en) * 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
EP1129521B1 (en) * 1998-11-09 2005-06-01 Broadcom Corporation Fir filter structure with low latency for gigabit ethernet applications
GB9901491D0 (en) * 1999-01-22 1999-03-17 Univ Bristol Receiver
ATE314770T1 (de) * 2000-08-11 2006-01-15 Mitsubishi Electric Inf Tech Adaptive entzerrung und dekodierung für gespreizte kanalverzögerung
US6744806B1 (en) * 2000-09-13 2004-06-01 Ut-Battelle, L.L.C. Fast-synchronizing high-fidelity spread-spectrum receiver
JP4072751B2 (ja) * 2001-04-20 2008-04-09 日本ビクター株式会社 再生装置
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
US7035330B2 (en) * 2002-12-17 2006-04-25 Scintera Networks, Inc. Decision feedback equalizer with dynamic feedback control
US7039104B2 (en) * 2002-11-08 2006-05-02 Scintera Networks, Inc. Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
US6940898B2 (en) * 2002-11-08 2005-09-06 Scintera Networks, Inc. Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
US7266145B2 (en) * 2002-11-08 2007-09-04 Scintera Networks, Inc. Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control
US7120193B2 (en) * 2002-11-08 2006-10-10 Scintera Networks, Inc. Decision feedback equalizer with dynamic feedback control
US20060034618A1 (en) * 2004-08-10 2006-02-16 Young-Kai Chen Adaptive optical equalization for chromatic and/or polarization mode dispersion compensation
US7409019B2 (en) * 2004-09-30 2008-08-05 International Business Machines Corporation High Speed Multi-Mode Receiver with adaptive receiver equalization and controllable transmitter pre-distortion
KR100660841B1 (ko) * 2004-10-22 2006-12-26 삼성전자주식회사 오버랩된 필터 뱅크들을 가지는 부분 탭 적응 등화기 및이를 이용한 등화 방법
US7483480B2 (en) * 2004-11-24 2009-01-27 Nokia Corporation FFT accelerated iterative MIMO equalizer receiver architecture
US7590204B2 (en) * 2005-02-14 2009-09-15 Peter Monsen Technique for adaptive equalization in band-limited high data rate communication over fading dispersive channels
JP2007035211A (ja) * 2005-07-29 2007-02-08 Toshiba Corp 光ディスク装置
US7504976B1 (en) * 2007-01-31 2009-03-17 Lockheed Martin Corporation Direct radio frequency generation using power digital-to-analog conversion
GB0702626D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Cross-Over Compensation By Selective Inversion
GB0702627D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Transmitter including pre-distortion
JP2009117921A (ja) * 2007-11-01 2009-05-28 Sumitomo Electric Ind Ltd 光受信器、及び、光受信器の制御方法
US8301036B2 (en) * 2009-11-15 2012-10-30 Credo Semiconductor (Hong Kong) Limited High-speed adaptive decision feedback equalizer
CN102104506B (zh) * 2009-12-17 2013-05-08 中国人民解放军国防科学技术大学 僵尸网络相似性度量的训练和测试方法及相应系统
KR101363122B1 (ko) * 2010-06-29 2014-02-13 한국전자통신연구원 데이터의 고속 전송을 위한 적응 알고리즘을 적용한 등화기 및 등화 방법
US8693596B1 (en) * 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
US8730077B2 (en) * 2011-08-23 2014-05-20 Lsi Corporation Read channel with selective oversampled analog to digital conversion
US8582635B2 (en) * 2012-03-02 2013-11-12 Lsi Corporation Sparse and reconfigurable floating tap feed forward equalization
US9252968B2 (en) * 2012-06-22 2016-02-02 Intel Corporation Link training and training frame for 100GBPS ethernet
US9071479B2 (en) * 2012-08-24 2015-06-30 Credo Semiconductor (Hong Kong) Limited High-speed parallel decision feedback equalizer
US9338261B2 (en) * 2012-09-24 2016-05-10 Intel Corporation Method for rapid PMA alignment in 100GBASE-KP4
US9112722B2 (en) * 2012-11-29 2015-08-18 Intel Corporation PMA-size training frame for 100GBASE-KP4
US9059889B2 (en) * 2013-03-11 2015-06-16 Technion Research And Development Foundation Ltd. Polar multi-symbol delay detector for carrier phase and frequency recovery for coherent transmission
US9264270B2 (en) * 2013-06-27 2016-02-16 Intel Corporation Transition time measurement of PAM4 transmitters
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
US9467315B2 (en) * 2014-07-22 2016-10-11 Inphi Corporation Circuit and method for performing adaptation on all receiver branches
DE102014222511A1 (de) * 2014-11-04 2016-05-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sendeeinrichtung zum Senden eines Ausgangssignals, Empfangseinrichtung zum Empfangen eines Ausgangssignals und Verfahren zum Senden beziehungsweise Empfangen derselben
US10432337B2 (en) * 2015-05-15 2019-10-01 Avago Technologies International Sales Pte. Limited Apparatus and method for timestamping of data packets
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
US9716529B1 (en) * 2015-06-24 2017-07-25 Marvell Interntational LTD. Systems and methods to adaptively mitigate electro-magnetic interference (EMI) in automotive and industrial communication systems
US10333747B2 (en) * 2016-08-24 2019-06-25 B.G. Negev Technologies And Applications Ltd., At Ben-Gurion University Inclusive modeling and digital compensation for coupling impairments of high-speed coupled electrical microstrip traces in data center connections
US9935800B1 (en) * 2016-10-04 2018-04-03 Credo Technology Group Limited Reduced complexity precomputation for decision feedback equalizer
US10313165B2 (en) * 2017-03-08 2019-06-04 Credo Technology Group Limited Finite impulse response analog receive filter with amplifier-based delay chain
US10069660B1 (en) * 2017-04-13 2018-09-04 Credo Technology Group Limited Low power SerDes architecture and protocol
CN108809372B (zh) * 2017-04-26 2021-05-11 华为技术有限公司 一种指示及确定预编码向量的方法和设备
US10212260B2 (en) * 2017-07-19 2019-02-19 Credo Technology Group Limited SerDes architecture with a hidden backchannel protocol
US10523471B2 (en) * 2018-03-30 2019-12-31 Mellanox Technologies Denmark ApS. Look ahead based method and apparatus for equalizing pulse amplitude modulation electronic signals
US11032111B2 (en) * 2018-08-28 2021-06-08 Credo Technology Group Limited Serdes pre-equalizer having adaptable preset coefficient registers
US10728059B1 (en) 2019-07-01 2020-07-28 Credo Technology Group Limited Parallel mixed-signal equalization for high-speed serial link
US11171815B2 (en) * 2020-01-21 2021-11-09 Credo Technology Group Limited Digital equalizer with overlappable filter taps
US10992501B1 (en) * 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008490A2 (en) * 2002-07-12 2004-01-22 Rambus Inc. A selectable-tap equalizer, auto-configured equalizer, receiving circuit having an equalizer calibration function, and system having grouped reflection characteristics
CN1612476A (zh) * 2003-10-31 2005-05-04 三洋电机株式会社 插补器、插补方法以及信号处理电路
US20130230093A1 (en) * 2012-03-02 2013-09-05 Pervez M. Aziz Shift register based downsampled floating tap decision feedback equalization
US9565037B1 (en) * 2015-12-21 2017-02-07 Intel Corporation Adaptive serdes receiver
CN109981077A (zh) * 2017-12-12 2019-07-05 德州仪器公司 基于乘法器的可编程滤波器

Also Published As

Publication number Publication date
US11171815B2 (en) 2021-11-09
US20210226824A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
US10148414B2 (en) Deskew in a high speed link
US9071479B2 (en) High-speed parallel decision feedback equalizer
CN113225278A (zh) 具有可重叠滤波器抽头的数字均衡器
CN108781195B (zh) 用于提供高速均衡的方法和装置
US7158566B2 (en) High-speed adaptive interconnect architecture with nonlinear error functions
US8743945B2 (en) Shift register based downsampled floating tap decision feedback equalization
US7167883B2 (en) Filter with multipliers operating in ones complement arithmetic
US8301036B2 (en) High-speed adaptive decision feedback equalizer
JP2005531989A (ja) 通信路を等化する方法および装置
US20200076651A1 (en) Serdes pre-equalizer having adaptable preset coefficient registers
WO2013059771A1 (en) Method and apparatus for performing speculative decision feedback equalization
CN113890800B (zh) 具有部分抽头展开的决策反馈均衡器
US20210006439A1 (en) Techniques For Generating a PAM Eye Diagram in a Receiver
CN113973033B (zh) 具有基于扰动影响的自适应的均衡器
CN109873778B (zh) 线性反馈均衡器
EP1264455A2 (en) Architecture for high-speed decision feedback sequence estimation
US11005567B2 (en) Efficient multi-mode DFE
US6765958B1 (en) High-speed adaptive interconnect architecture
US11522735B1 (en) Digital noise-shaping FFE/DFE for ADC-based wireline links
CN114337602A (zh) 使用部分乘积的组合近似求和的数字滤波
EP1145511B1 (en) Equalizer for multi-pair gigabit ethernet
WO2000030308A2 (en) Equalizer for multi-pair gigabit ethernet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination