CN113224643A - 一种集成背光探测器的超辐射发光二极管芯片及制备方法 - Google Patents
一种集成背光探测器的超辐射发光二极管芯片及制备方法 Download PDFInfo
- Publication number
- CN113224643A CN113224643A CN202110500886.6A CN202110500886A CN113224643A CN 113224643 A CN113224643 A CN 113224643A CN 202110500886 A CN202110500886 A CN 202110500886A CN 113224643 A CN113224643 A CN 113224643A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial wafer
- region
- electrode
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种集成背光探测器的超辐射发光二极管芯片及制备方法，包括外延片，所述外延片的下端面溅射有N面电极层，所述外延片的上端面溅射有P面电极层，所述P面电极层包括有源区电极和背光探测区电极；所述外延片的上端面按预设角度设有脊波导，所述外延片的上端面还沿其宽度方向设有隔离槽形成隔离区，所述有源区电极位于所述隔离槽的一侧形成有源区，所述背光探测区位于隔离槽的另一侧形成背光探测区，且在所述有源区与隔离区之间还具有无源吸收区；能够有效降低芯片后端反射率，抑制光反馈，改善超辐射发光二极管的纹波系数，进而能够有效降低增加隔离槽时造成的后端反射率增大的影响。
Description
技术领域
本发明涉及发光二极管技术领域，特别是涉及一种集成背光探测器的超辐射发光二极管芯片及制备方法。
背景技术
超辐射发光二极管是一种自发辐射单程放大的光电器件，具有输出功率大、光谱宽度宽、相干长度短等优点，广泛应用于光纤电流互感器、光纤陀螺、光纤相干层析等领域。超辐射发光二极管芯片在长期使用过程中输出光功率存在缓慢衰减的现象，需要对其功率进行监测，通常采用输出光闭环反馈技术实时监测光源输出光功率，调节驱动电流以维持恒功率输出，但该方案需要损耗部分光功率，成本高；而在芯片后端封装探测器芯片的传统方法又无法满足光源模块小型化的发展要求，因此，产生了对具有集成背光探测器的超辐射发光二极管芯片的需求。
现有的激光二极管与背光探测器的集成方法是采用RIE刻蚀的方法在激光二极管和背光探测器之间形成隔离槽，但是这种方法应用到超辐射发光二极管芯片制备时，会引起芯片后端反射率增强，导致超辐射发光二极管的纹波系数增大。
发明内容
本发明要解决的技术问题是提供一种集成背光探测器的超辐射发光二极管芯片及制备方法，以解决现有技术中因隔离槽导致的超辐射发光二极管纹波系数增大的问题。
为解决上述问题，本发明提供一种集成背光探测器的超辐射发光二极管芯片，包括外延片，所述外延片的下端面溅射有N面电极层，所述外延片的上端面溅射有P面电极层，所述P面电极层包括有源区电极和背光探测区电极；所述外延片的上端面按预设角度设有脊波导，所述外延片的上端面还沿其宽度方向设有隔离槽形成隔离区，所述有源区电极位于所述隔离槽的一侧形成有源区，所述背光探测区位于隔离槽的另一侧形成背光探测区，且在所述有源区与隔离区之间还具有无源吸收区。
进一步的，所述外延片包括层叠生长的衬底层、缓冲层、扩展波导层、间隔层、过渡层、下限值层、下波导层、应变补偿多量子阱层、上波导层、第一上限值层、第二上限值层、腐蚀终止层、第三上限值层、平滑层和接触层。
进一步的，所述超辐射发光二极管芯片的两端均蒸镀有增透膜。
进一步的，所述预设角度为脊波导相对于所述外延片晶向方向的倾斜角度，所述预设角度的范围为6～12度。
进一步的，所述无源吸收区的长度为300～600微米，所述隔离槽的宽度为6～20微米，所述背光探测区的长度为50～300微米。
进一步的，所述扩展波导层的厚度为200～400纳米。
本发明的另一方面，还提供一种集成背光探测器的超辐射发光二极管芯片的制备方法，包括以下步骤：
S1：生长外延片：在衬底层上依次生长缓冲层、扩展波导层、间隔层、过渡层、下限值层、下波导层、应变补偿多量子阱层、上波导层、第一上限值层、第二上限值层、腐蚀终止层、第三上限值层、平滑层、接触层；
S2：形成脊波导：基于步骤S1得到的外延片，在外延片的表面沉积一层二氧化硅介质膜，按照预设的倾斜角度光刻出脊波导图形，刻蚀掉光刻区域的二氧化硅，并在脊波导的两侧向下刻蚀至腐蚀终止层，形成脊波导和腐蚀沟槽；
S3：形成隔离区：基于步骤S2得到的外延片，在外延片的表面沉积一层二氧化硅，光刻出隔离槽图形，并向下刻蚀光刻区域至衬底层，形成隔离槽；
S4：形成电流通道：基于步骤S3得到的外延片，在外延片的表面沉积一层二氧化硅绝缘膜，在脊波导上光刻出电流通道图像，并向下刻蚀去除光刻区域的二氧化硅绝缘膜，形成电流通道；
S5：形成P面电极层：基于步骤S4得到的外延片，在外延片上依次光刻出有源区电极图形和背光探测区电极图形，并溅射P面电极金属层、剥离光刻胶、合金后得到带P面电极层的外延片，形成有源区电极和背光探测区电极；
S6：形成N面电极层：基于步骤S5得到的外延片，对外延片的衬底层进行减薄处理，并经溅射N面电极金属、合金后，形成N面电极层；
S7：镀膜：基于步骤S6得到的外延片，沿外延片的解理面将其解理成Bar条，并在Bar条两个裸露的镜面端蒸镀增透膜，再将Bar条解理成单芯片。
进一步的，在所述步骤S2中，所述脊波导预设的倾斜角度为6～12度。
进一步的，在所述步骤S3中，所述隔离槽的宽度为6～20微米。
进一步的，所述有源区与隔离槽之间的距离为300～600微米，所述背光探测区的长度为50～300微米。
本发明在有源区和隔离区之间增设无源吸收区，以及在外延片上按照预设角度设置脊波导，无源吸收区无电流注入，倾斜脊波导具有良好的减反射效果，通过无源吸收区和倾斜脊波导结合，能够有效降低超辐射发光二极管芯片后端反射率，抑制光反馈，改善超辐射发光二极管的纹波系数，进而能够有效降低增加隔离槽时造成的后端反射率增大的影响。
附图说明
图1为本发明实施例一的结构示意图。
图2为图1中外延片的结构示意图。
图3为图2中A处的放大示意图。
图4为本发明实施例二的流程图。
图5为步骤S1得到的外延片的结构示意图。
图6为步骤S2得到的外延片的结构示意图。
图7为步骤S3得到的外延片的结构示意图。
图8为步骤S4得到的外延片的结构示意图。
图9为步骤S5～S6得到的外延片的结构示意图。
具体实施方式
下面结合附图对本发明作进一步说明。
实施例一
如图1-3所示，为本发明一种集成背光探测器的超辐射发光二极管芯片的较佳实施方式的结构示意图，包括外延片100，所述外延片100的下端面溅射有N面电极层21，所述外延片100的上端面溅射有P面电极层，所述P面电极层包括有源区电极22和背光探测区电极23。所述超辐射发光二极管芯片的两端均蒸镀有增透膜3，所述增透膜用于增加透光率，减弱超辐射发光二极管芯片表面的反射光，进一步抑制F-P振荡激射。
所述外延片100的上端面按预设角度设有脊波导4，用于减弱光反射，抑制F-P振荡激射；在本实施方式中，所述预设角度为脊波导4相对于所述外延片100晶向方向的倾斜角度，其取值范围为6～12度。所述外延片100的上端面还沿其宽度方向设有隔离槽5形成隔离区13，所述有源区电极22位于所述隔离槽5的一侧形成有源区11，所述背光探测区电极23位于隔离槽5的另一侧形成背光探测区14。所述有源区电极22形成于所述有源区11内，有源区11有电流注入形成发光区域以用于向外辐射光，背光探测区电极23形成于所述背光探测区14内，且背光探测区14具有光探测能力形成光敏区以用于探测背光，同时隔离区13具有电流隔离能力以将有源区11和背光探测区14隔离形成两个独立的区域，以实现背光探测器和超辐射发光二极管在同一外延片100上的集成；在本实施方式中，所述隔离槽5的宽度为6～20微米，所述背光探测区14的长度为50～300微米。在所述有源区11与隔离区13之间还具有无源吸收区12，所述无源吸收区12内无电流注入，进一步实现电隔离，并结合倾斜设置且具有良好减反效果的脊波导4结构，能够有效降低超辐射发光二极管芯片后端的反射率，抑制光反馈，从而改善超辐射发光二极管的纹波系数；在本实施方式中，所述无源吸收区12的长度为300～600微米。
所述外延片100包括层叠生长的衬底层101、缓冲层102、扩展波导层103、间隔层104、过渡层105、下限值层106、下波导层107、应变补偿多量子阱层108、上波导层109、第一上限值层110、第二上限值层111、腐蚀终止层112、第三上限值层113、平滑层114和接触层115。其中，所述缓冲层102、扩展波导层103、间隔层104、过渡层105和下限值层106为该外延片100的n型外延层，所述第一上限值层110、第二上限值层111、腐蚀终止层112、第三上限值层113、平滑层114和接触层115为该外延片100的p型外延层；所述上波导层109用于提供p型外延层上的光场波导及载流子势垒，所述下波导层107用于提供n型外延层上的光场波导及载流子势垒；应变补偿多量子阱层108用于隔离量子阱层之间的应变耦合，从而避免应变向上传递，以消除应变积累。另外，在n型外延层中生长扩展波导层103，即在缓冲层102与间隔层104之间生长一层扩展波导层103，使得超辐射发光二极管芯片中的光场分布向n型外延层扩展，一方面能够降低p型外延层的吸收损耗，提高超辐射发光二极管芯片的输出光功率，另一方面还能够减小超辐射发光二极管芯片的垂直发散角，进而提高光纤耦合效率；在本实施方式中，所述扩展波导层103的厚度为200～400纳米。
实施例二
如图4所示，为本发明一种集成背光探测器的超辐射发光二极管芯片的制备方较佳实施方式的流程图，具体包括以下步骤：
S1：生长外延片。
在n-InP衬底层101上依次生长n-InP缓冲层102、n-InGaAsP扩展波导层103、n-InP间隔层104、n-AlGaInAs过渡层105、n-AlInAs下限值层106、i-AlGaInAs下波导层107、AlGaInAs应变补偿多量子阱层108、i-AlGaInAs上波导层109、p-AlInAs第一上限值层110、p-InP第二上限值层111、p-InGaAsP腐蚀终止层112、p-InP第三上限值层113、p-InGaAsP平滑层114和p-InGaAs接触层115，得到如图5所示的外延片样品。
S2：形成脊波导。
基于步骤S1得到的外延片样品，在该外延片样品的表面沉积一层二氧化硅介质膜；然后在该二氧化硅介质膜上按照预设的倾斜角度光刻出脊波导4图形，该预设的倾斜角度为脊波导4相对于所述外延片100晶向方向的倾斜角度，在本实施方式中，所述预设的倾斜角度为6～12度；接着采用干法刻蚀的方式在脊波导4图形区域的两侧向下刻蚀二氧化硅介质膜、p-InGaAs接触层115和p-InGaAsP平滑层114，采用湿法腐蚀的方式腐蚀p-InP第三上限值层113，形成如图6所示脊波导4和腐蚀沟槽6。
S3：形成隔离区。
基于步骤S2得到的外延片样品，在该外延片样品的表面沉积一层二氧化硅；然后在该二氧化硅层上光刻出隔离槽5图形，该隔离槽5沿外延片100的宽度方向贯通外延片100，在本实施方式中，所述隔离槽5的宽度为6～12微米；接着采用干法刻蚀的方式刻蚀掉隔离槽5图形区域上的二氧化硅层；最后采用湿法腐蚀的方式向下腐蚀至n-InP衬底层101，形成如图7所示的隔离槽5，所述隔离槽5的位置区域对应为外延片100上的隔离区13。
S4：形成电流通道。
基于步骤S3得到的外延片样品，在该外延片样品的表面沉积一层二氧化硅绝缘膜8，采用自对准工艺在脊波导4上光刻出电流通道7图像，并采用湿法腐蚀的方式去除电流通道7图像区域的二氧化硅绝缘膜8，形成如图8所示的电流通道7。
S5：形成P面电极层。
基于步骤S4得到的外延片样品，在外延片样品上依次光刻出有源区电极22图形和背光探测区电极23图形，并在光刻区域溅射P面电极金属层，然后将外延片样品上的光刻胶进行剥离，最后合金形成带P面电极层的外延片样品，所述P面电极层包括有源区电极22和背光探测区电极23，所述有源区电极22的位置对应为外延片100上的有源区11，背光探测区电极23的位置区域对应为外延片100上的背光探测区14。在本实施方式中，所述有源区11与隔离槽5之间的距离为300～600微米，该间隔区域对应为外延片100上的无源吸收区12，所述背光探测区14的长度为50～300微米。
S6：形成N面电极层。
基于步骤S5得到的外延片样品，对外延片样品的n-InP衬底层101进行减薄处理，并在n-InP衬底层101的下端面溅射N面电极金属，然后合金形成如图9所示的N面电极层21。
S7：镀膜。
基于步骤S6得到的外延片样品，沿外延片样品的解理面将其解理成Bar条，并在Bar条两个裸露的镜面端蒸镀增透膜3，再将Bar条解理成单芯片，完成集成背光探测器的超辐射发光二极管芯片的制备。
本发明在有源区11和隔离区13之间增设无源吸收区12，以及在外延片100上按照预设角度设置脊波导4，无源吸收区12无电流注入，倾斜的脊波导4具有良好的减反射效果，通过无源吸收区12和倾斜的脊波导4结合，能够有效降低外延片100后端反射率，抑制光反馈，改善超辐射发光二极管的纹波系数，进而能够有效降低增加隔离槽5时造成的后端反射率增大的影响。同时，本发明还在n型外延层中生长扩展波导层103，使得超辐射发光二极管芯片中的光场分布向n型外延层扩展，一方面能够降低p型外延层的吸收损耗，提高超辐射发光二极管芯片的输出光功率，另一方面还能够减小超辐射发光二极管芯片的垂直发散角，进而提高光纤耦合效率。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。
Claims (10)
1.一种集成背光探测器的超辐射发光二极管芯片，其特征在于：包括外延片，所述外延片的下端面溅射有N面电极层，所述外延片的上端面溅射有P面电极层，所述P面电极层包括有源区电极和背光探测区电极；所述外延片的上端面按预设角度设有脊波导，所述外延片的上端面还沿其宽度方向设有隔离槽形成隔离区，所述有源区电极位于所述隔离槽的一侧形成有源区，所述背光探测区位于隔离槽的另一侧形成背光探测区，且在所述有源区与隔离区之间还具有无源吸收区。
2.根据权利要求1所述的一种集成背光探测器的超辐射发光二极管芯片，其特征在于：所述外延片包括层叠生长的衬底层、缓冲层、扩展波导层、间隔层、过渡层、下限值层、下波导层、应变补偿多量子阱层、上波导层、第一上限值层、第二上限值层、腐蚀终止层、第三上限值层、平滑层和接触层。
3.根据权利要求1所述的一种集成背光探测器的超辐射发光二极管芯片，其特征在于：所述超辐射发光二极管芯片的两端均蒸镀有增透膜。
4.根据权利要求1所述的一种集成背光探测器的超辐射发光二极管芯片，其特征在于：所述预设角度为脊波导相对于所述外延片晶向方向的倾斜角度，所述预设角度的范围为6～12度。
5.根据权利要求1所述的一种集成背光探测器的超辐射发光二极管芯片，其特征在于：所述无源吸收区的长度为300～600微米，所述隔离槽的宽度为6～20微米，所述背光探测区的长度为50～300微米。
6.根据权利要求2所述的一种集成背光探测器的超辐射发光二极管芯片，其特征在于：所述扩展波导层的厚度为200～400纳米。
7.一种集成背光探测器的超辐射发光二极管芯片的制备方法，其特征在于，包括以下步骤：
S1：生长外延片：在衬底层上依次生长缓冲层、扩展波导层、间隔层、过渡层、下限值层、下波导层、应变补偿多量子阱层、上波导层、第一上限值层、第二上限值层、腐蚀终止层、第三上限值层、平滑层、接触层；
S2：形成脊波导：基于步骤S1得到的外延片，在外延片的表面沉积一层二氧化硅介质膜，按照预设的倾斜角度光刻出脊波导图形，刻蚀掉光刻区域的二氧化硅，并在脊波导的两侧向下刻蚀至腐蚀终止层，形成脊波导和腐蚀沟槽；
S3：形成隔离区：基于步骤S2得到的外延片，在外延片的表面沉积一层二氧化硅，光刻出隔离槽图形，并向下刻蚀光刻区域至衬底层，形成隔离槽；
S4：形成电流通道：基于步骤S3得到的外延片，在外延片的表面沉积一层二氧化硅绝缘膜，在脊波导上光刻出电流通道图像，并向下刻蚀去除光刻区域的二氧化硅绝缘膜，形成电流通道；
S5：形成P面电极层：基于步骤S4得到的外延片，在外延片上依次光刻出有源区电极图形和背光探测区电极图形，并溅射P面电极金属层、剥离光刻胶、合金后得到带P面电极层的外延片，形成有源区电极和背光探测区电极；
S6：形成N面电极层：基于步骤S5得到的外延片，对外延片的衬底层进行减薄处理，并经溅射N面电极金属、合金后，形成N面电极层；
S7：镀膜：基于步骤S6得到的外延片，沿外延片的解理面将其解理成Bar条，并在Bar条两个裸露的镜面端蒸镀增透膜，再将Bar条解理成单芯片。
8.根据权利要求6所述的一种集成背光探测器的超辐射发光二极管芯片的制备方法，其特征在于，在所述步骤S2中，所述脊波导预设的倾斜角度为6～12度。
9.根据权利要求6所述的一种集成背光探测器的超辐射发光二极管芯片的制备方法，其特征在于，在所述步骤S3中，所述隔离槽的宽度为6～20微米。
10.根据权利要求6所述的一种集成背光探测器的超辐射发光二极管芯片的制备方法，其特征在于，在所述步骤S5中，所述有源区与隔离槽之间的距离为300～600微米，所述背光探测区的长度为50～300微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110500886.6A CN113224643B (zh) | 2021-05-08 | 2021-05-08 | 一种集成背光探测器的超辐射发光二极管芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110500886.6A CN113224643B (zh) | 2021-05-08 | 2021-05-08 | 一种集成背光探测器的超辐射发光二极管芯片及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113224643A true CN113224643A (zh) | 2021-08-06 |
| CN113224643B CN113224643B (zh) | 2022-07-19 |
Family
ID=77094005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110500886.6A Active CN113224643B (zh) | 2021-05-08 | 2021-05-08 | 一种集成背光探测器的超辐射发光二极管芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224643B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203838A (zh) * | 2021-12-10 | 2022-03-18 | 中国电子科技集团公司第四十四研究所 | 一种集成侧向探测器的超辐射发光二极管芯片及制备方法 |
| CN117374179A (zh) * | 2023-09-22 | 2024-01-09 | 武汉敏芯半导体股份有限公司 | 超辐射发光二极管及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100135348A1 (en) * | 2008-11-28 | 2010-06-03 | Vitaly Shchukin | Method for improvement of beam quality and wavelength stabilized operation of a semiconductor diode laser with an extended waveguide |
| CN102117868A (zh) * | 2010-11-24 | 2011-07-06 | 中国科学院半导体研究所 | 一种低波纹系数半导体超辐射发光二极管的制备方法 |
| CN103022897A (zh) * | 2012-12-28 | 2013-04-03 | 武汉华工正源光子技术有限公司 | 超辐射发光二极管及其制作方法 |
| CN103515494A (zh) * | 2013-10-25 | 2014-01-15 | 中国电子科技集团公司第四十四研究所 | 能降低超辐射发光二极管光谱波纹的芯片结构 |
| CN105098006A (zh) * | 2015-09-09 | 2015-11-25 | 中国科学院福建物质结构研究所 | 一种超辐射发光二极管芯片的制备方法及制得的发光二极管芯片 |
| US20170227839A1 (en) * | 2014-10-17 | 2017-08-10 | University College Cork - National University Of Ireland, Cork | A superluminescent light emitting diode (sled) device |
| CN111244750A (zh) * | 2020-01-19 | 2020-06-05 | 全球能源互联网研究院有限公司 | 一种集成背光探测器的二极管及其制备方法 |
-
2021
- 2021-05-08 CN CN202110500886.6A patent/CN113224643B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100135348A1 (en) * | 2008-11-28 | 2010-06-03 | Vitaly Shchukin | Method for improvement of beam quality and wavelength stabilized operation of a semiconductor diode laser with an extended waveguide |
| CN102117868A (zh) * | 2010-11-24 | 2011-07-06 | 中国科学院半导体研究所 | 一种低波纹系数半导体超辐射发光二极管的制备方法 |
| CN103022897A (zh) * | 2012-12-28 | 2013-04-03 | 武汉华工正源光子技术有限公司 | 超辐射发光二极管及其制作方法 |
| CN103515494A (zh) * | 2013-10-25 | 2014-01-15 | 中国电子科技集团公司第四十四研究所 | 能降低超辐射发光二极管光谱波纹的芯片结构 |
| US20170227839A1 (en) * | 2014-10-17 | 2017-08-10 | University College Cork - National University Of Ireland, Cork | A superluminescent light emitting diode (sled) device |
| CN105098006A (zh) * | 2015-09-09 | 2015-11-25 | 中国科学院福建物质结构研究所 | 一种超辐射发光二极管芯片的制备方法及制得的发光二极管芯片 |
| CN111244750A (zh) * | 2020-01-19 | 2020-06-05 | 全球能源互联网研究院有限公司 | 一种集成背光探测器的二极管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203838A (zh) * | 2021-12-10 | 2022-03-18 | 中国电子科技集团公司第四十四研究所 | 一种集成侧向探测器的超辐射发光二极管芯片及制备方法 |
| CN114203838B (zh) * | 2021-12-10 | 2024-03-29 | 中国电子科技集团公司第四十四研究所 | 一种集成侧向探测器的超辐射发光二极管芯片及制备方法 |
| CN117374179A (zh) * | 2023-09-22 | 2024-01-09 | 武汉敏芯半导体股份有限公司 | 超辐射发光二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113224643B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6220864B2 (ja) | ビーム形状の改良を伴うレーザ | |
| US7907651B2 (en) | Laser diode | |
| CN106785904B (zh) | 一种dfb半导体激光器制备方法及激光器 | |
| CN113224643B (zh) | 一种集成背光探测器的超辐射发光二极管芯片及制备方法 | |
| US8716044B2 (en) | Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method | |
| US6850550B2 (en) | Complex coupling MQW semiconductor laser | |
| JPH0669111B2 (ja) | 自己整合性リブ導波路高出力レーザー | |
| JP2003502851A (ja) | アルミニウムフリー閉じ込め層を有する埋め込みリッジ半導体レーザ | |
| CN110098562B (zh) | 一种高速掩埋dfb半导体激光器及其制备方法 | |
| CN111129945B (zh) | 整片制作省隔离器边发射激光器芯片的方法 | |
| US6509580B2 (en) | Semiconductor device with current confinement structure | |
| US5351258A (en) | Semiconductor laser device | |
| US11462886B2 (en) | Buried-type semiconductor optical device | |
| JP3712855B2 (ja) | スーパールミネッセントダイオード | |
| US20100215071A1 (en) | Semiconductor laser | |
| US11870212B2 (en) | Semiconductor laser device and method for manufacturing the same | |
| JP3683416B2 (ja) | スーパールミネッセントダイオード | |
| CN111082312A (zh) | 一种省隔离器边发射光器件及制作方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| CN114203838B (zh) | 一种集成侧向探测器的超辐射发光二极管芯片及制备方法 | |
| JP2003234533A (ja) | 半導体光集積素子 | |
| US20060222032A1 (en) | Optical semiconductor element, method of manufacturing optical semiconductor element and optical module | |
| US20220200238A1 (en) | Laser comprising a distributed bragg mirror and production method | |
| WO2020181497A1 (zh) | 双腔dfb激光器芯片、光发射组件、光模块及光网络装置 | |
| JPH11330540A (ja) | スーパールミネッセントダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |