CN113223988A - 对准工艺方法 - Google Patents

对准工艺方法 Download PDF

Info

Publication number
CN113223988A
CN113223988A CN202110399490.7A CN202110399490A CN113223988A CN 113223988 A CN113223988 A CN 113223988A CN 202110399490 A CN202110399490 A CN 202110399490A CN 113223988 A CN113223988 A CN 113223988A
Authority
CN
China
Prior art keywords
alignment
layer
process method
cmos
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110399490.7A
Other languages
English (en)
Inventor
闫家翔
李佳龙
黄鹏
范晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202110399490.7A priority Critical patent/CN113223988A/zh
Publication of CN113223988A publication Critical patent/CN113223988A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种对准工艺方法，包括：步骤一、提供第二导电类型掺杂的底层半导体层，在对准标记区刻蚀出对准凹槽的图形结构；步骤二、依次形成第一介质层和第二多晶硅层将对准凹槽完全填充并组成对准标记，第二多晶硅层和第一介质层的顶部表面都和对准凹槽的顶部表面相平；步骤三、在底层半导体层中的选定区域中形成第一导电类型掺杂的埋层；步骤四、形成第二导电类型掺杂的顶层外延层，顶部外延层的顶部表面在对准标记区的内外相平；步骤五、在顶层外延层中进行光刻工艺，光刻工艺中的对准工艺以对准标记为对准条件进行对准。本发明能形成清晰的对准标记且能形成平整表面，能增加后续与超深埋层结构的对准可靠性并增加光刻涂胶工艺的可靠性。

Description

对准工艺方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种对准工艺方法。
背景技术
目前埋层技术存在于多种半导体工艺中，例如Bi-CMOS、高压、图像传感器等工艺。Bi-CMOS是将双极器件如NPN管或PNP管、CMOS器件和DMOS器件整合到同一芯片上的工艺，高压工艺则包括DMOS器件。图像传感器为CMOS图像传感器(CMOS ImageSensor，CIS)。
埋层工艺需要用到零对准层，首先在平整的晶圆如硅片表面刻蚀出对准标记，然后进行离子注入，接着沉积硅外延层，最后做正常的CMOS工艺。
传统的埋层对准工艺有诸多不足之处，例如对准标识即对准标记不清晰，对准精确度不高，对准标识在硅片表面引入高度差也会在后续工艺中导致光刻涂胶不均匀。
如果能形成清晰的对准标识，又能保证硅片表面平整，就能增加后续光刻涂胶工艺的可靠性。
现有CMOS图像传感器由像素(Pixel)单元电路和CMOS电路构成，像素(Pixel)单元电路位于像素区(Pixel area)、CMOS电路为逻辑电路位于逻辑区(Logic area)。相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。
如图1所示，是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；现有3T型CMOS图像传感器的像素单元电路包括光电二极管D1和CMOS像素读出电路。所述CMOS像素读出电路为3T型像素电路，包括复位管M1、放大管M2、选择管M3，三者都为NMOS管。
所述光电二极管D1的N型区和所述复位管M1的源极相连。
所述复位管M1的栅极接复位信号Reset，所述复位信号Reset为一电位脉冲，当所述复位信号Reset为高电平时，所述复位管M1导通并将所述光电二极管D1的电子吸收到读出电路的电源Vdd中实现复位。当光照射的时候所述光电二极管D1产生光生电子，电位升高，经过放大电路将电信号传出。所述选择管M3的栅极接行选择信号Rs，用于选择将放大后的电信号输出即输出信号Vout。
如图2所示，是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；和图1所示结构的区别之处为，图2所示结构中多了一个转移晶体管或称为传输管M4，所述转移晶体管M4的源区为连接所述光电二极管D1的N型区，所述转移晶体管M4的漏区为浮空有源区(Floating Diffusion，FD)，所述转移晶体管M4的栅极连接传输控制信号Tx。所述光电二极管D1产生光生电子后，通过所述转移晶体管M4转移到浮空有源区中，然后通过浮空有源区连接到放大管M2的栅极实现信号的放大。
光电二极管在复位后，N型区基本会被耗尽，光会在耗尽区中被吸收被产生对应的光生电子，耗尽区还作为存储光生电子的势阱。所以，光电二极管的N型区所形成的耗尽区越大，吸收效率和感光度也就会越高，势阱所能存储的光生电子的容量即满阱容量也会越大。
所述光电二极管的N型区通常采用N型埋层，N型埋层采用离子注入或者采用挖孔后填充N型外延层实现。采用N型埋层工艺能实现超深CIS光电二极管。像素单元电路的CMOS像素读出电路和CMOS电路都采用CMOS工艺形成，CMOS工艺形成的NMOS或PMOS都位于N型埋层的顶部，这时CMOS工艺中的光刻工艺需要采用零对准层中的对准标记即零层对准标记实现和底部的埋层之间的精确对准。故形成清晰且能保证硅片表面平整的对准标识非常重要。
发明内容
本发明所要解决的技术问题是提供一种对准工艺方法，能形成清晰的对准标记且能形成平整表面，能增加后续与超深埋层结构的对准可靠性并增加光刻涂胶工艺的可靠性。
为解决上述技术问题，本发明提供的对准工艺方法包括如下步骤：
步骤一、提供具有第二导电类型掺杂的底层半导体层，在对准标记区刻蚀出对准凹槽的图形结构。
步骤二、在所述对准凹槽中依次填充第一介质层和第二多晶硅层，所述第二多晶硅层和所述第一介质层将所述对准凹槽完全填充，所述第二多晶硅层和所述第一介质层的顶部表面都和所述对准凹槽的顶部表面相平，由所述对准标记区中填充于所述对准凹槽中的所述第二多晶硅层和所述第一介质层组成对准标记。
步骤三、在所述底层半导体层中的选定区域中形成第一导电类型掺杂的埋层。
步骤四、在形成有所述对准标记和所述埋层的所述底层半导体层表面形成第二导电类型掺杂的顶层外延层，所述顶部外延层的顶部表面在所述对准标记区的内外相平。
步骤五、在所述顶层外延层中进行光刻工艺，所述光刻工艺中的所述对准工艺以所述对准标记为对准条件进行对准。
进一步的改进是，所述底层半导体层为半导体衬底。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，步骤二中形成的所述对准标记为零层对准标记。
进一步的改进是，所述顶层外延层为硅外延层。
进一步的改进是，所述半导体衬底用于实现BCD工艺，所述BCD工艺将双极器件、CMOS器件和DMOS器件同时集成在所述半导体衬底上。
进一步的改进是，所述半导体衬底用于实现图像传感器的形成工艺。
进一步的改进是，第一导电类型为N型，第二导电类型为P型。
所述埋层作为图像传感器的光电二极管的N型区。
进一步的改进是，所述埋层采用离子注入形成；
或者所述埋层的形成步骤包括：采用刻蚀工艺在所述底层半导体层中形成孔；在所述孔中填充N型外延层形成所述埋层。
进一步的改进是，所述埋层的深度为0.5微米～5微米。
进一步的改进是，所述顶层外延层的厚度为0.5微米～3微米。
进一步的改进是，所述顶层外延层用于实现CMOS工艺；步骤五中的光刻工艺为所述CMOS工艺中的光刻工艺。
进一步的改进是，所述图像传感器由像素单元电路和CMOS电路构成，所述像素单元电路位于像素区，所述CMOS电路位于逻辑区；所述像素单元电路包括光电二极管和CMOS像素读出电路；
所述CMOS工艺中，包括在所述像素区中形成所述CMOS像素读取电路以及在所述逻辑区中形成所述CMOS电路。
进一步的改进是，步骤一中，所述对准凹槽的刻蚀工艺为干法刻蚀或者湿法刻蚀。
进一步的改进是，所述对准标记区中的所述对准凹槽的数量包括多个，各所述对准凹槽的深度为0.3微米～3微米，宽度为1微米～8微米。
进一步的改进是，步骤二中，所述第一介质层为氧化层，采用热氧化工艺或者淀积工艺生长形成，所述第一介质层在生长完成后还会延伸到所述对准凹槽外部；
所述第二多晶硅层采用淀积工艺生长形成，所述第二多晶硅层在生长完成后还会延伸到所述对准凹槽外部；
在所述第二多晶硅层在生长完成后还平坦化工艺包括所述对准凹槽外部的所述第二多晶硅层和所述第一介质层都去除以及使所述第二多晶硅层和所述第一介质层的顶部表面都和所述对准凹槽的顶部表面相平。
进一步的改进是，所述平坦化工艺包括如下分步骤：
进行以所述第一介质层的表面为停止层的第一次化学机械研磨；
进行以所述底层半导体层的表面为停止层的第二次化学机械研磨。
进一步的改进是，所述第一介质层的厚度为0.1微米～2.8微米；
所述第二多晶硅层的厚度为0.1微米～0.5微米。
本发明在刻蚀形成对准凹槽之后，还采用了第一介质层和第二多晶硅层对对准凹槽进行填充且使第一介质层和第二多晶硅层的顶部表面和对准凹槽相平，在后续顶部外延层的生长过程中，第一介质层和第二多晶硅层的形状会保持良好，故能形成清晰的对准标记；同时，第一介质层和第二多晶硅层的平坦的顶部表面，使顶部外延层生长后的顶部表面平坦，方便后续光刻涂胶工艺，能增加与超深埋层结构的对准可靠性并增加后续光刻涂胶工艺的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；
图2是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；
图3是本发明实施例对准工艺方法的流程图；
图4A-图4H是本发明实施例对准工艺方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例对准工艺方法的流程图；如图4A至图4H所示，是本发明实施例对准工艺方法各步骤中的器件结构示意图；本发明实施例对准工艺方法包括如下步骤：
步骤一、如图4A所示，提供具有第二导电类型掺杂的底层半导体层101。
如图4B所示，在对准标记区刻蚀出对准凹槽103的图形结构。图4B中所述对准标记区如虚线框102所示。
本发明实施例中，所述底层半导体层101为半导体衬底。较佳为，所述半导体衬底包括硅衬底。
所述对准凹槽103的刻蚀工艺为干法刻蚀或者湿法刻蚀。
所述对准标记区中的所述对准凹槽103的数量包括多个，在俯视面上所述对准标记区的所述对准凹槽103会形成对应的图形结构。各所述对准凹槽103的深度为0.3微米～3微米，宽度为1微米～8微米。
步骤二、在所述对准凹槽103中依次填充第一介质层104和第二多晶硅层105，所述第二多晶硅层105和所述第一介质层104将所述对准凹槽103完全填充，所述第二多晶硅层105和所述第一介质层104的顶部表面都和所述对准凹槽103的顶部表面相平，由所述对准标记区中填充于所述对准凹槽103中的所述第二多晶硅层105和所述第一介质层104组成对准标记。
所述对准标记为零层对准标记。
本发明实施例中，步骤二包括如下分步骤：
如图4C所示，生长所述第一介质层104，所述第一介质层104为氧化层，采用热氧化工艺或者淀积工艺生长形成所述第一介质层104，所述第一介质层104在生长完成后还会延伸到所述对准凹槽103外部。
所述第一介质层104的厚度为0.1微米～2.8微米。
如图4D所示，采用淀积工艺生长所述第二多晶硅层105，所述第二多晶硅层105在生长完成后还会延伸到所述对准凹槽103外部。
所述第二多晶硅层105的厚度为0.1微米～0.5微米。
在所述第二多晶硅层105在生长完成后还平坦化工艺包括所述对准凹槽103外部的所述第二多晶硅层105和所述第一介质层104都去除以及使所述第二多晶硅层105和所述第一介质层104的顶部表面都和所述对准凹槽103的顶部表面相平。所述平坦化工艺包括如下分步骤：
如图4E所示，进行以所述第一介质层104的表面为停止层的第一次化学机械研磨。
如图4F所示，进行以所述底层半导体层101的表面为停止层的第二次化学机械研磨。
步骤三、如图4G所示，在所述底层半导体层101中的选定区域中形成第一导电类型掺杂的埋层106。
步骤四、如图4H所示，在形成有所述对准标记和所述埋层106的所述底层半导体层101表面形成第二导电类型掺杂的顶层外延层107，所述顶部外延层的顶部表面在所述对准标记区的内外相平。
步骤五、在所述顶层外延层107中进行光刻工艺，所述光刻工艺中的所述对准工艺以所述对准标记为对准条件进行对准。
本发明实施例中，所述顶层外延层107为硅外延层。所述半导体衬底用于实现图像传感器的形成工艺。在其他实施例中也能为：所述半导体衬底用于实现BCD工艺，所述BCD工艺将双极器件、CMOS器件和DMOS器件同时集成在所述半导体衬底上。
第一导电类型为N型，第二导电类型为P型。在其他实施例也能为：第一导电类型为P型，第二导电类型为N型。
所述埋层106作为图像传感器的光电二极管的N型区。
所述埋层106采用离子注入形成。或者所述埋层106的形成步骤包括：采用刻蚀工艺在所述底层半导体层101中形成孔；在所述孔中填充N型外延层形成所述埋层106。
所述埋层106的深度为0.5微米～5微米。所述埋层106的深度越深，所述光电二极管的耗尽区也就越大，吸收效率和感光度也就会越高，满阱容量也会越大。本发明实施例中加深所述埋层106的深度能实现超深CIS光电二极管。
所述顶层外延层107的厚度为0.5微米～3微米。
所述顶层外延层107用于实现CMOS工艺；步骤五中的光刻工艺为所述CMOS工艺中的光刻工艺。
所述图像传感器由像素单元电路和CMOS电路构成，所述像素单元电路位于像素区，所述CMOS电路位于逻辑区；所述像素单元电路包括光电二极管和CMOS像素读出电路；
所述CMOS工艺中，包括在所述像素区中形成所述CMOS像素读取电路以及在所述逻辑区中形成所述CMOS电路。
本发明实施例在刻蚀形成对准凹槽103之后，还采用了第一介质层104和第二多晶硅层105对对准凹槽103进行填充且使第一介质层104和第二多晶硅层105的顶部表面和对准凹槽103相平，在后续顶部外延层的生长过程中，第一介质层104和第二多晶硅层105的形状会保持良好，故能形成清晰的对准标记；同时，第一介质层104和第二多晶硅层105的平坦的顶部表面，使顶部外延层生长后的顶部表面平坦，方便后续光刻涂胶工艺，能增加后续与超深埋层结构的对准可靠性并增加光刻涂胶工艺的可靠性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (18)

1.一种对准工艺方法，其特征在于，包括如下步骤：
步骤一、提供具有第二导电类型掺杂的底层半导体层，在对准标记区刻蚀出对准凹槽的图形结构；
步骤二、在所述对准凹槽中依次填充第一介质层和第二多晶硅层，所述第二多晶硅层和所述第一介质层将所述对准凹槽完全填充，所述第二多晶硅层和所述第一介质层的顶部表面都和所述对准凹槽的顶部表面相平，由所述对准标记区中填充于所述对准凹槽中的所述第二多晶硅层和所述第一介质层组成对准标记；
步骤三、在所述底层半导体层中的选定区域中形成第一导电类型掺杂的埋层；
步骤四、在形成有所述对准标记和所述埋层的所述底层半导体层表面形成第二导电类型掺杂的顶层外延层，所述顶部外延层的顶部表面在所述对准标记区的内外相平；
步骤五、在所述顶层外延层中进行光刻工艺，所述光刻工艺中的对准工艺以所述对准标记为对准条件进行对准。
2.如权利要求1所述的对准工艺方法，其特征在于：所述底层半导体层为半导体衬底。
3.如权利要求2所述的对准工艺方法，其特征在于：所述半导体衬底包括硅衬底。
4.如权利要求3所述的对准工艺方法，其特征在于：步骤二中形成的所述对准标记为零层对准标记。
5.如权利要求4所述的对准工艺方法，其特征在于：所述顶层外延层为硅外延层。
6.如权利要求5所述的对准工艺方法，其特征在于：所述半导体衬底用于实现BCD工艺，所述BCD工艺将双极器件、CMOS器件和DMOS器件同时集成在所述半导体衬底上。
7.如权利要求5所述的对准工艺方法，其特征在于：所述半导体衬底用于实现图像传感器的形成工艺。
8.如权利要求7所述的对准工艺方法，其特征在于：第一导电类型为N型，第二导电类型为P型；
所述埋层作为图像传感器的光电二极管的N型区。
9.如权利要求8所述的对准工艺方法，其特征在于：所述埋层采用离子注入形成；
或者所述埋层的形成步骤包括：采用刻蚀工艺在所述底层半导体层中形成孔；在所述孔中填充N型外延层形成所述埋层。
10.如权利要求9所述的对准工艺方法，其特征在于：所述埋层的深度为0.5微米～5微米。
11.如权利要求8所述的对准工艺方法，其特征在于：所述顶层外延层的厚度为0.5微米～3微米。
12.如权利要求11所述的对准工艺方法，其特征在于：所述顶层外延层用于实现CMOS工艺；步骤五中的光刻工艺为所述CMOS工艺中的光刻工艺。
13.如权利要求12所述的对准工艺方法，其特征在于：所述图像传感器由像素单元电路和CMOS电路构成，所述像素单元电路位于像素区，所述CMOS电路位于逻辑区；所述像素单元电路包括光电二极管和CMOS像素读出电路；
所述CMOS工艺中，包括在所述像素区中形成所述CMOS像素读取电路以及在所述逻辑区中形成所述CMOS电路。
14.如权利要求1所述的对准工艺方法，其特征在于：步骤一中，所述对准凹槽的刻蚀工艺为干法刻蚀或者湿法刻蚀。
15.如权利要求1所述的对准工艺方法，其特征在于：所述对准标记区中的所述对准凹槽的数量包括多个，各所述对准凹槽的深度为0.3微米～3微米，宽度为1微米～8微米。
16.如权利要求15所述的对准工艺方法，其特征在于：步骤二中，所述第一介质层为氧化层，采用热氧化工艺或者淀积工艺生长形成，所述第一介质层在生长完成后还会延伸到所述对准凹槽外部；
所述第二多晶硅层采用淀积工艺生长形成，所述第二多晶硅层在生长完成后还会延伸到所述对准凹槽外部；
在所述第二多晶硅层在生长完成后还平坦化工艺包括所述对准凹槽外部的所述第二多晶硅层和所述第一介质层都去除以及使所述第二多晶硅层和所述第一介质层的顶部表面都和所述对准凹槽的顶部表面相平。
17.如权利要求16所述的对准工艺方法，其特征在于：所述平坦化工艺包括如下分步骤：
进行以所述第一介质层的表面为停止层的第一次化学机械研磨；
进行以所述底层半导体层的表面为停止层的第二次化学机械研磨。
18.如权利要求16所述的对准工艺方法，其特征在于：所述第一介质层的厚度为0.1微米～2.8微米；
所述第二多晶硅层的厚度为0.1微米～0.5微米。
CN202110399490.7A 2021-04-14 2021-04-14 对准工艺方法 Pending CN113223988A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110399490.7A CN113223988A (zh) 2021-04-14 2021-04-14 对准工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110399490.7A CN113223988A (zh) 2021-04-14 2021-04-14 对准工艺方法

Publications (1)

Publication Number Publication Date
CN113223988A true CN113223988A (zh) 2021-08-06

Family

ID=77087104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110399490.7A Pending CN113223988A (zh) 2021-04-14 2021-04-14 对准工艺方法

Country Status (1)

Country Link
CN (1) CN113223988A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012761A (zh) * 2023-08-04 2023-11-07 荣芯半导体(淮安)有限公司 半导体结构及其形成方法
CN117174574A (zh) * 2023-11-03 2023-12-05 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171038A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 固体撮像装置およびその製造方法
JP2011066241A (ja) * 2009-09-17 2011-03-31 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2013168617A (ja) * 2012-02-17 2013-08-29 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171038A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 固体撮像装置およびその製造方法
JP2011066241A (ja) * 2009-09-17 2011-03-31 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2013168617A (ja) * 2012-02-17 2013-08-29 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012761A (zh) * 2023-08-04 2023-11-07 荣芯半导体(淮安)有限公司 半导体结构及其形成方法
CN117174574A (zh) * 2023-11-03 2023-12-05 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构
CN117174574B (zh) * 2023-11-03 2024-02-09 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
TWI758586B (zh) 互補金屬氧化物半導體影像感測器及其形成方法
KR102076207B1 (ko) 고흡수층을 갖는 이미지 센서
KR100526725B1 (ko) 부분 ｓｏｉ 구조를 갖는 반도체 장치 및 그 제조 방법
CN112885862B (zh) Cmos图像传感器及其制造方法
CN113223988A (zh) 对准工艺方法
CN109509764A (zh) Cmos图像传感器及其制造方法
CN103928486B (zh) 图像传感器及其形成方法
CN112885857B (zh) Cmos图像传感器及其制造方法
JP5000426B2 (ja) 垂直型バイポーラ接合トランジスタ及びその製造方法
US20230387159A1 (en) Image sensor with passivation layer for dark current reduction
KR100999740B1 (ko) 이미지센서 및 그 제조방법
CN111009540B (zh) 一种cmos图像传感器结构及制造方法
CN112885860B (zh) Cmos图像传感器及其制造方法
KR20100036723A (ko) 이미지센서 및 그 제조방법
CN112885858A (zh) Cmos图像传感器及其制造方法
CN112885864B (zh) Cmos图像传感器及其制造方法
CN112885863B (zh) Cmos图像传感器及其制造方法
JP2010118654A (ja) イメージセンサの製造方法
CN111129054A (zh) 一种cmos图像传感器结构及制造方法
CN113224093B (zh) 孔洞的硅外延填充方法
KR101063651B1 (ko) 이미지센서 및 그 제조방법
CN113224095B (zh) Cmos图像传感器的制造方法
CN104319316A (zh) 高效薄膜晶硅太阳电池及其自主能源芯片集成技术
KR20100036732A (ko) 이미지센서 및 그 제조방법
CN114242742A (zh) Cmos图像传感器的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210806