CN113204181A - 光刻方法 - Google Patents
光刻方法 Download PDFInfo
- Publication number
- CN113204181A CN113204181A CN202110446871.6A CN202110446871A CN113204181A CN 113204181 A CN113204181 A CN 113204181A CN 202110446871 A CN202110446871 A CN 202110446871A CN 113204181 A CN113204181 A CN 113204181A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- wafer
- baking
- photoresist pattern
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本申请公开了一种光刻方法,包括:在晶圆上覆盖光阻;通过掩模板对光阻进行曝光;进行显影,去除曝光区域的光阻,形成高深宽比的光阻图形,该高深宽比的光阻图形是深度和宽度的比值大于等于3的光阻图形;在光阻上覆盖收缩材料,该收缩材料填充所述光阻图形之间的沟槽和/或通孔;在烘烤设备中烘烤,烘烤设备包括放置晶圆的第一加热板和位于晶圆上方的第二加热板;去除收缩材料。本申请在光刻过程中,在显影形成高深宽比光阻图形后,在光阻图形中填充收缩材料且将晶圆放置于具有上下加热板的烘烤设备中进行烘烤,由于上下加热板的设置能够设置烘烤的加热梯度,从而能够通过加热收缩材料修正光阻图形的形貌缺陷,提高了器件的可靠性。
Description
技术领域
本申请涉及半导体制造技术领域,具体涉及一种光刻方法。
背景技术
在半导体制造的光刻工艺中,通常需要曝光显影形成高深宽比(即形成的沟槽深度和沟槽宽度的比值较高,例如,该比值可以是3:1及以上)的光阻图形。
相关技术中,具有高深宽比的光阻图形的光刻方法包括:在晶圆上覆盖光阻;通过掩模板对光阻进行曝光;进行显影,去除曝光区域的光阻,形成高深宽比的光阻图形。由于在光刻过程中,光是从光阻的顶部进入,且光阻本身具有一定的吸光特性,在显影后光阻图形的顶部往往会有损伤。
参考图1,其示出了通过相关技术提供的光刻方法得到的具有高深宽比的光阻图形的剖面示意图。如图1所示,衬底110上形成有高深宽比(深度h和宽度w的比值较高)的光阻图形120,由于其顶部受到损失,顶部的宽度W1小于其底部的宽度W2。
由于相关技术中提供的光刻方法形成的高深宽比的光阻图形的顶部具有一定的损伤,从而导致光阻图像的有效阻挡厚度不足,进而影响器件的形貌,降低了器件的可靠性。
发明内容
本申请提供了一种光刻方法,可以解决相关技术中提供的高深宽比的光阻图形的光刻方法由于其顶部在光刻过程中会有一定的损伤,从而导致制作的器件的可靠性较低的问题。
一方面,本申请实施例提供了一种光刻方法,包括:
在晶圆上覆盖光阻;
通过掩模板对所述光阻进行曝光;
进行显影,去除曝光区域的光阻,形成高深宽比的光阻图形,所述高深宽比的光阻图形是深度和宽度的比值大于等于3的光阻图形;
在所述光阻上覆盖收缩材料(shrink material),所述收缩材料填充所述光阻图形之间的沟槽和/或通孔;
在烘烤设备中烘烤,所述烘烤设备包括放置所述晶圆的第一加热板和位于所述晶圆上方的第二加热板;
去除所述收缩材料。
可选的,在所述烘烤过程中,所述第二加热板的温度高于所述第一加热板的温度。
可选的,在所述烘烤过程中,所述第一加热板通过红外加热技术对所述晶圆进行烘烤。
可选的,所述在所述光阻上覆盖收缩材料,包括:
通过旋涂的方式在所述光阻上覆盖所述收缩材料。
可选的,所述去除所述收缩材料之后,还包括:
对所述光阻图形的形貌进行量测。
可选的,所述在晶圆上覆盖光阻,包括:
通过旋涂的方式在所述晶圆上覆盖所述光阻。
可选的,所述晶圆是用于制作互补金属氧化物半导体图像传感器(complementarymetal oxide semiconductor contact image sensor,CIS)的晶圆。
本申请技术方案,至少包括如下优点:
在光刻过程中,在显影形成高深宽比光阻图形后,在光阻图形中填充收缩材料且将晶圆放置于具有上下加热板的烘烤设备中进行烘烤,由于上下加热板的设置能够设置烘烤的加热梯度,从而能够通过加热收缩材料修正光阻图形的形貌缺陷,从而提高了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是通过相关技术提供的光刻方法得到的具有高深宽比的光阻图形的剖面示意图;
图2是本申请一个示例性实施例提供的光刻方法的流程图;
图3是本申请一个示例性实施例提供的光刻方法中,将晶圆放置于烘烤设备中进行烘烤的示意图;
图4是本申请一个示例性实施例提供的光刻方法中,烘烤结束去除收缩材料后的剖面示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2,其示出了本申请一个示例性实施例提供的光刻方法的流程图,该方法包括:
步骤201,在晶圆上覆盖光阻。
其中,该晶圆可以是用于制作CIS的晶圆。示例性的,可通过旋涂的方式在晶圆上覆盖光阻。
步骤202,通过掩模板对光阻进行曝光。
示例性的,可将晶圆放置于光刻机中,通过本层次的掩模板对光阻进行曝光。
步骤203,进行显影,去除曝光区域的光阻,形成高深宽比的光阻图形,该高深宽比的光阻图形是深度和宽度的比值大于等于3的光阻图形。
示例性的,可将晶圆置于显影液中去除曝光后的光阻,剩余的光阻形成高深宽比的光阻图形。其中,光阻图形的深度为光阻的厚度,光阻图形的宽度是指光阻中形成的沟槽和/或通孔的宽度。
步骤204,在光阻上覆盖收缩材料,该收缩材料填充光阻图形之间的沟槽和/或通孔。
示例性的,该收缩材料可以是MERCK公司生产的AZ系列的收缩材料(例如,型号为AZ R200、AZ R602或AZ SH-114A的收缩材料)。
步骤205,在烘烤设备中烘烤,烘烤设备包括放置晶圆的第一加热板和位于晶圆上方的第二加热板。
如图3所示,晶圆的衬底110上形成有通过上述步骤形成的具有高深宽比(深度h和宽度w的比值大于3)的光阻图形220,光阻图形220覆盖有收缩材料300,由于其顶部受到损失,顶部的宽度W1小于其底部的宽度W2。
由于烘烤设备具有放置晶圆的第一加热板410和位于晶圆上方的第二加热板420,因此能够对晶圆烘烤过程中的热场分布梯度(如图3中的箭头所示)进行设置。其中,在烘烤过程中,第一加热板410通过红外加热技术对晶圆进行烘烤。
通过覆盖填充收缩材料,且进行烘烤,能够使收缩材料和光阻混合,使光阻膨胀,在修复光阻图形的形貌的同时,降低了光阻图形的关键尺寸(critical dimension,CD)。然而,通过收缩材料修复形貌依赖于在烘烤过程中控制膨胀率(shrinkage),而通常烘烤都是采用底部加热板(即第一加热板410)进行接近式加热,光阻图形底部接受的热量始终要高于顶部,无法改善光刻图形的顶部损失。
本申请实施例中,通过在烘烤设备的顶部设置第二加热板420,从而能够对热场的梯度进行控制,实现了通过收缩材料修正光阻图形的形貌缺陷(包括修复光阻图形的整体形貌和顶部损失)。
例如,可在烘烤过程中,使第二加热板420的温度高于第一加热板410的温度;或,在烘烤过程中,使第二加热板420距离光阻图形220更近;或,在烘烤过程中,使第二加热板420的温度高于第一加热板410的温度且使第二加热板420距离光阻图形220更近。通过设置烘烤的加热梯度,从而能够通过收缩材料300修正光阻图形的形貌缺陷,在一定程度上解决了光阻图像的有效阻挡厚度不足的问题,使器件的形貌更优,提高了器件的可靠性。
步骤206,去除收缩材料。
参考图4,其示出了烘烤结束去除收缩材料后,光阻图形220顶部的宽度W1和底部的宽度W2较为接近,其形貌得到了修复,且烘烤后光阻图形的关键尺寸w降低。去除收缩材料后,可对光阻图形的形貌进行量测。例如,量测光阻图形的套刻误差(overlay,OVL)、关键尺寸以及通过自动显微镜量测形成的光阻图形的表面缺陷等。
综上所述,本申请实施例中,在光刻过程中,在显影形成高深宽比光阻图形后,在光阻图形中填充收缩材料且将晶圆放置于具有上下加热板的烘烤设备中进行烘烤,由于上下加热板的设置能够设置烘烤的加热梯度,从而能够通过加热收缩材料修正光阻图形的形貌缺陷,从而提高了器件的可靠性。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种光刻方法,其特征在于,包括:
在晶圆上覆盖光阻;
通过掩模板对所述光阻进行曝光;
进行显影,去除曝光区域的光阻,形成高深宽比的光阻图形,所述高深宽比的光阻图形是深度和宽度的比值大于等于3的光阻图形;
在所述光阻上覆盖收缩材料,所述收缩材料填充所述光阻图形之间的沟槽和/或通孔;
在烘烤设备中烘烤,所述烘烤设备包括放置所述晶圆的第一加热板和位于所述晶圆上方的第二加热板;
去除所述收缩材料。
2.根据权利要求1所述的方法,其特征在于,在所述烘烤过程中,所述第二加热板的温度高于所述第一加热板的温度。
3.根据权利要求2所述的方法,其特征在于,在所述烘烤过程中,所述第一加热板通过红外加热技术对所述晶圆进行烘烤。
4.根据权利要求1至3任一所述的方法,其特征在于,所述在所述光阻上覆盖收缩材料,包括:
通过旋涂的方式在所述光阻上覆盖所述收缩材料。
5.根据权利要求4所述的方法,其特征在于,所述去除所述收缩材料之后,还包括:
对所述光阻图形的形貌进行量测。
6.根据权利要求5所述的方法,其特征在于,所述在晶圆上覆盖光阻,包括:
通过旋涂的方式在所述晶圆上覆盖所述光阻。
7.根据权利要求6所述的方法,其特征在于,所述晶圆是用于制作CIS的晶圆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110446871.6A CN113204181B (zh) | 2021-04-25 | 2021-04-25 | 光刻方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110446871.6A CN113204181B (zh) | 2021-04-25 | 2021-04-25 | 光刻方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113204181A true CN113204181A (zh) | 2021-08-03 |
CN113204181B CN113204181B (zh) | 2023-09-12 |
Family
ID=77028383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110446871.6A Active CN113204181B (zh) | 2021-04-25 | 2021-04-25 | 光刻方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113204181B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323375A (ja) * | 1999-05-07 | 2000-11-24 | Mtc:Kk | 基板加熱装置及び基板加熱方法 |
US20060205223A1 (en) * | 2004-12-30 | 2006-09-14 | Smayling Michael C | Line edge roughness reduction compatible with trimming |
CN111221226A (zh) * | 2018-11-27 | 2020-06-02 | 上海微电子装备(集团)股份有限公司 | 光刻胶层的曝光后烘烤方法及装置 |
CN111295736A (zh) * | 2017-10-20 | 2020-06-16 | 默克专利有限公司 | 高精细图案的制造方法以及使用了其的显示器件的制造方法 |
CN111403270A (zh) * | 2019-01-03 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形及其形成方法 |
-
2021
- 2021-04-25 CN CN202110446871.6A patent/CN113204181B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323375A (ja) * | 1999-05-07 | 2000-11-24 | Mtc:Kk | 基板加熱装置及び基板加熱方法 |
US20060205223A1 (en) * | 2004-12-30 | 2006-09-14 | Smayling Michael C | Line edge roughness reduction compatible with trimming |
CN111295736A (zh) * | 2017-10-20 | 2020-06-16 | 默克专利有限公司 | 高精细图案的制造方法以及使用了其的显示器件的制造方法 |
CN111221226A (zh) * | 2018-11-27 | 2020-06-02 | 上海微电子装备(集团)股份有限公司 | 光刻胶层的曝光后烘烤方法及装置 |
CN111403270A (zh) * | 2019-01-03 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113204181B (zh) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW497138B (en) | Method for improving consistency of critical dimension | |
US6801313B1 (en) | Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith | |
JP2007035768A (ja) | 合わせずれ検査用マークの形成方法及び半導体装置の製造方法 | |
TWI241633B (en) | Temperature correcting method of heating processing apparatus, adjusting method of development processing apparatus, and manufacturing method semiconductor device | |
JP3516546B2 (ja) | 重ね合せ誤差の低減方法 | |
CN113204181A (zh) | 光刻方法 | |
CN113625527B (zh) | 翘曲晶圆对位标记设置方法 | |
EP1273973A1 (en) | Method for adjusting a temperature in a resist process | |
JP2006135080A (ja) | パターン形成方法 | |
CN112053967A (zh) | 评估掩膜版缺陷对器件制造影响程度的方法 | |
US10409170B2 (en) | Method for quickly establishing lithography process condition by a pre-compensation value | |
CN113485073A (zh) | 补偿关键尺寸的方法 | |
TWI736317B (zh) | 用於黃光製程的辨識方法與半導體元件 | |
CN110647015B (zh) | 曝光机聚焦点的检测方法 | |
CN111366115B (zh) | 一种激光器波导宽度的测量方法 | |
JP4483612B2 (ja) | フォトマスクの製造方法、および、半導体デバイスの製造方法 | |
JPH02297922A (ja) | フォトリソグラフィック装置の焦点合せの方法 | |
CN112612180B (zh) | 光刻曝光方法 | |
US20070145005A1 (en) | Controlling system and method for operating the same | |
KR100594199B1 (ko) | 노광 장치의 그리드 보정 방법 | |
JP3828063B2 (ja) | 半導体装置の製造方法 | |
KR20100020169A (ko) | 반도체 다이의 제조 방법 | |
US7652284B2 (en) | Process monitor mark and the method for using the same | |
KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
CN113223939A (zh) | 零层刻蚀方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |